JP4779619B2 - 支持板、多層回路配線基板及びそれを用いた半導体パッケージ - Google Patents
支持板、多層回路配線基板及びそれを用いた半導体パッケージ Download PDFInfo
- Publication number
- JP4779619B2 JP4779619B2 JP2005357336A JP2005357336A JP4779619B2 JP 4779619 B2 JP4779619 B2 JP 4779619B2 JP 2005357336 A JP2005357336 A JP 2005357336A JP 2005357336 A JP2005357336 A JP 2005357336A JP 4779619 B2 JP4779619 B2 JP 4779619B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- multilayer circuit
- circuit wiring
- support plate
- secondary mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Description
そのため、支持板108(スティフナ)は、多層回路配線基板100上面に、半導体チップ実装領域を除いて多層回路配線基板全体を支持するように、枠状の形状で貼り付けられる事が多い。また、半導体チップ102が発する熱を逃がす目的のため、リッド110と呼ばれる金属製の放熱板が半導体チップ102上面に貼り付けられる事もある。この場合、リッド110は支持板108上面にも貼り付けられる事が多い(例えば、特許文献1参照)。また、リッドと支持板を一体化させたキャップ構造のものも提案されている。
さらに、多層回路配線基板の支持板被着領域に支持板が接着されていることを特徴とする多層回路配線基板である。
本発明の課題を解決するための第五の発明は、請求項4記載の多層回路配線基板の半導体チップ搭載領域に半導体チップを搭載したことを特徴とする半導体パッケージである。
特に、支持板被着領域の外延が半田ボールアレイの最も外側の二次実装用電極パッドと次に外側の二次実装用電極パッドの中間にある場合に、最も効率よく応力を分散できるため、この構造をとった多層回路配線基板及び半導体パッケージの信頼性は高いものとなる。
本発明に係る多層回路配線基板360は、ガラス繊維などのコアを有さない、いわゆるコアレスの配線基板であって、一方の面に半導体チップ搭載領域330を有し、他方の面に複数の二次実装用電極パッド328を備えている。そして、半導体チップ搭載領域330面には、他方の面に備わる二次実装用電極パッドが設けられている領域350よりも小さい支持板被着領域340を備えている(図3参照)。
半田パッド326と二次実装用電極パッド328は酸化防止及び良好な電気的接続のために、表面が導体パターンとは異種の金属で被覆されている。
また、各導体パターン304、306、318、320は、絶縁層を貫通するビア308、314、316により電気的に接続されている。
導体パターン304、306は例えば銅によって構成されており、この厚みは例えば15μmである。絶縁層302及び導体パターン304、306は、例えば絶縁層となるポリイミド等の絶縁性フィルム上に一面に銅箔を積層し、これをエッチングすることによって形成することができる。
導体パターン318、320は、例えば銅により構成されており、この厚みは例えば15μmである。絶縁層310、312及び導体パターン318、320は、例えばエポキシ樹脂フィルムの片面に銅箔が張られた片面銅張り積層板を接着剤を介して導体パターン318及び320を被覆するようにそれぞれ張りつけ、この銅箔をセミアディティブの要領で所定の形状にパターニングする。
導体パターン318、320は異種金属で被覆されたパッド部分を除き、ソルダーレジスト322、324で被覆される。使い道に応じては、異種金属で被覆されていないパッドが露出されるようにしてもよい。ソルダーレジストの形成は、例えば感光性絶縁樹脂を導体パターン上に乾燥時の厚みが30μmとなるよう塗布し、マスク露光・現像工程を経て所定の形状にソルダーレジストをパターニングする。
そのため、これを用いて半導体パッケージを製造し、さらに後に述べるプリント配線板との二次実装を行って実装基板を製造した場合、実装基板にかかる熱履歴により多層配線基板にそりやゆがみがが生じても、最外周404となる二次実装用電極パッド402を接続する接続部へ応力が集中することがない。
最外周404の接続部への応力集中は、支持板の外周が、当該支持板が被着されることになる多層回路配線基板が備える二次実装用電極パッドの最外周404と、その一つ内側の周406との中間にあると、二次実装用の接続部への応力集中を最も効率よく分散することができる。
本発明に係る支持板は、多層回路配線基板のそりやゆがみを抑える機能を有し、多層回路配線基板に張りつけて用いられる。支持板には例えばポリイミドなどの樹脂やガラスエポキシ、GFRP(ガラス繊維強化プラスチック)などの複合材料、セラミック基板、あるいはステンレス等の金属材料が用いられる。例えば半田熱フロー温度である230℃に耐えることができ、熱による膨張・収縮が少ない材料であればよい。多層回路配線基板を支持できる厚みがあればよく、例えば550μmとすることができる。そりやゆがみの防止という観点から、従来は図1に示すように、支持板の外周が多層回路配線基板の外周とほぼ一致するように設けられていた。
その形状としては、例えば半導体チップが収まるクリアランスを抜いた枠形状や、リッドと支持板が一体化したキャップ形状が用いられる。
最外周の接続部への応力集中は、支持板の外周が、当該支持板が被着されることになる多層回路配線基板が備える二次実装用電極パッドの最外周と、その一つ内側の周との中間にあると、二次実装用の接続部への応力集中を最も効率よく分散することができる。
本発明に係る半導体パッケージの一例を図2に示す。
本発明の半導体パッケージ240は、少なくとも、一方の面に半導体チップ202を搭載し、他方の面に二次実装用電極パッド(図示せず)を備えたコアを有さない多層回路配線基板200と、当該多層回路配線基板の半導体チップ搭載面に接着し、その湾曲を抑えるための支持板208を備えた半導体パッケージであって、当該支持板208によって支持される領域の外に前記二次実装用パッドの一部が存在することを特徴とする半導体パッケージである。
多層回路配線基板200には半導体チップ202が半田ボール204を介して実装されている。
半田ボール204による接続部はアンダーフィル206により封止されている。液状のアンダーフィル樹脂をディスペンサで接続部の周囲に吐出し、毛細管現象を利用して半田ボール間に充填し、熱硬化を行ってアンダーフィルとする。
リッドは例えば熱硬化性接着剤によって半導体チップの上面及び支持板の上面とそれぞれ接着される。半導体チップ及び支持板との接着には同じ接着剤を用いてもよいが、半導体チップとの接着には熱の伝達に優れた導電性ペーストを用い、リッドへ熱を逃がす構造とすることもできる。
プリント配線板220としては、ガラス繊維などのコアを絶縁層に含む一般的なプリント配線板を用いることができる。その最表面には実装部品や、インターポーザと呼ばれる多層回路配線基板を介して半導体チップ202を実装することのできる半田パッド(図示せず)を有している。
まず、厚さ25.4μmのポリイミドフィルムの両面に12μmの銅箔がラミネートされた、両面銅張り積層板を用意した。
この積層板の所定の位置にドリルによってスルーホールを形成し、過マンガン酸カリウムにより残渣を除去し、その後無電解のスルーホールめっきを行って両面の導通を図った。
次いで、両面の銅箔それぞれにドライフィルムレジストを張り、パターンマスクを介して露光・現像処理を行い、パターン状のエッチングレジストを形成し、銅箔のエッチングを行って、マスクパターンに対応した導体パターンを得た。エッチング後、エッチングレジストはアルカリ水溶液により剥離した。
その後、最表層の銅箔を厚さ12μmまでエッチングし、ドライフィルムレジストで覆い、パターン露光・現像を行ってパターン状のめっきレジストを形成した。
めっきレジストに被覆されていない部分に電解めっきにて厚さ15μmまで銅を析出させ、導体パターンを形成した。次いで、一旦めっきレジストを剥離し、再度二次実装用電極パッドと半導体チップ接続用半田パッドを露出させてめっきレジストの形成を行い、露出部分にニッケルを3μm、次いで金を0.5μm電解めっきにより積層した。
支持板としては、厚さ0.5mm、銅製で枠状のものを用いた。実施例では外周は一辺が38mmの正方形、内周は一辺が24mmの正方形であり、比較例ではその外周だけが、一辺が42mmと、被着する多層回路配線基板の外周と同じ支持板を用いた。
図2は、本発明の半導体パッケージを用いた二次実装を模式的に示した断面図である。
[多層回路配線基板]の項で製造した多層回路配線基板の半導体チップ搭載面に、[支持板]の項で説明した、一辺が38mmの枠状の支持板208をエポキシ系熱硬化樹脂シートを用いて接着した。このとき、支持板208の被着領域は多層回路配線基板200が備える二次実装用電極パッドが設けられている領域230よりも小さく、支持板208の外周は、多層回路配線基板が備える最外周の二次実装用電極パッドと、その一つ内側の二次実装用電極パッドとの中間に位置している。
次いで、半導体チップ202と支持板208の上面にリッド210を導電性ペーストを用いて接着した。厚み0.5mmの銅製で、外形形状は支持板に合わせて一辺が38mmの正方形とした。
実施例で製造した実装基板250は、多層プリント配線板220の最表面の配線、二次実装用鉛フリー半田ボール218、多層回路配線基板200の内部配線により、直列のデイジーチェーン回路が形成されているので、多層プリント配線板220の表面に、二次実装用の半田パッドとは別に形成し、これらの回路と導通がとられている電極から、二次実装の導通状態が確認できるようになっている。
図1は比較例である従来の半導体パッケージを用いた二次実装を模式的に示した断面図である。
実施例の[多層回路配線基板]の項で述べた多層回路配線基板を用い、支持板のサイズが、一辺が42mmと、多層回路配線基板のサイズと同じであることを除いて実施例と同様に操作し、支持板108を接着した。支持板108の内周は実施例と同様、一辺が24mmである。このとき、支持板108の被着領域は多層回路配線基板140が備える二次実装用電極パッドの設けられている領域130よりも大きく、支持板108の外周は、多層回路配線基板100が備える最外周の二次実装用電極パッドよりも全て外側に位置していた。
その結果、本発明の実装基板250では、約2100サイクルまで導通が保たれていることが確認できた。一方、比較用の実装基板150では、約1300サイクルで導通がとれなくなり、破断箇所を確認したところ、最外周の半田ボール接続部に導通不良が発生していることがわかった。
302、310、312:絶縁層
304、306、318、320:導体パターン
308、314、316:ビア
322、324:ソルダーレジスト
326:半田パッド 328:二次実装用半導体パッド 330:半導体チップ搭載領域 340:支持板被着領域 350:二次実装用電極パッドが設けられている領域 360:多層回路配線基板
402:二次実装用電極パッド 404:最外周 406:一つ内側の周 408:多層回路配線基板の外周 410:支持板被着領域(支持板の外周) 420:二次実装用電極パッドが設けられている領域
Claims (5)
- 一方の面に半導体チップを搭載し、他方の面に複数の二次実装用電極パッドを備えたコアを有さない多層回路配線基板の半導体チップ搭載面に接着する支持板であって、
前記多層回路配線基板に備わる二次実装用電極パッドが設けられている領域よりも小さく、
当該支持板の外周は、前記多層回路配線基板が備える最外周の二次実装用電極パッドと、その一つ内側の二次実装用電極パッドとの間に位置していることを特徴とする支持板。 - 少なくとも、一方の面に半導体チップ搭載領域を有し、他方の面に複数の二次実装用電極パッドを備えたコアを有さない多層回路配線基板であって、当該多層回路配線基板の半導体チップ搭載領域面に、他方の面に備わる二次実装用電極パッドが設けられている領域よりも小さい支持板被着領域を備え、
前記支持板被着領域の外延は、前記多層回路配線基板が備える最も外側の二次実装用電極パッドと次に外側の二次実装用電極パッドの間にあることを特徴とする多層回路配線基板。 - 前記二次実装用パッドははんだボールにより二次実装を行うためのパッドであることを特徴とする請求項2記載の多層回路配線基板。
- 請求項2または3のいずれかに記載の多層回路配線基板の支持板被着領域に支持板が接着されていることを特徴とする多層回路配線基板。
- 請求項4記載の多層回路配線基板の半導体チップ搭載領域に半導体チップを搭載したことを特徴とする半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005357336A JP4779619B2 (ja) | 2005-12-12 | 2005-12-12 | 支持板、多層回路配線基板及びそれを用いた半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005357336A JP4779619B2 (ja) | 2005-12-12 | 2005-12-12 | 支持板、多層回路配線基板及びそれを用いた半導体パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007165433A JP2007165433A (ja) | 2007-06-28 |
JP4779619B2 true JP4779619B2 (ja) | 2011-09-28 |
Family
ID=38248037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005357336A Expired - Fee Related JP4779619B2 (ja) | 2005-12-12 | 2005-12-12 | 支持板、多層回路配線基板及びそれを用いた半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4779619B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101409648B1 (ko) | 2007-08-31 | 2014-06-19 | 삼성전자주식회사 | 집적회로 패키지 및 그 제조방법 |
TWI422000B (zh) * | 2010-01-26 | 2014-01-01 | Unimicron Technology Corp | 無核心層封裝基板及其製法 |
JP6036083B2 (ja) | 2012-09-21 | 2016-11-30 | 株式会社ソシオネクスト | 半導体装置及びその製造方法並びに電子装置及びその製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3367554B2 (ja) * | 1999-10-13 | 2003-01-14 | 日本電気株式会社 | フリップチップパッケージ |
-
2005
- 2005-12-12 JP JP2005357336A patent/JP4779619B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007165433A (ja) | 2007-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8238114B2 (en) | Printed wiring board and method for manufacturing same | |
JP3908157B2 (ja) | フリップチップ型半導体装置の製造方法 | |
JP5339928B2 (ja) | 配線基板及びその製造方法 | |
US8181342B2 (en) | Method for manufacturing a coreless packaging substrate | |
JP5140112B2 (ja) | 電子部品内蔵型プリント基板およびその製造方法 | |
JP5367523B2 (ja) | 配線基板及び配線基板の製造方法 | |
JPWO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
KR20090056824A (ko) | 배선 기판 및 전자 부품 장치 | |
JPH11233678A (ja) | Icパッケージの製造方法 | |
JP3853219B2 (ja) | 半導体素子内蔵基板および多層回路基板 | |
TW201405745A (zh) | 晶片封裝基板、晶片封裝結構及其製作方法 | |
JP2007207872A (ja) | 配線基板および半導体装置ならびにそれらの製造方法 | |
JP2015028986A (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
JP4945919B2 (ja) | Bga型多層回路配線板 | |
JP2008141136A (ja) | 多層配線基板及び素子搭載装置 | |
JP2007088476A (ja) | キャビティを備えた基板の製造方法 | |
JP6378616B2 (ja) | 電子部品内蔵プリント配線板 | |
JP4779619B2 (ja) | 支持板、多層回路配線基板及びそれを用いた半導体パッケージ | |
JP2011187912A (ja) | 電子素子内蔵型印刷回路基板及びその製造方法 | |
JP4561193B2 (ja) | 印刷配線板及び半導体装置 | |
JP2004221618A (ja) | 半導体装置搭載基板とその製造方法、並びに半導体パッケージ | |
JP2017228692A (ja) | 半導体パッケージ基板およびその製造方法 | |
JP2002164475A (ja) | 半導体装置 | |
JP2007324232A (ja) | Bga型多層配線板及びbga型半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110620 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4779619 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |