JP4779619B2

JP4779619B2 - 支持板、多層回路配線基板及びそれを用いた半導体パッケージ

Info

Publication number: JP4779619B2
Application number: JP2005357336A
Authority: JP
Inventors: 雅顕谷中
Original assignee: Toppan Inc
Current assignee: Toppan Inc
Priority date: 2005-12-12
Filing date: 2005-12-12
Publication date: 2011-09-28
Anticipated expiration: 2025-12-12
Also published as: JP2007165433A

Description

本発明は、半導体チップが搭載される多層回路配線基板にスティフナを貼り付けた構造の半導体パッケージに関し、特に、多層回路配線基板用の支持板及びそれを被着して用いられる多層回路配線基板に関する。

半導体大規模集積回路（ＬＳＩ）等の半導体チップには、近年、動作速度がクロック周波数で１ＧＨｚに達するものが出現している。この様な高速半導体素子では、トランジスターの集積度が高く、その結果入出力端子数が１０００を越えることもある。

このような多端子数の半導体チップをプリント配線基板に実装するために、半導体チップとプリント配線板の間には多層回路配線基板が配置され、多層回路配線基板が両者の電気的接合の橋渡しを担っている。多層回路配線基板は、高密集した半導体チップの入出力端子との接合に対応するため、プリント配線基板よりも非常に薄い層構造と、微細なライン・アンド・スペースを有する配線パターンを持つ。現在広く実用化されている多層回路配線基板としては、例えばＢＧＡ（ＢａｌｌＧｒｉｄＡｒｒａｙ）やＣＳＰ（ＣｈｉｐＳｉｚｅＰａｃｋａｇｅ）と呼ばれる構造が挙げられる。

最近では、さらなる高密度実装への対応、また、高動作周波数化への要望に答えるため、ガラスクロス等のコアを含まないフレキシブルなポリイミド樹脂フィルムなどに配線パターンを形成したものを積層して多層回路配線基板全体の厚さを薄くするとともに、層間接続長を短くすることにより高周波数に対応させたものも開発されてきている。いわゆるコアレスの多層回路配線基板である。

このような多層回路配線基板を使用する場合の問題の一つとして、全体の厚さが薄いために反りが発生しやすい事がある。そのため、スティフナを多層回路配線基板に貼り付け、反りの防止が図られている。スティフナとは、コアを有さないフレキシブルな薄い層厚の多層回路配線基板をその剛性によって支持し、歪みやねじれ等の変形を防止するための支持板である。

図１に従来の多層回路配線基板と支持板の構造例を示す。一般的に、多層回路配線基板１００の上面に半導体チップ１０２が実装され、下面に設けられた二次実装用電極パッドには多数の半田ボール１１８がアレイ状に接続される。この状態で最終的に半田ボールを介してプリント配線板１２０に実装される。
そのため、支持板１０８（スティフナ）は、多層回路配線基板１００上面に、半導体チップ実装領域を除いて多層回路配線基板全体を支持するように、枠状の形状で貼り付けられる事が多い。また、半導体チップ１０２が発する熱を逃がす目的のため、リッド１１０と呼ばれる金属製の放熱板が半導体チップ１０２上面に貼り付けられる事もある。この場合、リッド１１０は支持板１０８上面にも貼り付けられる事が多い（例えば、特許文献１参照）。また、リッドと支持板を一体化させたキャップ構造のものも提案されている。

支持板１０８の寸法は，多層回路配線基板１００の全面を支持するために通常は多層回路配線基板と同じサイズとされている。そのため、支持板が被着される領域は、二次実装用電極パッドが設けられている領域１３０よりも大きい。

また、支持板１０８の材質としては金属がよく用いられる。これは、上述したように半導体チップ１０２で発生する熱を支持板１０８にも伝達し逃がす、という目的のためである。しかしながら、一般的に多層回路配線基板１００を形成する樹脂材と支持板材料である金属との熱膨張係数は異なるため、支持板１０８と多層回路配線基板１では熱履歴によって若干の反りが発生する。この変形は、多層回路配線基板１００が半田ボール１１８によって拘束されている領域と，半田ボール１１８により拘束されない、すなわち二次実装用電極パッドが設けられている領域１３０よりも外側との境界箇所で大きくなる。そのため、半田ボールアレイの最も外側の半田ボールには応力が集中し易く、接続の信頼性上問題となる場合がある。

以下に公知文献を記す。
特開２００１−１１０９２６号公報春日壽夫編、超小型パッケージＣＳＰ／ＢＧＡ技術日刊工業新聞社（１９９９）ｐ３５

本発明の課題は、以上の事情に鑑みて考えられたものであり、その目的とするところは、半導体チップを搭載する多層回路配線基板及び半導体チップを搭載した半導体パッケージにおいて、半田ボールアレイの最も外側の半田ボールへの応力集中を防ぎ、信頼性の高い多層回路配線基板及び半導体パッケージを提供することである。

本発明の課題を解決するための第一の発明は、一方の面に半導体チップを搭載し、他方の面に複数の二次実装用電極パッドを備えたコアを有さない多層回路配線基板の半導体チップ搭載面に接着する支持板であって、前記多層回路配線基板に備わる二次実装用パッドが設けられている領域よりも小さく、当該支持板の外周は、前記多層回路配線基板が備える最外周の二次実装用電極パッドと、その一つ内側の二次実装用電極パッドとの間に位置していることを特徴とする支持板である。

本発明の課題を解決するための第二の発明は、少なくとも、一方の面に半導体チップ搭載領域を有し、他方の面に複数の二次実装用電極パッドを備えたコアを有さない多層回路配線基板であって、当該多層回路配線基板の半導体チップ搭載領域面に、他方の面に備わる二次実装用電極パッドが設けられている領域よりも小さい支持板被着領域を備え、前記支持板被着領域の外延は、前記多層回路配線基板が備える最も外側の二次実装用電極パッドと次に外側の二次実装用電極パッドの間にあることを特徴とする多層回路配線基板である。

本発明の課題を解決するための第三の発明は、前記二次実装用パッドははんだボールにより二次実装を行うためのパッドであることを特徴とする請求項２記載の多層回路配線基板である。
さらに、多層回路配線基板の支持板被着領域に支持板が接着されていることを特徴とする多層回路配線基板である。
本発明の課題を解決するための第五の発明は、請求項４記載の多層回路配線基板の半導体チップ搭載領域に半導体チップを搭載したことを特徴とする半導体パッケージである。

従って、本発明の支持板、多層回路配線基板、半導体パッケージにおいては、以上のような手段を講じることにより、半田ボールアレイの最も外側の半田ボールへの応力集中を防ぎ、信頼性の高い多層回路配線基板を提供する事が可能となる。

本発明によれば、多層回路配線基板へ支持板、すなわちスティフナ、が被着される領域を、二次実装用電極パッドが設けられている領域よりも小さくしたので、支持板に用いられた材料と多層回路配線基板を構成する材料との熱履歴に対する挙動の違いによる、もっとも外側の半田ボールアレイへの応力集中が低減され、その結果、信頼性の高い半導体チップ搭載用の多層回路配線基板、半導体チップを実装した半導体パッケージを提供することができる。
特に、支持板被着領域の外延が半田ボールアレイの最も外側の二次実装用電極パッドと次に外側の二次実装用電極パッドの中間にある場合に、最も効率よく応力を分散できるため、この構造をとった多層回路配線基板及び半導体パッケージの信頼性は高いものとなる。

以下に、本発明に係わる多層回路配線基板用の支持板及びそれを被着する多層回路配線基板、及びこれらを備えた半導体パッケージの一例を、図面をもとに詳細に説明する。

［第一の実施の形態］
本発明に係る多層回路配線基板３６０は、ガラス繊維などのコアを有さない、いわゆるコアレスの配線基板であって、一方の面に半導体チップ搭載領域３３０を有し、他方の面に複数の二次実装用電極パッド３２８を備えている。そして、半導体チップ搭載領域３３０面には、他方の面に備わる二次実装用電極パッドが設けられている領域３５０よりも小さい支持板被着領域３４０を備えている（図３参照）。

多層回路配線基板は、図３に示すように例えば4層からなり、絶縁層３０２と、絶縁層３０２のそれぞれの面に形成された導体パターン３０４、３０６と、導体パターン３０４、３０６をそれぞれ被覆する絶縁層３１０、３１２と、絶縁層３１０、３１２上にそれぞれ設けられた導体パターン３１８，３２０と、それぞれの導体パターンを被覆するソルダーレジスト３２２，３２４を備えている。導体パターン３１８の一部は半導体チップとはんだボールによるＢＧＡ接続を行うための半田パッド３２６である。また、導体パターン３２０はいわゆるマザーボードと呼ばれるプリント配線板との二次実装用電極パッド３２８である。
半田パッド３２６と二次実装用電極パッド３２８は酸化防止及び良好な電気的接続のために、表面が導体パターンとは異種の金属で被覆されている。
また、各導体パターン３０４、３０６、３１８、３２０は、絶縁層を貫通するビア３０８、３１４、３１６により電気的に接続されている。

絶縁層３０２としては、例えばポリイミド、エポキシ樹脂を用いることができる。その層の厚みは例えば４０μｍから１００μｍであり、隣接する導体パターンの配線長を考慮すると５０〜６０μｍが好ましい。
導体パターン３０４、３０６は例えば銅によって構成されており、この厚みは例えば１５μｍである。絶縁層３０２及び導体パターン３０４、３０６は、例えば絶縁層となるポリイミド等の絶縁性フィルム上に一面に銅箔を積層し、これをエッチングすることによって形成することができる。

絶縁層３１０、３１２としては、例えばエポキシ樹脂を用いることができる。熱硬化性の樹脂が耐熱性の観点から好ましく、絶縁層３０２と同じ樹脂を用いることもできる。厚みは例えば１００μｍである。
導体パターン３１８、３２０は、例えば銅により構成されており、この厚みは例えば１５μｍである。絶縁層３１０、３１２及び導体パターン３１８、３２０は、例えばエポキシ樹脂フィルムの片面に銅箔が張られた片面銅張り積層板を接着剤を介して導体パターン３１８及び３２０を被覆するようにそれぞれ張りつけ、この銅箔をセミアディティブの要領で所定の形状にパターニングする。

導体パターン３１８の一部である半田パッド３２６と、導体パターン３２０である二次実装用電極パッド３２８は表面に例えば厚さ３μｍのニッケル層と厚さ０．５μｍの金層を有している。これら導体パターンとは異種の金属は、例えば無電解めっきで形成される。
導体パターン３１８、３２０は異種金属で被覆されたパッド部分を除き、ソルダーレジスト３２２、３２４で被覆される。使い道に応じては、異種金属で被覆されていないパッドが露出されるようにしてもよい。ソルダーレジストの形成は、例えば感光性絶縁樹脂を導体パターン上に乾燥時の厚みが３０μｍとなるよう塗布し、マスク露光・現像工程を経て所定の形状にソルダーレジストをパターニングする。

こうして形成された多層回路配線基板３６０は、二次実装用電極パッド形成が設けられている領域３５０の反対の面に半導体チップを搭載するためのＢＧＡ用バンプを有する。そして、半導体チップ搭載面には半導体チップを取り囲むように支持板被着領域３４０を有している。

半田パッド３２６及び二次実装用電極パッド３２８は、半田ボールを介してＢＧＡ接続される。それぞれのパッドは、多層回路配線基板の中央部を中心に、複数個が縦横に規則正しくアレイ状に並んでいる。この状態を二次実装側から見た様子を模式的に図４に示す。

支持板被着領域４１０は二次実装用電極パッドが設けられている領域４２０よりも小さい、すなわち支持板の外周は二次実装用電極パッドが設けられている領域４２０の外周よりも内側に位置している。
そのため、これを用いて半導体パッケージを製造し、さらに後に述べるプリント配線板との二次実装を行って実装基板を製造した場合、実装基板にかかる熱履歴により多層配線基板にそりやゆがみがが生じても、最外周４０４となる二次実装用電極パッド４０２を接続する接続部へ応力が集中することがない。
最外周４０４の接続部への応力集中は、支持板の外周が、当該支持板が被着されることになる多層回路配線基板が備える二次実装用電極パッドの最外周４０４と、その一つ内側の周４０６との中間にあると、二次実装用の接続部への応力集中を最も効率よく分散することができる。

［第二の実施の形態］
本発明に係る支持板は、多層回路配線基板のそりやゆがみを抑える機能を有し、多層回路配線基板に張りつけて用いられる。支持板には例えばポリイミドなどの樹脂やガラスエポキシ、ＧＦＲＰ（ガラス繊維強化プラスチック）などの複合材料、セラミック基板、あるいはステンレス等の金属材料が用いられる。例えば半田熱フロー温度である２３０℃に耐えることができ、熱による膨張・収縮が少ない材料であればよい。多層回路配線基板を支持できる厚みがあればよく、例えば５５０μｍとすることができる。そりやゆがみの防止という観点から、従来は図１に示すように、支持板の外周が多層回路配線基板の外周とほぼ一致するように設けられていた。

本発明の支持板は、当該支持板が支持することになる多層回路配線基板の備える二次実装用電極パッドが設けられている領域よりも小さい。
その形状としては、例えば半導体チップが収まるクリアランスを抜いた枠形状や、リッドと支持板が一体化したキャップ形状が用いられる。

支持板被着領域４１０は二次実装用電極パッドが設けられている領域４２０よりも小さい、すなわち支持板の外周４１０は二次実装用電極パッドが設けられてる領域４２０の外周よりも内側に位置している（図４参照）。

そのため、これを用いて半導体パッケージを製造し、さらに後に述べるプリント配線板との二次実装を行って実装基板を製造した場合、実装基板にかかる熱履歴により多層配線基板にそりやゆがみがが生じても、最外周となる二次実装用電極パッドを接続する半田ボールなどの接続部へ応力が集中することがない。
最外周の接続部への応力集中は、支持板の外周が、当該支持板が被着されることになる多層回路配線基板が備える二次実装用電極パッドの最外周と、その一つ内側の周との中間にあると、二次実装用の接続部への応力集中を最も効率よく分散することができる。

［第三の実施の形態］
本発明に係る半導体パッケージの一例を図２に示す。
本発明の半導体パッケージ２４０は、少なくとも、一方の面に半導体チップ２０２を搭載し、他方の面に二次実装用電極パッド（図示せず）を備えたコアを有さない多層回路配線基板２００と、当該多層回路配線基板の半導体チップ搭載面に接着し、その湾曲を抑えるための支持板２０８を備えた半導体パッケージであって、当該支持板２０８によって支持される領域の外に前記二次実装用パッドの一部が存在することを特徴とする半導体パッケージである。

多層回路配線基板２００には、例えば第一の実施の形態で説明した多層回路配線基板を用いることができる。また、支持板２０８には、例えば第二の実施の形態で説明した支持板を用いることができる。従って、多層回路配線基板の備える二次実装用電極パッドが設けられている領域２３０の外周よりも内側に支持板２０８の外周が入った状態となっている。
多層回路配線基板２００には半導体チップ２０２が半田ボール２０４を介して実装されている。
半田ボール２０４による接続部はアンダーフィル２０６により封止されている。液状のアンダーフィル樹脂をディスペンサで接続部の周囲に吐出し、毛細管現象を利用して半田ボール間に充填し、熱硬化を行ってアンダーフィルとする。

支持板２０８は接着剤２１２を介して多層回路配線基板２００に被着されている。接着剤としてはシート状エポキシ樹脂等の熱硬化性樹脂を用いることができる。支持板２０８の厚みは、接着剤２１２と支持板２０８とを合わせた厚みが、半導体チップ２０２とその実装に用いられた半田ボール２０４とを合わせた厚みと同程度になるよう調節して用いることもできる。

支持板が枠状である場合、半導体チップ保護のために半導体チップ及び支持板の上方にフタをかぶせる場合がある。これはリッド２１０と呼ばれ、材料には剛性のあるセラミックや金属等が用いられる。導電性に優れた金属板を用い、放熱板としての機能を持たせることもできる。
リッドは例えば熱硬化性接着剤によって半導体チップの上面及び支持板の上面とそれぞれ接着される。半導体チップ及び支持板との接着には同じ接着剤を用いてもよいが、半導体チップとの接着には熱の伝達に優れた導電性ペーストを用い、リッドへ熱を逃がす構造とすることもできる。

本発明の半導体パッケージ２４０は例えば半田ボール２１８を介してプリント配線板２２０に実装される。（二次実装）
プリント配線板２２０としては、ガラス繊維などのコアを絶縁層に含む一般的なプリント配線板を用いることができる。その最表面には実装部品や、インターポーザと呼ばれる多層回路配線基板を介して半導体チップ２０２を実装することのできる半田パッド（図示せず）を有している。

支持板被着領域は二次実装用電極パッドが設けられている領域２３０よりも小さい、すなわち支持板２０８の外周は二次実装用電極パッドが設けられてる領域２３０の外周よりも内側に位置している。

そのため、これを用いて半導体パッケージ２４０を製造し、さらに後に述べるプリント配線板２２０との二次実装を行って実装基板２５０を製造した場合、実装基板にかかる熱履歴により多層配線基板にそりやゆがみがが生じても、支持板被着領域よりも外側の多層回路配線基板が吸収するので最外周となる二次実装用電極パッドを接続する半田ボール２１８へ応力が集中することがない。

最外周の半田ボール２１８への応力集中は、支持板２０８の外周が、当該支持板が被着されることになる多層回路配線基板２００が備える二次実装用電極パッドの最外周と、その一つ内側の周との中間にあると、二次実装用の接続部である半田ボール２１８への応力集中を最も効率よく分散することができる。本発明は、多層回路配線基板あるいは半導体パッケージと、プリント配線板との二次実装は剛性の高い実装方法である場合に特に効果が高く、このような実装方法としては例えば半田ボールを介したＢＧＡ実装や、ＰＧＡ（ピングリッドアレイ）実装が挙げられる。

［多層回路配線基板の製造］
まず、厚さ２５．４μｍのポリイミドフィルムの両面に１２μｍの銅箔がラミネートされた、両面銅張り積層板を用意した。
この積層板の所定の位置にドリルによってスルーホールを形成し、過マンガン酸カリウムにより残渣を除去し、その後無電解のスルーホールめっきを行って両面の導通を図った。
次いで、両面の銅箔それぞれにドライフィルムレジストを張り、パターンマスクを介して露光・現像処理を行い、パターン状のエッチングレジストを形成し、銅箔のエッチングを行って、マスクパターンに対応した導体パターンを得た。エッチング後、エッチングレジストはアルカリ水溶液により剥離した。

こうして形成した両面の導体パターン上それぞれに、厚さ１３μｍのポリイミドフィルムに銅箔をラミネートした片面銅張り積層板のポリイミドフィルム側を、熱硬化型接着剤を介して張りつけた。接着剤の硬化後、ドリルによって所定の位置にビアホールを開け、化学的な処理によって残渣を除去し、フィルドビアめっきにより下層との導通を図った。
その後、最表層の銅箔を厚さ１２μｍまでエッチングし、ドライフィルムレジストで覆い、パターン露光・現像を行ってパターン状のめっきレジストを形成した。
めっきレジストに被覆されていない部分に電解めっきにて厚さ１５μｍまで銅を析出させ、導体パターンを形成した。次いで、一旦めっきレジストを剥離し、再度二次実装用電極パッドと半導体チップ接続用半田パッドを露出させてめっきレジストの形成を行い、露出部分にニッケルを３μｍ、次いで金を０．５μｍ電解めっきにより積層した。

めっきレジストを剥離し、最表層の導体パターン上にソルダーレジストを塗布し、二次実装用電極パッドと半田パッドが露出するように露光・現像によりパターニングした。こうして、一方の面に半導体チップ実装領域と支持板被着領域を有し、他方の面に二次実装用電極パッドを有する、全体の厚さが２００μｍ、配線４層の多層回路配線基板を得た。ここで、二次実装用電極パッドは直径５００μｍであり、縦４０個、横４０個で１ｍｍに一つの間隔のアレイ状に、計１６００個が形成されている。従って二次実装用電極パッドが設けられている領域２３０は一辺が３９．５ｍｍの正方形となる。多層回路配線基板はその外周が一辺４２ｍｍとなるように切断して整えた。

［支持板］
支持板としては、厚さ０．５ｍｍ、銅製で枠状のものを用いた。実施例では外周は一辺が３８ｍｍの正方形、内周は一辺が２４ｍｍの正方形であり、比較例ではその外周だけが、一辺が４２ｍｍと、被着する多層回路配線基板の外周と同じ支持板を用いた。

［半導体パッケージ］
図２は、本発明の半導体パッケージを用いた二次実装を模式的に示した断面図である。
［多層回路配線基板］の項で製造した多層回路配線基板の半導体チップ搭載面に、［支持板］の項で説明した、一辺が３８ｍｍの枠状の支持板２０８をエポキシ系熱硬化樹脂シートを用いて接着した。このとき、支持板２０８の被着領域は多層回路配線基板２００が備える二次実装用電極パッドが設けられている領域２３０よりも小さく、支持板２０８の外周は、多層回路配線基板が備える最外周の二次実装用電極パッドと、その一つ内側の二次実装用電極パッドとの中間に位置している。

多層回路配線基板が備える半田パッドに鉛フリー半田バンプを形成し、一辺が１５ｍｍ、厚さ０．５ｍｍの半導体チップをフラックスで仮止めし、熱フローを行って実装した。実装後、半導体チップと多層回路配線基板との間隙に熱硬化性のアンダーフィル樹脂を毛細管現象を利用して充填し、熱硬化してアンダーフィル２０６とした。
次いで、半導体チップ２０２と支持板２０８の上面にリッド２１０を導電性ペーストを用いて接着した。厚み０．５ｍｍの銅製で、外形形状は支持板に合わせて一辺が３８ｍｍの正方形とした。

こうして得られた半導体パッケージ２４０の、二次実装用電極パッドに、直径５００μｍの鉛フリー半田ボール２１８をフラックスで仮止めし、厚さ２ｍｍの多層プリント配線板２２０が備える半田パッドに対応させて位置を合わせ、熱フローを行って二次実装し、実装基板２５０とした。
実施例で製造した実装基板２５０は、多層プリント配線板２２０の最表面の配線、二次実装用鉛フリー半田ボール２１８、多層回路配線基板２００の内部配線により、直列のデイジーチェーン回路が形成されているので、多層プリント配線板２２０の表面に、二次実装用の半田パッドとは別に形成し、これらの回路と導通がとられている電極から、二次実装の導通状態が確認できるようになっている。

［比較例］
図１は比較例である従来の半導体パッケージを用いた二次実装を模式的に示した断面図である。
実施例の［多層回路配線基板］の項で述べた多層回路配線基板を用い、支持板のサイズが、一辺が４２ｍｍと、多層回路配線基板のサイズと同じであることを除いて実施例と同様に操作し、支持板１０８を接着した。支持板１０８の内周は実施例と同様、一辺が２４ｍｍである。このとき、支持板１０８の被着領域は多層回路配線基板１４０が備える二次実装用電極パッドの設けられている領域１３０よりも大きく、支持板１０８の外周は、多層回路配線基板１００が備える最外周の二次実装用電極パッドよりも全て外側に位置していた。

リッド１１０の形状も、支持板１０８と合わせて一辺が４２ｍｍの正方形とした他は実施例と同様に半導体パッケージ製造、そして多層プリント配線板１２０への二次実装までを行って、比較用の実装基板１５０を作製した

こうして得られた本発明の実装基板２５０と、比較用の実装基板１５０を熱サイクル試験機に投入し、１２５℃と−４０℃の間での冷熱サイクル試験を行い、試験中デイジーチェーン回路の導通をモニタリングした。
その結果、本発明の実装基板２５０では、約２１００サイクルまで導通が保たれていることが確認できた。一方、比較用の実装基板１５０では、約１３００サイクルで導通がとれなくなり、破断箇所を確認したところ、最外周の半田ボール接続部に導通不良が発生していることがわかった。

これらの実験結果から、本発明の多層回路配線基板、支持板を用いた半導体パッケージは、支持板の被着領域が二次実装用電極パッドが設けられている領域よりも小さく、最外周の二次実装用電極パッドと、一つ内側の二次実装用電極パッドの周との中間にあるので、半導体パッケージ及びこれが実装されたプリント配線板（実装基板）への熱履歴による、多層回路配線基板構成材料の反り、ゆがみによる、二次実装用半田ボールへの応力集中を抑え、二次実装の電気的接続信頼性を高めることができた。これは、支持板に被着されていない、支持板より外側の多層回路配線基板が、熱履歴による多層回路配線基板のそりやゆがみを分散するからと考えられる。

従来の半導体パッケージ及び実装基板を模式的に示した断面図である。本発明の半導体パッケージ及び実装基板を模式的に示した断面図である。本発明の多層回路配線基板を模式的に示した断面図である。本発明の多層回路配線基板を模式的に示した平面図である。

符号の説明

１００、２００：多層回路配線基板１０２、２０２：半導体チップ１０４、２０４：半田ボール１０６、２０６：アンダーフィル１０８、２０８：支持板１１０、２１０：リッド１１２、１１４、１１６、２１２、２１４、２１６：接着剤１１８、２１８：半田ボール１２０、２２０：プリント配線板１３０、２３０：二次実装用電極パッドが設けられている領域１４０、２４０：半導体パッケージ１５０、２５０：実装基板
３０２、３１０、３１２：絶縁層
３０４、３０６、３１８、３２０：導体パターン
３０８、３１４、３１６：ビア
３２２、３２４：ソルダーレジスト
３２６：半田パッド３２８：二次実装用半導体パッド３３０：半導体チップ搭載領域３４０：支持板被着領域３５０：二次実装用電極パッドが設けられている領域３６０：多層回路配線基板
４０２：二次実装用電極パッド４０４：最外周４０６：一つ内側の周４０８：多層回路配線基板の外周４１０：支持板被着領域（支持板の外周）４２０：二次実装用電極パッドが設けられている領域

Claims

一方の面に半導体チップを搭載し、他方の面に複数の二次実装用電極パッドを備えたコアを有さない多層回路配線基板の半導体チップ搭載面に接着する支持板であって、
前記多層回路配線基板に備わる二次実装用電極パッドが設けられている領域よりも小さく、
当該支持板の外周は、前記多層回路配線基板が備える最外周の二次実装用電極パッドと、その一つ内側の二次実装用電極パッドとの間に位置していることを特徴とする支持板。
少なくとも、一方の面に半導体チップ搭載領域を有し、他方の面に複数の二次実装用電極パッドを備えたコアを有さない多層回路配線基板であって、当該多層回路配線基板の半導体チップ搭載領域面に、他方の面に備わる二次実装用電極パッドが設けられている領域よりも小さい支持板被着領域を備え、
前記支持板被着領域の外延は、前記多層回路配線基板が備える最も外側の二次実装用電極パッドと次に外側の二次実装用電極パッドの間にあることを特徴とする多層回路配線基板。
前記二次実装用パッドははんだボールにより二次実装を行うためのパッドであることを特徴とする請求項２記載の多層回路配線基板。
請求項２または３のいずれかに記載の多層回路配線基板の支持板被着領域に支持板が接着されていることを特徴とする多層回路配線基板。
請求項４記載の多層回路配線基板の半導体チップ搭載領域に半導体チップを搭載したことを特徴とする半導体パッケージ。