JP2007088476A - キャビティを備えた基板の製造方法 - Google Patents

キャビティを備えた基板の製造方法 Download PDF

Info

Publication number
JP2007088476A
JP2007088476A JP2006254991A JP2006254991A JP2007088476A JP 2007088476 A JP2007088476 A JP 2007088476A JP 2006254991 A JP2006254991 A JP 2006254991A JP 2006254991 A JP2006254991 A JP 2006254991A JP 2007088476 A JP2007088476 A JP 2007088476A
Authority
JP
Japan
Prior art keywords
cavity
seed layer
substrate
manufacturing
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006254991A
Other languages
English (en)
Other versions
JP4384157B2 (ja
Inventor
Hoe Ku Jung
ジュン、ホエ−ク
Myung Sam Kang
カン、ミュン−サム
Jung-Hyun Park
パク、ジュン−ヒュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2007088476A publication Critical patent/JP2007088476A/ja
Application granted granted Critical
Publication of JP4384157B2 publication Critical patent/JP4384157B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

【課題】シード層の両面を用いてキャビティを備えた基板を製造することにより、基板製造工程の効率性を高めた、キャビティの形成された基板製造方法を提供する。
【解決手段】（ａ）両面に回路パターンを形成するためにシード層（seed layer）の両面に第１ドライフィルムを用いて第１回路パターンを形成する段階と、（ｂ）シード層の両面の第１ドライフィルム上にキャビティの形成される領域にキャビティの形成される厚さほどの第２ドライフィルムを蒸着する段階と、（ｃ）シード層の両面でのキャビティの形成される領域を除いた領域にキャビティの形成される厚さほどの絶縁層を蒸着する段階と、（ｄ）各絶縁層上に第２回路パターンの形成された銅箔積層原板を蒸着する段階と、（ｅ）シード層を除去した後、第１及び第２ドライフィルムを剥離してキャビティを形成する段階とを含むキャビティの形成された基板製造方法を提示する。
【選択図】図３

Description

本発明は積層型半導体パッケージモジュールに関するもので、特にキャビティを備えた基板の製造方法に関する。
電子産業の発達により電子部品の高機能化、小型化の要求が急増している。このような趨勢により、現在半導体実装技術は一つの基板に一つの集積回路を実装することより、一つの基板に多数の集積回路を実装する積層型半導体パッケージ技術に変化している。また、電子産業の発達により、高性能、高密度のパッケージを実現するための方案とそれに対する需要が増加しているが、パッケージを製造する多くの方法のうち、パッケージの上にパッケージを積むパッケージオンパッケージ（ＰＯＰ：Ｐａｃｋａｇｅ ｏｎ ｐａｃｋａｇｅ、以下‘パッケージオンパッケージ’と指称する）が良い代案として浮び上がっている。パッケージオンパッケージを具現するために全体パッケージの厚さを最小化することが現在克服しなければならない問題の一つである。
図１は従来技術によるパッケージオンパッケージの断面図である。図１を参照すると、下層パッケージ１１０、上層パッケージ１２０、上層ソルダボール１３０及び下層ソルダボール１４０が示されている。
従来のボールグリッドアレイ（ＢＧＡ）半導体パッケージには、基板本体があり、その基板本体の内部にはパターン化された複数の導電性配線が内設されている。基板本体の上面に複数のチップパッドがあり、複数の半導体チップはこのような複数のチップパッドとワイヤボンディングされている。また、半導体チップと金属ワイヤを取り囲むように基板本体上部の一定面積をエポキシ（ＥＰＯＸＹ）モールディング化合物でモールディングしたモールディング部が形成されている。また、基板の下面にはその基板に内設された複数の導電性配線の一端がそれぞれ他の一端と繋がるように複数個のソルダボールが付着されている。このように構成された従来のボールグリッドアレイ半導体パッケージはその構造の特性上、薄く積層することができないので制限された面積中で固集積化されたメモリーモジュールを製作することができないという短所があった。
また、従来パッケージオンパッケージの構造は、下層に位置している下層パッケージ１１０が２層構成であり、集積回路が基板の表面に実装されている。この時、下層パッケージ１１０の基板は一般的な印刷回路基板の製作工法で製作される。ますます高密度化される半導体パッケージモジュールにより現在複数の集積回路の実装が要求されている。パッケージオンパッケージの全体の高さを維持しながら、下層パッケージ１１０の実装を増やすことは既存方式では高さを合わせにくい問題がある。これのために、半導体チップ自体の厚さを減らして（die-Thinning）高さ問題を解決することも一つの方案となる。しかし、半導体チップ自体の厚さを減らす場合、半導体チップの長期間作動時発生する機能エラー（Funtion-error）の問題があるので、半導体チップ自体よりは基板の厚さを減らしてパッケージオンパッケージの実装能力の向上を図っている。
また、従来技術によると、基板の厚さを減らすことに限界があるので、下層半導体パッケージに実装される集積回路の個数が制限される問題点がある。また、半導体パッケージを基板内にエンベデッド形式で内装するためには別途のドリル工程を行わなければならないので、工程が複雑で追加的な費用が発生する問題がある。
また、従来技術によると、キャビティを有するシード層の断面のみを用いて基板を製造したが、より効率的な製造工程のためにシード層の多面を用いるようにする技術の必要性が要求される。
本発明は基板の厚さを減らして複数の集積回路を実装することができるパッケージオンパッケージ用基板を製造するキャビティを備えた基板の製造方法を提供する。
また、本発明は集積回路をキャビティに実装することで全体的な半導体パッケージの厚さを減らしたキャビティを備えた基板の製造方法を提供する。
また、本発明は別途のドリル工程を利用しなく、集積回路を基板に形成されたキャビティに実装することで、工程を単純化にするキャビティを備えた基板の製造方法を提供する。
また、本発明は基板に形成されたキャビティに集積回路が収容されることで、同一の数の集積回路を搭載するパッケージの厚さを相対的に減らしたキャビティを備えた基板の製造方法を提供する。
また、本発明は別途のドリル工程を行わなくキャビティを形成することで、従来のキャビティ形成工程より仕上げ工程が優れたキャビティを備えた基板の製造方法を提供する。
また、本発明はパッケージオンパッケージの下層パッケージに複数の集積回路を層別に実装することができるキャビティを備えた基板の製造方法を提供する。
また、本発明は３層以上の構造を有するパッケージオンパッケージ用基板の厚さを減らしたキャビティを備えた基板の製造方法を提供する。
また、本発明は追加的にキャビティの形成工程を必要としないので、追加的な費用を減らすことができるキャビティを備えた基板の製造方法を提供する。
また、本発明は修正されたセミアディティブ工程（ＭＳＡＰ）を用いてパターンプレーティングを行うことにより、微細回路を形成することができるキャビティを備えた基板の製造方法を提供する。
また、本発明はシード層の両面を用いてキャビティを有する基板を製造することにより、基板製造工程の効率性を高めることができるキャビティを備えた基板の製造方法を提供する。
上述したように、本発明によるキャビティを備えた基板の製造方法は、パッケージオンパッケージでの基板の厚さを減らして複数の集積回路を実装することができる。
また、本発明によるキャビティを備えた基板の製造方法は、集積回路をキャビティに実装して全体的な半導体パッケージの厚さを減らすことができる。
また、本発明によるキャビティを備えた基板の製造方法は、別途のドリル工程を行わなく、キャビティの形成された基板での集積回路をキャビティに実装することで、工程を単純化することができる。
また、本発明によるキャビティを備えた基板の製造方法は、基板に形成されたキャビティに集積回路を収容することで、同一の数の集積回路を搭載するパッケージの厚さを減らすことができる。
また、本発明によるキャビティを備えた基板の製造方法は、別途のドリル工程を行わなくキャビティを形成するので、従来のキャビティの形成工程より仕上げ工程が優れる。
また、本発明によるキャビティを備えた基板の製造方法は、パッケージオンパッケージの下層パッケージに複数の集積回路を層別に実装することができる。
また、本発明によるキャビティを備えた基板の製造方法は、３層以上の構造を有するパッケージオンパッケージ用基板の厚さを減らすことができる。
また、本発明によるキャビティを備えた基板の製造方法は、追加的にキャビティ形成工程を必要としないので、追加的な費用を減らすことができる。
また、本発明によるキャビティを備えた基板の製造方法は、修正されたセミアディティブ工程（ＭＳＡＰ）を用いてパターンプレーティングを行うことで、微細回路を形成することができる。
また、本発明によるキャビティを備えた基板の製造方法は、シード層の両面を用いてキャビティを有する基板を製造することにより、基板製造工程の効率性を高めることができる。
本発明の一実施形態によると、（ａ）両面に回路パターンを形成するためにシード層（seed layer）の両面に第１ドライフィルムを用いて第１回路パターンを形成する段階と、（ｂ）シード層の両面の第１ドライフィルム上のキャビティの形成される領域にキャビティの形成される厚さほどの第２ドライフィルムを蒸着する段階と、（ｃ）シード層の両面のキャビティの形成される領域を除いた領域に、キャビティの形成される厚さほどの絶縁層を蒸着する段階と、（ｄ）各絶縁層上に第２回路パターンの形成された銅箔積層原板を蒸着する段階と、（ｅ）シード層を除去した後、第１及び第２ドライフィルムを剥離してキャビティを形成する段階とを含む、キャビティを備えた基板の製造方法を提示する。
また、本発明によるキャビティを備えた基板の製造方法は、形成されたキャビティ中の素子と基板を電気的に連結するためにボンディングパッドを電解金メッキ又は無電解金メッキで蒸着する段階をさらに含むことができる。
ここで、シード層はＡｌまたはＮｉであることが好ましい。
また、段階（ａ）は、（ｆ）修正されたセミアティティブ工程（ＭＳＡＰ）を用いて第１回路パターンを形成する段階をさらに含むことができる。
ここで、段階（ｂ）は、第２ドライフィルムの蒸着された領域を除いてドライフィルムの露光及び現像工程を行う段階をさらに含むことができる。
ここで、段階（ｃ）の絶縁層はプリプレグであることが好ましい。
また、本発明によるキャビティを備えた基板の製造方法は、（ｇ）第１回路パターンと第２回路パターンを電気的に連結するためのビアホールを形成する段階をさらに含むことができる。
ここで、シード層は両面接着剤であってもよい。
また、シード層はリベットを用いて結合された二つのパネルであってもよい。
また、シード層は二つのパネルを含み、上記二つのパネルは角にて互いに繋がることができる。
また、シード層は二つのパネルを含み、二つのパネルは角及び中間領域の一部分にて互いに繋がることができる。
また、シード層は二つのパネルを含み、二つのパネルは中間領域の一部分にて互いに繋がることができる。
以下、本発明によるキャビティを備えた基板の製造方法の好ましい実施例を添付図面を参照して詳しく説明する。添付図面を参照して説明することにおいて、図面符号にかかわらず同一の構成要素は同じ参照符号を付与してこれに対する重複される説明は略する。また、本発明の好ましい実施例を詳しく説明することの前に、先ず一般的な基板の製造方法に対して説明する。以下、多層基板の製造方法を中心として説明するが、本発明がこの多層基板の製造方法に限られるものではない。
先ず、コア層外部に内部回路パターンを形成する。ここで、製品仕様に適する内層原資材を切断し、ドライフィルム（dry film）及び作業用フィルム（working film）を用いて予め設定された内部回路パターンを形成する。ここで、内部層をスクラビング（scrubbing、正面）し、内層写真印刷膜を塗布するし、内層露光/現像工程が行われることができる。
以後、回路パターンの形成された内層を外層と接着させる前に、接着力強化処理をする工程（Brown（Black）Oxide）を行う。すなわち、化学的な方法で銅箔の表面を酸化させて表面の粗度を強化することにより積層での接着がよくできるように表面処理をする工程を行う。以後、内層基板とプリプレグ（prepreg）を積層することで、予備積層及び積層工程を行う。
以後、積層された内層基板とプリプレグを真空加圧（vacuum press）する。ここで、真空加圧の代わりに高温で一定期間圧力を加えるホットプレス及び高温の作業を行った基板に対してクールプレスをすることもできる。
パネルの角等にレジン及び銅箔などを整えるトリミング（trimming）工程を行い、ドリリング（drilling）工程のために基準点、すなわち、内層回路上の基準点（target guide mark）にホールを加工するＸ−Ｒａｙターゲットドリル工程を行う。
以後、基板の各層間の電気伝導のためにホールを加工するドリル工程を行う。ここで、ドリル工程はＣＮＣ（Computer Numerical Control）方式で基板上に必要なホールを加工する工程が好ましい。
以後、外層（outer layer）に対して回路パターンを形成するドライフィルムと作業用フィルムを塗布し、光を所定の強さと時間で照射して、外層露光作業を行い、照射されない部分を現像するエッチング工程を行う。外層の検査及びスケールを測定した後、ソルダーレジスト露光フィルムを設計及び製造する。以後、ブラッシュ研磨とソルダーレジストインクが基板とよく密着するように、銅壁面に粗度を形成する等のソルダーレジスト工程に対する前処理工程を行う。以後、ソルダーレジストを塗布し、前段階で適応的に設計されたソルダーレジスト露光フィルムを用いてソルダーレジスト露光工程を行い、ソルダーレジストインクを除去する現像工程を行うし、表面処理、電気／最終検査を含む多様な後工程が行われる。
図２は、本発明の好ましい実施例によるパッケージオンパッケージを構成する半導体パッケージの断面を概略的に示す図である。図２を参照すると、本発明による半導体パッケージは、コア層２１０、導電性配線２２０、金属パッド２３０、集積回路２４０、金属ワイヤ２５０、モールディング部２６０及びソルダーボール２７０を含む。
本発明によると、半導体パッケージの厚さを減らすために、少なくとも一つの集積回路２４０が基板に形成されたキャビティに収容されて位置する。すなわち、パッケージオンパッケージにおいて、全体の半導体パッケージの厚さを減らすためにコア層２１０の上部に絶縁層を用いてキャビティを形成し、形成されたキャビティに集積回路２４０を入れる。以後、集積回路２４０を導電性配線２２０及び金属パッド２３０と金属ワイヤ２５０を用いて電気的に接続させる。以後エポキシ樹脂のような保護物質を用いて集積回路２４０の周り及び上部にモールディング部２６０を形成する。
図３は、本発明の好ましい実施例によるパッケージオンパッケージの断面図である。図３を参照すると、本発明による基板は、コア層３１０、内部回路３２０、絶縁層３３０、インナービアホール（IVH：Interstitial Via Hole）３３５、外部回路３４０、ソルダーレジスト３５０及びボンディングパッド３６０を含む。
コア層３１０は、内部回路３２０の形成された銅箔積層原板であってもよいし、絶縁層３３０はプリプレグ（ＰＰＧ）又はレジンコーティング銅箔（ＲＣＣ：Ｒｅｓｉｎ Ｃｏａｔｅｄ Ｃｏｐｐｅｒ Ｆｏｉｌ）のような絶縁物質より構成されることができる。
内部回路３２０と外部回路３４０は、インナービアホール（ＩＶＨ：Ｉｎｔｅｒｓｔｉｔｉａｌ Ｖｉａ Ｈｏｌｅ）３３５又はブラインドビアホール（ＢＶＨ：Ｂｌｉｎｄ Ｖｉａ Ｈｏｌｅ）により互いに電気的に繋がることができる。ここで、プレーテッドスルーホール（ＰＴＨ ： Ｐｌａｔｅｄ Ｔｈｒｏｕｇｈ Ｈｏｌｅ）（図示せず）により内部回路３２０と外部回路３４０間を電気的に接続させることもできる。
ボンディングパッド３６０は、キャビティに収容されて基板に接続される半導体チップと基板を互いに連結する役目をするが、この場合、半導体チップと基板は互いにフリップチップボンディング又はワイヤボンディングにより接続され得る。
図４ないし図１０は、本発明の好ましい実施例によるパッケージオンパッケージに使用されるキャビティを備えた基板の製造方法を示す図である。
図４及び図５を参照すると、絶縁層の回路を製作するためにシード層（seed layer）４１０にドライフィルム（又は第１ドライフィルム）４２０（１）と４２０（２）を塗布し、所定の回路パターン（又は第１回路パターン）３４０（１）と３４０（２）を形成する。ここで、シード層（seed layer）４１０はＡｌ又はＮｉであることが好ましい。ここで、キャビティの形成される領域（ａ）が予め設定される。回路パターンを形成した後、修正されたセミアディティブ工程（ＭＳＡＰ：Ｍｏｄｉｆｉｅｄ ｓｅｍｉ ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）によりパターンプレーティング（pattern plating）をする。
ここで、セミアディティブ工程は、シード層（seed layer）のない原資材を用いて無電解メッキで銅（Ｃｕ）シード層を形成した後、回路パターンを形成する工法である。すなわち、セミアディティブ法とは、銅クラッド積層板の外層に位置する銅箔の表面にメッキレジスト（ｐｌａｔｉｎｇ ｒｅｓｉｓｔ）を使用し、露光、現像のプロセスを行って回路を形成する部位のメッキレジストを剥離除去することで外層銅箔の表面を露出させるし、回路を形成しない部位のメッキレジストのみを外層銅箔上に残留させる。したがって、メッキレジストの剥離除去で露出された外層銅箔の表面に銅メッキをすることで回路層を形成する。メッキが完了されると、残留のメッキレジストを剥離し、その底部にある銅箔もフラッシュエッチング（ｆｌｕｓｈ ｅｔｃｈｉｎｇ）により溶解除去してプリント配線板を完成する。このようにして、ファインピッチ回路を形成したプリント配線板を市場に供給することができる。また、銅箔層をフラッシュエッチングで除去する場合、銅メッキ回路層の上端エッジ（ｅｄｇｅ）部も同時にエッチングされて最終製品のプリント配線板の回路形状が悪化されたり回路の断面形状のアスペクト比が悪くなることを防止するために、次のような工程を行うことができる。すなわち、このような問題点を解決するために、セミアディティブ（semi-additive）法によりプリント配線板を製造するための銅メッキ回路層を備えた銅クラッド積層板は、特定のエッチング液を用いる場合、銅メッキ回路層を構成する銅の溶解速度（Ｖｓｐ）と外層銅箔層を構成する銅の溶解速度（Ｖｓｃ）の比であるＲｖ値＝（Ｖｓｃ／Ｖｓｐ）が１．０以上になる関係を満足する銅メッキ回路層と外層銅箔層を含むこともできる。また、修正されたセミアディティブ工程（ＭＳＡＰ）は、最初から銅（Ｃｕ）が積層された状態から、すなわち、シード層（seed layer）のある原資材を用いて回路パターンを形成する工法である。以後の工程は上述したセミアディティブ工程と同一である。本発明はシード層としてニッケル（Ｎｉ）又はアルミニウム（Ａｌ）を使用することが好ましい。よって、シード層と回路配線の材料が互いに異なるので、シード層を選択的にエッチングすることができる。
図６を参照すると、パターンプレーティング（ｐａｔｔｅｒｎ ｐｌａｔｉｎｇ）の後、パターンプレーティング（ｐａｔｔｅｒｎ ｐｌａｔｉｎｇ）時使用されたドライフィルムより厚い（形成されるキャビティの高さに相応する厚さ）ドライフィルム（又は第２ドライフィルム）６１０（１）及び６１０（２）をラミネート（ｌａｍｉｎａｔｅ）した後、キャビティの形成される領域（ａ）だけを残してその以外の部分は現像する。
図７を参照すると、絶縁層７１０（１）及び７１０（２）を形成するために、キャビティの形成される領域（ａ）に塗布されたドライフィルム６１０（１）及び６１０（２）の高さほどのプリプレグ又はボンディングシート（ｂｏｎｄｉｎｇ ｓｈｅｅｔ）を蒸着して予備レイアップ（ｌａｙ ｕｐ）をする。この時、メッキされたパターンと絶縁層７１０（１）及び７１０（２）との接着力を高めるために前処理を行うことができる。
図８を参照すると、所定の回路パターン（又は第２回路パターン）３２０の形成された銅箔積層原板３１０をそれぞれの絶縁層７１０（１）及び７１０（２）に蒸着する。ここで、蒸着された銅箔積層原板３１０は、絶縁層７１０（１）及び７１０（２）と第１及び第２ドライフィルム６１０（１）、６１０（２）、４２０（１）、４２０（２）上に蒸着される。すなわち、第１及び第２ドライフィルム６１０（１）、６１０（２）、４２０（１）、４２０（２）を介してシード層４１０と結合するように第２回路パターンが形成された銅箔積層原板を蒸着する。ここで、インナービアホール（ＩＶＨ）３３５から絶縁層７１０（１）及び７１０（２）が流れ出すことを防止するためにプラギング（ｐｌｕｇｇｉｎｇ）作業の後絶縁層７１０（１）及び７１０（２）に第２回路パターンの形成された銅箔積層原板を積層する。
図９を参照すると、所定の回路パターン（又は第２回路パターン）３２０の形成された銅箔積層原板３１０をそれぞれの絶縁層７１０（１）及び７１０（２）に蒸着した後、シード層（seed layer）４１０の役目をしたＡｌ又はＮｉをエッチング液を用いてエッチングさせた後、ドライフィルムを剥離することでキャビティを形成する。ここで、ドライフィルムは塩基溶液（ＮａＯＨ）を用いて剥離することができる。よって、一つのシード層（seed layer）４１０を除去することで、シード層（seed layer）４１０の両面に積層された二つの基板を製造することができる。
図１０を参照すると、積層を完了した後、上層及び下層（第１回路パターン及び第２回路パターン）を電気的に連結させるために、レーザドリル（laser drill）を用いてブラインドビアホール（ＢＶＨ：Ｂｌｉｎｄ Ｖｉａ Ｈｏｌｅ）を形成する。以後、電気的導通のためにメッキをする。以後、回路の保護のためにフォトレジスト工程を行うことができる。そして、無電解金メッキ又は電解金メッキでボンディングパッド３６０を形成することにより基板製作を完了する。
以上で、キャビティを備えた基板の製造方法を一般的に示す工程断面図を説明したが、以下では、添付図面を参照して、本発明によるキャビティを備えた基板の製造方法を具体的な実施例を基準として説明する。本発明による実施例はキャビティを備えた基板の製造に使用されるシード層の形状により大きく六つに区分されるが、以下で順に説明する。
図１１は本発明の好ましい第１実施例によるキャビティを備えた基板の製造に使用されるシード層の断面図である。図１１を参照すると、第１シード層１１１０、両面接着剤１１２０及び第２シード層１１３０が図示されている。ここで、第１シード層１１１０と第２シード層１１３０はパネルと通称され得るし、以下同一である。
第１シード層１１１０と第２シード層１１３０は両面接着剤１１２０により互いに結合されている。第１シード層１１１０と第２シード層１１３０に本発明によるキャビティを備えた基板を蒸着した後、両面接着剤１１２０で結合された第１シード層１１１０と第２シード層１１３０を分離する。以後、第１シード層１１１０と第２シード層１１３０をそれぞれエッチングすることで、本発明によるキャビティを形成することができる。
図１２は本発明の好ましい第２実施例によるキャビティを備えた基板の製造に使用されるシード層の断面図である。図１２を参照すると、第１シード層１２１０、第２シード層１２２０、リベット１２３０及びリベットの間隔１２４０が図示されている。
第１シード層１２１０と第２シード層１２２０はリベット１２３０により互いに結合されている。第１シード層１２１０と第２シード層１２２０に本発明によるキャビティを備えた基板を蒸着した後、リベット１２３０を除去して第１シード層１２１０と第２シード層１２２０を分離する。以後、第１シード層１２１０と第２シード層１２２０をそれぞれエッチングすることで、本発明によるキャビティを形成することができる。ここで、リベット１２３０はパネルと等しい種類の資材を使用することができる。この場合、リベット１２３０がエッチングにより溶けると、二つのパネルの界面はそのままエッチング液に入ることになり容易く分離させ得る。この時、使用されるパネルは基板サイズより大きいパネルを使用するかまたは、同じサイズの場合には枠部分にリベット１２３０の形成部分の余裕を置くことが好ましい。
図１３は、本発明の好ましい第３実施例によるキャビティを備えた基板の製造に使用されるシード層の断面図である。図１３を参照すると、第１シード層１３１０、第２シード層１３２０及び角結合部１３３０と１３４０が図示されている。
第１シード層１３１０と第２シード層１３２０は角結合部１３３０と１３４０により互いに結合されている。第１シード層１３１０と第２シード層１３２０に本発明によるキャビティを備えた基板を蒸着した後、角結合部１３３０及び１３４０をエッチングすることで、第１シード層１３１０と第２シード層１３２０を分離する。以後、第１シード層１３１０と第２シード層１３２０をそれぞれエッチングすることで、本発明によるキャビティを形成することができる。この場合、角結合部１３３０と１３４０を加工した後、第１シード層１３１０と第２シード層１３２０のエッチングを容易く行うことができる。ここで、角結合部１３３０及び１３４０はパネルと等しい種類の資材を使用することができる。この場合、リベット１２３０がエッチングにより溶けると、二つのパネルの界面はそのままエッチング液に入るので容易く分離させ得る。
図１４は本発明の好ましい第４実施例によるキャビティを備えた基板の製造に使用されるシード層の断面図である。図１４を参照すると、第１シード層１４１０、第２シード層１４２０、角結合部1４３０及び１４６０、また中間領域の一部分結合部（又は内部結合部）１４４０及び１４５０が図示されている。
第１シード層１４１０と第２シード層１４２０は角結合部１４３０及び１４６０の中間領域の一部分結合部１４４０及び１４５０により互いに結合されている。第１シード層１４１０と第２シード層１４２０に本発明によるキャビティを備えた基板を蒸着した後、角結合部１４３０及び１４６０と中間領域の一部分結合部１４４０及び１４５０をエッチングすることで、第１シード層１４１０と第２シード層１４２０を分離する。以後、第１シード層１４１０と第２シード層１４２０をそれぞれエッチングすることで、本発明によるキャビティを形成することができる。この場合、内部空間が空いているので第３実施例より発生され得る反り現象（war page）を最小化とすることができるという長所がある。
図１５は本発明の好ましい第５実施例によるキャビティを備えた基板の製造に使用されるシード層の断面図である。図１５を参照すると、第１シード層１５１０、第２シード層１５２０及び中間領域の一部分結合部（又は内部結合部）１５３０と１５４０が図示されている。
第１シード層１５１０と第２シード層１５２０は中間領域の一部分結合部１５３０及び１５４０により互いに結合されている。第１シード層１５１０と第２シード層１５２０に本発明によるキャビティを備えた基板を蒸着した後、中間領域の一部分結合部１５３０及び１５４０をエッチングすることで、第１シード層１５１０と第２シード層１５２０を分離する。以後、第１シード層１５１０と第２シード層１５２０をそれぞれエッチングすることで、本発明によるキャビティを形成することができる。この場合、枠部分をテーピング（内部メッキを防止するため）により保護した後容易くエッチングすることができ、枠加工（切断）の必要がないし、積層時内部連結部分により反り現象を防止することができる。
図１６は、本発明の好ましい第６実施例によるキャビティを備えた基板の製造に使用されるシード層の断面図である。図１６を参照すると、第１シード層１６１０、第２シード層１６２０及び中間領域の一部分結合部（又は内部結合部）１６３０が図示されている。
第１シード層１６１０と第２シード層１６２０は中間領域の一部分結合部１６３０により互いに結合されている。第１シード層１６１０と第２シード層１６２０に本発明によるキャビティを備えた基板を蒸着した後、中間領域の一部分結合部１６３０をエッチングすることで、第１シード層１６１０と第２シード層１６２０を分離する。以後、第１シード層１６１０と第２シード層１６２０をそれぞれエッチングすることで、本発明によるキャビティを形成することができる。この場合、前述した第５実施例と比べると連結部位を大きくすることで、反り現象を最小化とすることができる。
本発明は前記実施例に限定されることではないし、多くの変形が本発明の思想内で、当分野の通常知識を持った者によって可能である。
上記では本発明の好ましい実施例を参照して説明したが、該当する技術分野で通常の知識を持った者であれば、下記の特許請求の範囲に記載された本発明及びその均等物の思想及び領域から脱しない範囲内で本発明を多様に修正及び変更させ得ることを理解できるだろう。
従来技術によるパッケージオンパッケージの断面図である。 本発明の好ましい実施例によるパッケージオンパッケージの断面を概略的に示す図面である。 本発明の好ましい実施例によるパッケージオンパッケージの断面図である。 本発明の好ましい実施例によるパッケージオンパッケージに用いられるキャビティを備えた基板の製造方法を示す図面である。 本発明の好ましい実施例によるパッケージオンパッケージに用いられるキャビティを備えた基板の製造方法を示す図面である。 本発明の好ましい実施例によるパッケージオンパッケージに用いられるキャビティを備えた基板の製造方法を示す図面である。 本発明の好ましい実施例によるパッケージオンパッケージに用いられるキャビティを備えた基板の製造方法 を示す図面である。 本発明の好ましい実施例によるパッケージオンパッケージに用いられるキャビティを備えた基板の製造方法を示す図面である。 本発明の好ましい実施例によるパッケージオンパッケージに用いられるキャビティを備えた基板の製造方法を示す図面である。 本発明の好ましい実施例によるパッケージオンパッケージに用いられるキャビティを備えた基板の製造方法を示す図面である。 本発明の好ましい第１実施例によるキャビティを備えた基板の製造に用いられるシード層の断面図である。 本発明の好ましい第２実施例によるキャビティを備えた基板の製造に用いられるシード層の断面図である。 本発明の好ましい第３実施例によるキャビティを備えた基板の製造に用いられるシード層の断面図である。 本発明の好ましい第４実施例によるキャビティを備えた基板の製造に用いられるシード層の断面図である。 本発明の好ましい第５実施例によるキャビティを備えた基板の製造に用いられるシード層の断面図である。 本発明の好ましい第６実施例によるキャビティを備えた基板の製造に用いられるシード層の断面図である。
符号の説明
３１０：コア層
３２０：内部回路
３３０：絶縁層
３３５：インナービアホール（IVH：Interstitial Via Hole）
３４０：外部回路
３５０：ソルダーレジスト
３６０：ボンディングパッド

Claims (12)

  1. （ａ）両面に回路パターンを形成するためにシード層（seed layer）の両面に第１ドライフィルムを用いて第１回路パターンを形成する段階と、
    （ｂ）前記シード層の両面の前記第１ドライフィルム上にキャビティの形成される領域にキャビティの形成される厚さほどの第２ドライフィルムを蒸着する段階と、
    （ｃ）前記シード層の両面の前記キャビティの形成される領域を除いた領域に、前記キャビティの形成される厚さほどの絶縁層を蒸着する段階と、
    （ｄ）前記各絶縁層上に第２回路パターンの形成された銅箔積層原板を蒸着する段階と、
    （ｅ）前記シード層を除去した後、前記第１及び第２ドライフィルムを剥離してキャビティを形成する段階と
    を含むキャビティを備えた基板の製造方法。
  2. 前記形成されたキャビティの中の素子と前記基板を電気的に連結するためのボンディングパッドを電解金メッキ又は無電解金メッキで蒸着する段階をさらに含むことを特徴とする請求項１に記載のキャビティを備えた基板の製造方法。
  3. 前記シード層はＡｌ又はＮｉであることを特徴とする請求項１に記載のキャビティを備えた基板の製造方法。
  4. 前記段階（ａ）は、
    （ｆ）修正されたセミアディティブ工程（ＭＳＡＰ）を用いて第１回路パターンを形成する段階をさらに含むことを特徴とする請求項１記載のキャビティを備えた基板の製造方法。
  5. 前記段階（ｂ）は、
    前記第２ドライフィルムが蒸着された領域以外の領域にドライフィルム露光及び現像工程を行う段階をさらに含むことを特徴とする請求項１に記載のキャビティを備えた基板の製造方法。
  6. 前記段階（ｃ）で、
    前記絶縁層はプリプレグであることを特徴とする請求項１に記載のキャビティを備えた基板の製造方法。
  7. （ｇ）前記第１回路パターンと前記第２回路パターンとを電気的に連結するためのビアホールを形成する段階をさらに含むことを特徴とする請求項１に記載のキャビティを備えた基板の製造方法。
  8. 前記シード層は両面接着剤であることを特徴とする請求項１に記載のキャビティを備えた基板の製造方法。
  9. 前記シード層はリベットで結合された二つのパネルであることを特徴とする請求項１に記載のキャビティを備えた基板の製造方法。
  10. 前記シード層は二つのパネルを含み、前記二つのパネルは角にて互いに繋がることを特徴とする請求項１に記載のキャビティを備えた基板の製造方法。
  11. 前記シード層は二つのパネルを含み、前記二つのパネルは角及び中間領域の一部分にて互いに繋がることを特徴とする請求項１に記載のキャビティを備えた基板の製造方法。
  12. 前記シード層は二つのパネルを含み、前記二つのパネルは中間領域の一部分にて互いに繋がることを特徴とする請求項１に記載のキャビティを備えた基板の製造方法。
JP2006254991A 2005-09-22 2006-09-20 キャビティを備えた基板の製造方法 Expired - Fee Related JP4384157B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20050088091A KR100633852B1 (ko) 2005-09-22 2005-09-22 캐비티가 형성된 기판 제조 방법

Publications (2)

Publication Number Publication Date
JP2007088476A true JP2007088476A (ja) 2007-04-05
JP4384157B2 JP4384157B2 (ja) 2009-12-16

Family

ID=37626173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006254991A Expired - Fee Related JP4384157B2 (ja) 2005-09-22 2006-09-20 キャビティを備えた基板の製造方法

Country Status (4)

Country Link
US (1) US7562446B2 (ja)
JP (1) JP4384157B2 (ja)
KR (1) KR100633852B1 (ja)
DE (1) DE102006044368B4 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9402309B2 (en) 2014-06-30 2016-07-26 Kyocera Corporation Printed wiring board and method of producing the same
JP2019046860A (ja) * 2017-08-30 2019-03-22 京セラ株式会社 印刷配線板およびその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100633855B1 (ko) * 2005-09-22 2006-10-16 삼성전기주식회사 캐비티가 형성된 기판 제조 방법
CN102281725B (zh) * 2010-06-10 2013-03-20 富葵精密组件(深圳)有限公司 电路板的制作方法
JP2012204631A (ja) 2011-03-25 2012-10-22 Fujitsu Semiconductor Ltd 半導体装置、半導体装置の製造方法及び電子装置
US20140027163A1 (en) * 2012-07-30 2014-01-30 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
KR101462770B1 (ko) 2013-04-09 2014-11-20 삼성전기주식회사 인쇄회로기판과 그의 제조방법 및 그 인쇄회로기판을 포함하는 반도체 패키지

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5116440A (en) * 1989-08-09 1992-05-26 Risho Kogyo Co., Ltd. Process for manufacturing multilayer printed wiring board
US5505321A (en) * 1994-12-05 1996-04-09 Teledyne Industries, Inc. Fabrication multilayer combined rigid/flex printed circuit board
US5495665A (en) * 1994-11-04 1996-03-05 International Business Machines Corporation Process for providing a landless via connection
JP3147053B2 (ja) 1997-10-27 2001-03-19 日本電気株式会社 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法
JP3522177B2 (ja) * 2000-02-21 2004-04-26 株式会社三井ハイテック 半導体装置の製造方法
JP4331910B2 (ja) * 2000-03-09 2009-09-16 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法及びリードフレーム及びその製造方法及びリードフレームを用いた半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9402309B2 (en) 2014-06-30 2016-07-26 Kyocera Corporation Printed wiring board and method of producing the same
JP2019046860A (ja) * 2017-08-30 2019-03-22 京セラ株式会社 印刷配線板およびその製造方法

Also Published As

Publication number Publication date
JP4384157B2 (ja) 2009-12-16
US20070065988A1 (en) 2007-03-22
DE102006044368B4 (de) 2009-11-26
US7562446B2 (en) 2009-07-21
KR100633852B1 (ko) 2006-10-16
DE102006044368A1 (de) 2007-04-12

Similar Documents

Publication Publication Date Title
JP4658974B2 (ja) キャビティの形成された基板製造方法
JP5101542B2 (ja) チップ内蔵印刷回路基板及びその製造方法
JP5461323B2 (ja) 半導体パッケージ基板の製造方法
US7550316B2 (en) Board on chip package and manufacturing method thereof
JP4397915B2 (ja) キャビティを備えた基板製造方法
JP2007081408A (ja) リジッド−フレキシブルパッケージオンパッケージ（ｐｏｐ）用印刷回路基板及びその製造方法
JP2004256908A (ja) メッキ引込線なしにメッキされるパッケージ基板およびその製造方法
JP4648277B2 (ja) キャビティを備えた基板の製造方法
JP4384157B2 (ja) キャビティを備えた基板の製造方法
JP2007158341A (ja) メタルコア、パッケージ基板およびその製造方法
KR101874992B1 (ko) 부품 내장형 인쇄회로기판 및 이의 제조방법
KR100677184B1 (ko) 캐비티가 형성된 기판 제조 방법
US6582616B2 (en) Method for preparing ball grid array board
KR20060132182A (ko) 적층 패키지용 인쇄회로기판의 제조방법
JPH1013027A (ja) 多層プリント配線板の製造方法
JPH09232761A (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090901

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090924

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees