JP2007158341A - メタルコア、パッケージ基板およびその製造方法 - Google Patents

メタルコア、パッケージ基板およびその製造方法 Download PDF

Info

Publication number
JP2007158341A
JP2007158341A JP2006326658A JP2006326658A JP2007158341A JP 2007158341 A JP2007158341 A JP 2007158341A JP 2006326658 A JP2006326658 A JP 2006326658A JP 2006326658 A JP2006326658 A JP 2006326658A JP 2007158341 A JP2007158341 A JP 2007158341A
Authority
JP
Japan
Prior art keywords
metal core
package substrate
insulating layer
chip
protrusions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006326658A
Other languages
English (en)
Inventor
Seung-Hyun Cho
チョ、スン−ヒュン
Dae-Hyun Park
パク、ダエ−ヒュン
Young-Goo Kim
キム、ヨン−グー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2007158341A publication Critical patent/JP2007158341A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09054—Raised area or protrusion of metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate

Abstract

【課題】メタルコアおよびこれを備えたパッケージ基板を提供する。
【解決手段】表面に長手方向に形成される多数の突起を備えたメタルコアと、メタルコア上に積層される絶縁層と、絶縁層上に形成されてチップと外部との信号を連結する内層回路を含むパッケージ基板は、突起により表面積が増加するので熱放出および絶縁層との接合性が優れて反りに対する機械的特性が優れる。
【選択図】図１

Description

本発明は、回路基板に用いられるメタルコア、メタルコアを備えたパッケージ基板およびその製造方法に関する。
電子製品が、小型化、薄板化、高密度化、パッケージ（package）化および個人携帯化により軽薄短小化になることで、多層印刷回路基板も微細パターン（fine pattern）化、小型化およびパッケージ化が同時に進行されている。よって、多層印刷回路基板の微細パターン形成と、信頼性および設計密度を高めるために原資材の変更とともに回路層の構成を複合化する構造に変化する成り行きであり、部品もＤＩＰ（Dual In-Line Package）タイプからＳＭＴ（surface Mount Technology）タイプに変更されて、その実装密度も高くなっている。また、電子機器の携帯化と共に高機能化、インターネット、動映像、高容量のデータの送受信などにより印刷回路基板の設計が複雑になり高難易度の技術が要求されている。
このように印刷回路基板上に実装されるチップの数およびその密度が増加することに伴い、印刷回路基板はチップより発生する熱に対する放熱特性の優れることが要求される。また、基板上に実装される部品の数が増加することにより基板の反り（warpage）の発生しないことが要求されている。
本発明は、放熱特性および反りに対する機械的特性の優れたメタルコア、当該メタルコアを備えたパッケージ基板およびその製造方法を提供する。
本発明は、絶縁層との接合が容易いメタルコア、パッケージ基板およびその製造方法を提供する。
本発明の一実施例によるメタルコアは、回路基板に用いられ、その表面に長手方向に形成された多数の突起を具備する。
本発明の実施例によるメタルコアは、次のような特徴を一つまたはそれ以上有することができる。例えば、突起は、メタルコアの両面に形成され得る。ここで、メタルコアは、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、タンタル（Ｔａ）の中の一つにより形成され得る。
本発明の一実施例によるパッケージ基板は、表面に長手方向に形成された多数の突起を具備するメタルコアと、メタルコア上に積層される絶縁層と、絶縁層上に形成されてチップと外部との信号を連結するための内層回路を含む。
本発明の実施例によるパッケージ基板は、次のような特徴を一つまたはその以上有することができる。例えば、絶縁層は、レジンコーティング積層板に塗布されたレジンであっても良い。そして、突起は、メタルコアの両面に形成され得るし、メタルコアは、アルミニウム（Ａｌ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、タンタル（Ｔａ）、銅（Ｃｕ）の中の一つにより形成され得る。
本発明の一実施例によるパッケージ基板製造方法は、（ａ）金属板の表面を加工して長手方向に形成された突起を有するメタルコアを提供する段階と、（ｂ）メタルコアに絶縁層を積層する段階と、（ｃ）内層回路を形成した後チップを実装する段階とを含む。
本発明の実施例によるパッケージ基板製造方法は、次のような特徴を一つまたはその以上有することができる。例えば、（ａ）段階で、メタルコアは、プレス加工により形成され得るし、また、金属板の両面に突起を形成することができる。金属板は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、タンタル（Ｔａ）、銅（Ｃｕ）の中の一つを用いることができる。そして、レジンコーティング積層板をメタルコア上に積層して絶縁層を形成することができる。
本発明は、放熱特性および反りに対する機械的特性の優れたメタルコア、メタルコアを備えたパッケージ基板およびその製造方法を提供することができる。本発明は、絶縁層との接合が容易いメタルコア、パッケージ基板およびその製造方法を提供することができる。
以下、本発明によるメタルコア、パッケージ基板およびその製造方法の実施形態を添付図面を参照して詳しく説明するが、添付図面を参照して説明することにおいて、同一であるかまたは対応する構成要素は同一の図面番号を付与してこれに対する重複される説明は略する。
以下では、図１および図２を参照しながら本発明の実施形態によるメタルコア３０を具体的に説明する。
図１を参照すると、本発明の一実施形態によるメタルコア３０は、金属板の両面に長手方向に形成された突起３１を備える。メタルコア３０は、図３に示したように、パッケージ基板５０の基材として用いられて基板の放熱特性および反りに対する機械的特性を向上させる。メタルコア３０は、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、タンタル（Ｔａ）の中の一つによって形成され得る。例えばアルミニウム（Ａｌ）は、電気抵抗が銅の約１．６倍の良電体であり、熱伝導率が高い。また、アルミニウム（Ａｌ）は、軽金属であり、重量当たり強度が高い。したがって、メタルコア３０をアルミニウム（Ａｌ）で形成した場合、チップの実装時における熱放出に優れるとともに、基板全体の重さおよび厚さを減らすことができる。
突起３１は、メタルコア３０の長手方向に形成され、メタルコア３０の表面積を増加させて絶縁層（図３の５３参照）との接合性が良くなる。そして、突起３１により表面積が広くなるので熱放出が容易くなる。
図２を参照すると、メタルコア３０は、Ｉビーム（beam）形態の断面を有する。一般的に、同一断面積に対して面積モーメントが大きいほど曲げ強度が増加するが、Ｉビームは同一な面積を有する四角形態のビームより曲げ強度が大きくなる。突起３１の高さ３３および幅３５は、必要により、多様に変更することができる。そして突起３１の断面形状は四角形、円錐状など多様に変更することができる。
図１および図２ではメタルコア３０の両面に突起３１が形成されているが、上記突起３１はメタルコア３０の一面にだけ形成されることもできる。
以下では本発明の一実施形態によるパッケージ基板に対して図３を参照しながら説明する。
図３を参照すると、本発明の一実施形態によるパッケージ基板は、多数の突起３１を具備するメタルコア３０を基材にする。そして、メタルコア３０の両面には絶縁層５３および銅箔５５が順次積層されていて、銅箔５５の上にはメッキ層５６が形成されている。また、メタルコア３０、絶縁層５３および銅箔５５を貫いて形成されたスルーホール５９にはソルダーレジスト６１が充填されているし、チップ７５はワイヤ６９によりワイヤパッド６３と繋がれている。ワイヤパッド６３はメッキ層５６によりソルダーボール６７と電気的に繋がれる。
本実施形態によるパッケージ基板５０は、多数の突起３１を備えたメタルコア３０を用いるので、反り（warpage）に対する機械的特性が優れる。また、多数の突起３１による表面積の増加によりチップ７５から発生する熱の放出が容易くて絶縁層５３との接合性が優れる。
以下では本発明の一実施形態によるパッケージ基板のそれぞれの構成に対して具体的に説明する。
絶縁層５３は、エポキシ樹脂などのような絶縁物質を用いてメタルコア３０の両面に積層することで形成される。そして、絶縁層５３は、メタルコア３０の突起３１の間に充填されてメタルコア３０に附着される。銅箔５５は、絶縁層５３の上に積層されて、メッキ層５６と一緒に回路パターンを形成する。絶縁層５３と銅箔５５は、それぞれ別個的にメタルコア３０に積層され得るが、レジンコーティング積層板（Resin Coated Copper、RCC）を用いることもできる。レジンコーティング積層板は絶縁層である樹脂層の一面にだけ銅箔が積層された基板である。
スルーホール５９は、パッケージ基板５０の上面と下面を電気的に接続するために、メタルコア３０、絶縁層５３および銅箔５５を貫いて形成される。そして、スルーホール５９の内周面にはメッキ層５６が形成されて、ワイヤパッド６３とボールペッド６５をそれぞれ連結する。また、スルーホール５９の内部にはソルダーレジスト６１が充填されている。
メッキ層５６は、スルーホール５９の内周面および銅箔５５上に形成された金属層である。メッキ層５６にはエッチング工程などにより回路パターンが形成される。そしてメッキ層５６には回路パターンの形成によりワイヤ６９の繋がれるワイヤパッド６３およびボールパッド６５が形成される。ワイヤパッド６３およびボールパッド６５はメッキ層５６によりそれぞれ繋がれる。メッキ層５６は一般的に導電性金属である銅または金によりメッキすることにより形成される。
ソルダーレジスト６１は、スルーホール５９の内部に充填されるしメッキ層５６上の一部に形成される絶縁物質である。ソルダーレジスト６１によりメッキ層５６の上面にワイヤパッド６３が他の部分と分離されて形成され、下面にはソルダーボール６７の附着されるボールパッド６５が形成される。
回路パターンは、メッキ層５６または銅箔５５のエッチングなどにより形成されるが、パッケージ基板５０の上面および下面にそれぞれ形成される。回路パターンの形成によりパッケージ基板５０の上面にはワイヤパッド６３が、また下面にはボールパッド６５がそれぞれ形成される。回路パターンはソルダーレジスト６１により絶縁される。
ワイヤパッド６３は、回路パターンの形成に応じてパッケージ基板５０上に形成されて、ソルダーレジスト６１により他の部分と分離される。ワイヤパッド６３にはチップ７５と繋がれるワイヤ６９が電気的に繋がれる。ボールパッド６５はパッケージ基板５０の下部に位置したメッキ層５６に形成されて、ボールパッド６５にはソルダーボール６７が附着される。
チップ７５は、パッケージ基板５０のメッキ層５６上に実装されるし、ワイヤ６９によりワイヤパッド６３と繋がれる。そして、ワイヤパッド６３は、スルーホール５９に形成されたメッキ層５６を介してボールパッド６５と繋がれるし、ボールパッド６５にはソルダーボール６７が附着されて外部と電気的に繋がれる。ワイヤ６９、ワイヤパッド６３、スルーホール５９の内部に形成されたメッキ層５６およびボールパッド６５はチップ７５を外部と連結する内層回路を形成する。チップ７５およびワイヤ６９はモールディングコンパウンド７７によりモールディングされて外部環境による影響を受けない。
以下では、図４ないし図８を参照しながら本発明の一実施形態によるパッケージ基板製造方法について説明する。これに先立って、まず、メタルコア３０の製造方法に対して説明する。
メタルコア３０は、一定の厚さを有する金属板（図示せず）の一面または両面をプレス成形により加圧して突起３１を形成して製作される。プレス成形によりメタルコア３０を形成する場合、製作が容易くてプレス成形により加えられる力によって金属板の組職が緻密になる。メタルコア３０に使用される金属板としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、タンタル（Ｔａ）の中の一つであることが好ましい。突起３１の断面形状および突起の高さ、突起３１間の間隔などは、必要により、多様に変更することができる。そして、突起３１はエッチングにより形成されることもできる。
図４を参照すると、メタルコア３０の上面および下面に絶縁層５３および銅箔５５が積層されている。絶縁層５３および銅箔５５は、レジンコーティング積層板（ＲＣＣ）を用いて、レジンがメタルコア３０に向けるように位置させた後加熱積層することで形成され得る。
図５を参照すると、メタルコア３０の上面および下面をそれぞれ連結するためにスルーホール５９が形成されている。スルーホール５９は、ＹＡＧレーザまたはＣＯ２レーザのようなレーザ加工または機械的ドリリングを用いて形成することができる。ＹＡＧレーザはメタルコア３０および銅箔５５を皆加工することができる。
図６を参照すると、スルーホール５９の内部および銅箔５５の上にはメッキ層５６が形成される。メッキ層５６は、無電解銅メッキおよび電解銅メッキにより形成されるが、このうち、無電解銅メッキは、電解銅メッキ時に必要な導電性膜を形成させるためにその前処理として行うメッキを言う。このようなメッキ層５６によりパッケージ基板の上下面が電気的に繋がれる。
メッキ層５６を形成した後、メッキ層５６の上に回路パターンを形成する。回路パターンを形成する方法は、メッキ層５６の上にエッチングレジストパターン（図示せず）を形成するが、エッチングレジストパターンを形成するためには、アートワークフィルムに印刷されたパターンをメッキ層５６の上に転写しなければならない。転写する方法は、例えば、感光性のドライフィルムを用いて紫外線によりアートワークフィルムに印刷された回路パターンをドライフィルムで転写する方法が好ましく用いられる。また、ドライフィルムに替えてＬＰＲ（Liquid Photo Resist）を用いることもできる。
回路パターンの転写されたドライフィルムまたはＬＰＲは、エッチングレジストとしての役目をすることになり、基板をエッチング液に浸すと、エッチングレジストパターンの形成されなかった領域のメッキ層が除去されて所定の回路パターンが形成される。回路パターンを形成した後、回路が適切に形成されたのかを確認するためにＡＯＩ（Automatic Optical Inspection）などの方法で回路の見掛けを検査した後黒化（black oxide）処理などの表面処理を行う。ＡＯＩは、自動で基板の見掛けを検査する方法であって、映像センサとコンピュータのパターン認識技術を用いて基板の見掛け状態を検査する。映像センサにより検事対象回路のパターン情報を読んだ後これを基準データと比べて不良を判読する。黒化処理は、配線パターンの形成された内層を外層と接着させる前に接着力および耐熱性の強化のために行う工程である。
図７を参照すると、スルーホール５９の内部およびメッキ層５６の上にはソルダーレジスト６１が充填される。ソルダーレジスト６１は、スルーホール５６の内周面に形成されたメッキ層５６を保護する役目をするだけではなく、ワイヤパッド６３およびボールパッド６５を形成する役目をする。
図８を参照すると、図３に示したチップ７５の安着される部分にはピーラブル（peelable）フィルム７３が附着される。ピーラブルフィルム７３を附着した状態でワイヤパッド６３およびボールパッド６５に金メッキを実施する。このように、ピーラブルフィルム７３を用いることは、メッキ工程がチップ７５の安着される部分に行われるとチップ７５がメッキ層５６上にはっきりと接着されないからである。そして、図３に示したように、ピーラブルフィルム７３を除去した後チップ７５を実装し、ワイヤ６９でチップ７５とワイヤパッド６３を連結した後チップ７５を保護するモールディングコンパウンド７７でモールディング作業をする。その後、ボールパッド６５にソルダーボール６７を形成すればボールグリッドアレイ（Ball Grid Array、以下、「ＢＧＡ」）パッケージが完成される。
本実施形態では、ＢＧＡパッケージを例にあげて説明したが、本発明がこれに限られるものではないし、上記メタルコアを用いることができる基板であればなんでも良い。例えば、フリップチップパッケージ（flip chip package）に上記メタルコアを用いることもできる。
以上で、本発明の実施形態を説明したが、本発明の多様な変更例と修正例が本発明の技術的思想を具現する限り本発明の範囲に属するものに解釈されるべきである。
本発明の一実施形態によるメタルコアの斜視図である。 図１のＩ―Ｉ'線に応ずるメタルコアの断面図である。 本発明の一実施形態によるパッケージ基板の断面図である。 本発明の一実施形態によるパッケージ基板の製作方法において、メタルコアの両面にレジンコーティング積層板を積層した状態を示す断面図である。 図４に示したレジンコーティング積層板の積層されたメタルコアにスルーホールを形成した状態を示す断面図である。 図５に示したレジンコーティング積層板の積層されたメタルコアにメッキを行ってメッキ層を形成した状態を示す断面図である。 図６に示したレジンコーティング積層板の積層されたメタルコアに回路パターンを形成した後ソルダーレジストを選択的に塗布してワイヤパッドおよびボールパッドを形成した状態を示す断面図である。 図７に示したレジンコーティング積層板のうち、チップの実装される部分にピーラブルフィルムが附着された状態を示す断面図である。
符号の説明
３０ メタルコア、３１ 突起、５０ パッケージ基板、５３ 絶縁層、５５ 銅箔、５７ 回路パターン、５９ スルーホール、６１ ソルダーレジスト、６３ ワイヤパッド、６５ ボールパッド、６７ ソルダーボール、６９ ワイヤ、７５ チップ

Claims (12)

  1. 回路基板に使用されるメタルコアであって、
    その表面に長手方向に形成される多数の実施形態突起を備えたメタルコア。
  2. 前記突起は、前記メタルコアの両面に形成される請求項１に記載のメタルコア。
  3. 前記メタルコアは、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、タンタル（Ｔａ）の中の一つにより形成される請求項１に記載のメタルコア。
  4. その表面に長手方向に形成される多数の突起を備えたメタルコアと、
    前記メタルコア上に積層される絶縁層と、
    前記絶縁層上に形成されてチップと外部との信号を連結する内層回路を含むパッケージ基板。
  5. 前記絶縁層は、レジンコーティング積層板に塗布されたレジンである請求項４に記載のパッケージ基板。
  6. 前記突起は、前記メタルコアの両面に形成される請求項４に記載のパッケージ基板。
  7. 前記メタルコアは、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、タンタル（Ｔａ）の中の一つにより形成される請求項４に記載のパッケージ基板。
  8. （ａ）金属板の表面を加工して長手方向に形成される突起を備えたメタルコアを提供する段階と、
    （ｂ）前記メタルコアに絶縁層を積層する段階と、
    （ｃ）内層回路を形成した後、チップを実装する段階と、を含むパッケージ基板製造方法。
  9. 前記（ａ）段階において、
    前記メタルコアは、プレス加工により形成される請求項８に記載のパッケージ基板製造方法。
  10. 前記（ａ）段階は、
    前記金属板の両面に前記突起を形成する請求項８に記載のパッケージ基板製造方法。
  11. 前記（ａ）段階において、
    前記金属板は、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、タンタル（Ｔａ）の中の一つを用いる請求項８に記載のパッケージ基板製造方法。
  12. 前記（ｂ）段階は、
    レジンコーティング積層板を前記メタルコア上に積層する請求項８に記載のパッケージ基板製造方法。
JP2006326658A 2005-12-07 2006-12-04 メタルコア、パッケージ基板およびその製造方法 Pending JP2007158341A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050118610A KR100653249B1 (ko) 2005-12-07 2005-12-07 메탈코어, 패키지 기판 및 그 제작방법

Publications (1)

Publication Number Publication Date
JP2007158341A true JP2007158341A (ja) 2007-06-21

Family

ID=37731892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006326658A Pending JP2007158341A (ja) 2005-12-07 2006-12-04 メタルコア、パッケージ基板およびその製造方法

Country Status (5)

Country Link
US (1) US20070126112A1 (ja)
JP (1) JP2007158341A (ja)
KR (1) KR100653249B1 (ja)
CN (1) CN1980523A (ja)
TW (1) TW200729443A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010035499A1 (ja) * 2008-09-29 2010-04-01 凸版印刷株式会社 リードフレーム基板とその製造方法ならびに半導体装置
JP2014516208A (ja) * 2011-05-24 2014-07-07 ユマテック ゲーエムベーハー 形状部品を備えたプリント回路基板及びその製造方法
WO2014136735A1 (ja) * 2013-03-04 2014-09-12 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
CN105979704A (zh) * 2016-06-06 2016-09-28 苏州安洁科技股份有限公司 一种基于双层铝材高散热印刷电路板的焊接工艺

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100071936A1 (en) * 2007-04-05 2010-03-25 Dsem Holdings Sdn. Bhd. Thermally-Efficient Metal Core Printed Circuit Board With Selective Electrical And Thermal Connectivity
JP4991637B2 (ja) * 2008-06-12 2012-08-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2010238821A (ja) * 2009-03-30 2010-10-21 Sony Corp 多層配線基板、スタック構造センサパッケージおよびその製造方法
JP5416481B2 (ja) * 2009-05-20 2014-02-12 矢崎総業株式会社 メタルコア配線板、及び、該メタルコア配線板を備えた電気接続箱
KR101077359B1 (ko) * 2009-09-23 2011-10-26 삼성전기주식회사 방열회로기판 및 그 제조방법
EP2681977A1 (en) * 2011-03-03 2014-01-08 Koninklijke Philips N.V. Circuit board assembly
CN102324413B (zh) * 2011-09-13 2013-03-06 江苏长电科技股份有限公司 有基岛预填塑封料先刻后镀引线框结构及其生产方法
CN103413766B (zh) * 2013-08-06 2016-08-10 江阴芯智联电子科技有限公司 先蚀后封芯片正装三维系统级金属线路板结构及工艺方法
CN103400771B (zh) * 2013-08-06 2016-06-29 江阴芯智联电子科技有限公司 先蚀后封芯片倒装三维系统级金属线路板结构及工艺方法
CN103456645B (zh) * 2013-08-06 2016-06-01 江阴芯智联电子科技有限公司 先蚀后封三维系统级芯片正装堆叠封装结构及工艺方法
US11282777B2 (en) * 2019-12-31 2022-03-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030168249A1 (en) * 2002-02-14 2003-09-11 Ngk Spark Plug Co., Ltd. Wiring board and method for producing the same
JP2004063803A (ja) * 2002-07-29 2004-02-26 Ngk Spark Plug Co Ltd プリント配線基板の製造方法、プリント配線基板製造用金属板、連結プリント配線基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010035499A1 (ja) * 2008-09-29 2010-04-01 凸版印刷株式会社 リードフレーム基板とその製造方法ならびに半導体装置
JP2010080895A (ja) * 2008-09-29 2010-04-08 Toppan Printing Co Ltd リードフレーム型基板とその製造方法ならびに半導体装置
US8390105B2 (en) 2008-09-29 2013-03-05 Toppan Printing Co., Ltd. Lead frame substrate, manufacturing method thereof, and semiconductor apparatus
JP2014516208A (ja) * 2011-05-24 2014-07-07 ユマテック ゲーエムベーハー 形状部品を備えたプリント回路基板及びその製造方法
WO2014136735A1 (ja) * 2013-03-04 2014-09-12 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
CN105979704A (zh) * 2016-06-06 2016-09-28 苏州安洁科技股份有限公司 一种基于双层铝材高散热印刷电路板的焊接工艺

Also Published As

Publication number Publication date
CN1980523A (zh) 2007-06-13
US20070126112A1 (en) 2007-06-07
KR100653249B1 (ko) 2006-12-04
TW200729443A (en) 2007-08-01

Similar Documents

Publication Publication Date Title
JP2007158341A (ja) メタルコア、パッケージ基板およびその製造方法
JP4876272B2 (ja) 印刷回路基板及びその製造方法
US9723729B2 (en) Printed wiring board
JP6504665B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
US9917025B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP2008300507A (ja) 配線基板とその製造方法
US9793200B2 (en) Printed wiring board
JP2003209366A (ja) フレキシブル多層配線基板およびその製造方法
JP2008085089A (ja) 樹脂配線基板および半導体装置
US8785789B2 (en) Printed circuit board and method for manufacturing the same
US9613893B2 (en) Wiring substrate and method for manufacturing the same
JP4397915B2 (ja) キャビティを備えた基板製造方法
JP2007221110A (ja) キャビティの形成された基板製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2015065400A (ja) 素子内蔵型印刷回路基板及びその製造方法
JP2017084997A (ja) プリント配線板及びその製造方法
JP4648277B2 (ja) キャビティを備えた基板の製造方法
KR100816324B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
US20160113110A1 (en) Printed wiring board
JP2007088476A (ja) キャビティを備えた基板の製造方法
JP2016082143A (ja) プリント配線板
KR101969647B1 (ko) 포스트를 구비한 회로기판 제조방법
JP2016082089A (ja) プリント配線板
KR100601476B1 (ko) 메탈코어를 이용한 패키지 기판 및 그 제조방법
KR100974244B1 (ko) 반도체 패키지 기판 및 반도체 패키지 기판의 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090526