KR100974244B1 - 반도체 패키지 기판 및 반도체 패키지 기판의 제조방법 - Google Patents

Abstract

본 발명은 반도체 패키지 기판 및 그 제조방법에 관한 것으로, 구체적으로는 솔더볼이 장착되는 패드부위가 형성되는 접합패드를 형성하는 단계와 절연층을 형성하는 단계, 그리고 상기 접합패드와 절연층을 접합하는 단계 및 상기 패드부위에 도전물질층을 충진하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

본 발명에 따르면, 접합패드 금속원소재에 패드부위를 미리 형성하여 도전 물질을 충진하고, 전해도금 또는 무전해 도금방식으로 표면 처리 공법을 이용하거나 또는, 솔더볼의 접합부위를 유기솔더 보존재를 적용할 수 있도록 해, 디자인 자유도와 생산성을 증대시키고 원가 절감 및 공정시간을 단축할 수 있는 효과가 있다.

반도체 패키지 기판, 유기솔더보존제(OSP), 솔더볼, 도전물질, 충진

Description

반도체 패키지 기판 및 반도체 패키지 기판의 제조방법{Semiconductor package substrate and Manufacturing method of the same }

본 발명은 반도체 패키지를 형성하는 기판의 제조방법 및 이에 따른 패키지 기판에 관한 것으로, 구체적으로는 접합 패드 금속원소재에 패드 부위를 미리 형성하여 도전 물질을 충진하고, 전해도금 또는 무전해도금 방식으로 표면처리 공법을 이용하며, 선택적으로 솔더볼(solder ball)의 접합부위를 유기솔더보존재(OSP)를 이용하여 최종 표면처리를 할 수 있도록 해, 디자인 자유도 향상과 생산성을 증대시키고 원가 절감 및 공정시간을 단축할 수 있는 반도체 패기지 기판 및 그 제조방법에 관한 것이다.

최근 전자시스템의 고성능화, 대용량화, 소형화가 급속히 이루어짐에 따라 반도체 패키징 기술 또는 PCB 면적을 효율적으로 활용하기 위해 경박, 단소화된 패키지가 끊임없이 개발되고 있다. 기본적으로 패키징 기술이란, 웨이퍼에서 생산되는 동일한 기능을 가지는 수백 개의 일괄제작되는 반도체 칩은 외부충격에 쉽게 손상받을 수 있는 상태로 제작된다. 즉 PCB에 장착되기 전 칩 자체로는 완전한 제품으로 볼 수 없으며, 이를 외부 리드 프레임이 나 테이프에 전기적으로 연결하고, 표면을 습기와 오염으로부터 격리시키며, 또한 부식과 기계적인 충격에도 잘 견딜 수 있도록 밀봉하여, 각종 전자시스템에서 안정적으로 사용할 수 있게끔 물리적인 기능과 형상을 갖게 해주는 것을 패키징 기술이라고 한다.

반도체 패키지는 크게 사용하는 소재와 실장방식에 따라 두 가지로 나눌 수 있다. 우선 소재에 따라 구분하면, 고신뢰성, 고주파 및 고열 발생제품에 적용되는 세라믹 패키지와 DRAM 패키지에 대부분 적용되는 가격이 비교적 저렴한 플라스틱 패키지가 있다.

다음으로, 실장방식에 따라 분류하면 PCB의 한 면에 구멍을 뚫어 리드를 삽입하고 뒷면에서 납땜으로 고정하는 삽입형(Insert mount 또는 thruogh hole;TH)과 기판 표면상에 설치된 배선에 납땜하는 방식으로 기판의 양면 모두에 디바이스를 장착할 수 있게끔 리드 선이 짧고 가느다란 표면실장형(surface mount)이 있다.

특히 반도체 패키지는 초기 삽입형 패키지인 DIP(dual inline package), PGA(pin grid array)형태에서, 패키지의 크기가 작고 전기적 성능이 우수한 표면 실장형 패키지인 QFP(quad flat package), SOP(small outline package) 형태로 발전하여 극세 피치 표면 실장형인 TQFP(thin QFP), TSOP(thin SOP)등을 거쳐 발전하고 있다. 이러한 경박, 단소형 SMT 패키지는 최근 고성능, 다기능화에 따라 솔더 플립칩(solder flip chip)과 SMT(surface mount technology)의 장점을 결합한 볼격자 배열(Ball Grid Array; BGA) 형태의 패키지 형태로 발전하면서 새로운 솔더볼 접속패키지 기술이 사용되고 있다. 특히 이러한 BGA 패키지 기판은 PGA 캐리어가 갖는 핀 또는 리드가 취약하여 쉽게 부러지게 되어 고밀도 집적이 어려운 문제를 해결할 수 있어, 반도체 칩을 실장하는 패키지 기판으로 널리 이용되고 있다.

도 1을 참조하여 종래의 반도체 패키지 기판의 구성을 설명한다.

종래의 반도체 기판의 단계적 제조방법을 설명하면, 통상의 사진식각 공정을 통하여 소정 형상의 회로패턴을 형성되는 동박 적층원판(이하, 'CCL'(Copper Clad Laminate)이라고 함)(1)이 마련되며, 이후, 소정 형상의 회로패턴이 형성된 각각의 CCL(1)을 가압하여 적층시키고, 상기 적층된 각각의 CCL(1)상에 형성된 회로패턴을 상호 도통시키기 위한 비아홀(2)이 형성되며, 동막(3)의 도금 작업으로 비아홀(2)을 도통시키는 기본 구조를 구비한다.

상기 적층된 CCL(1) 구조의 일 측면 상에 형성된 동박(3)에 반도체칩 (4)이 접속되는 본딩 패드, 즉 본드 핑거 (bond finger)(5)용 회로패턴을 소정의 사진식각 공정을 통하여 형성시키며, 상기 적층된 CCL(1) 구조의 다른 일 측면 상에 형성된 동박(3)에 솔더볼(6)이 부착되는 본딩 패드, 즉 솔더볼 패드(7)용 회로패턴이 형성된다.

상술한 바와 같이 CCL(1)의 동박(3)에 소정 형상의 본딩 패드(5),(7)를 형성하기 위한 회로패턴을 형성한 후, 상기 동박(3)에 형성된 회로패턴을 보호하는 동시에 솔더링 공정에서 회로패턴 사이에 솔더 브리지(땜납 걸침) 현상을 방지하기 위하여 PSR ink(Photo Imageable Solder Resist Mask ink)를 도포시켜 솔더 마스크(8)를 형성한다. 이후, 상기 본딩 패드를 오픈시키기 위한 회로패턴이 형성된 디아조 필름을 이용하여 상기 솔더 마스크(8)에 대한 경화처리를 수행하여 본드 핑거 (5), 또는 솔더볼 패드(7) 등의 본딩 패드가 형성될 영역에 도포된 솔더 마스크(8) 를 제거함으로써, 본드 핑거(5) 또는 솔더볼 패드(7)를 형성시킨다.

상술한 바와 같이 본드 핑거(4) 또는 솔더볼 패드(7) 등의 본딩 패드를 형성시킨 후, 본딩 패드에 대해 전해 또는 무전해 금도금을 수행하여 Ni/Au 도금층(9)을 형성시켜 본딩 패드의 산화를 방지하는 표면 처리(finishing)를 수행한다.

이를 보다 구체적으로 설명하면, 본드 핑거(5) 또는 솔더볼 패드(7) 등의 본딩 패드에 소정 높이, 보다 구체적으로는 니켈 도금을 수행하여 니켈 도금층(9a)을 형성한다. 이후, 니켈 도금에 의하여 형성된 니켈 도금층(9a)에 솔더(6)와의 친화력을 확보하기 위해 소정 높이, 보다 구체적으로는 금도금을 수행하여 금도금층(9b)을 형성하게 된다.

이러한 종래의 BGA 제품의 경우에는 반도체 칩의 고성능 집적화에 따른 효율적인 열 방출 및 전기적 특성 향상을 위해 heat spread가 도입된 2 metal 구조를 사용하거나, 마더보드와 실장을 위한 솔더볼 접합시에 고신뢰성을 확보하기 위하여 BGA의 하부에 납땜 볼이 금속 간 화합물을 형성하는 솔더볼 패드 부분을 구리나 니켈 등의 금속을 이용하는 Plug process 또는 micro via filing process를 사용하였다. 또한, 납땜 볼의 접합 강도를 확보하기 위하여 납땜 볼이 접합하는 금속 층의 표면을 거칠게 만들어 접합면적을 넓히는 방식을 고안하기도 하였다.

유기첨가제 및 여러 도금 방식을 이용한 위 방식들은 도금층의 조직 및 평활도(flatness)를 조절하는 여러 장점이 있었으나, 원하는 두께의 성장층을 도금을 통해 형성하는 경우, 도금 두께는 전류밀도와 시간에 의존하는 바가 매우 크게 되는바, 이러한 제약사항으로 인해 프로세스의 진행이 어려워지게 된다. 결국, 한번 에 균일하게 도금층을 형성하기 위해서는 낮은 전류밀도가 필요하게 되며, 이 때문에 도금하는데 시간이 많이 소요되게 된다. 즉 신뢰성 향상을 위해 도금공정을 이용한 납땜 볼 접합 패드를 충진하는 일반적인 종래의 제조방법은 다양한 도금방식과 유기첨가제를 사용함으로써, 공정비용의 상승을 초래하고, 이와 동시에 생산성을 떨어뜨리게 되어, 제조의 효율성을 극히 저하시키는 문제가 발생하여 왔다.

본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 접합패드가 형성되는 금속원소재에 패드부위를 미리 형성하여 도전 물질을 충진하고, 전해도금 또는 무전해도금방식의 표면처리 공법을 이용하며, 선택적으로 솔더볼의 접합부위를 유기솔더 보존재를 이용하여 최종 표면처리를 할 수 있도록 해, 디자인 자유도를 높이고, 생산성을 증대시키며 원가 절감 및 공정시간을 단축할 수 있는 반도체 패키지 기판 및 이의 제조방법을 제공하는 데 있다.

본 발명은 상술한 문제를 해결하기 위하여, 1) 솔더볼이 장착되는 패드부위가 형성되는 접합패드를 형성하는 단계; 2) 절연층을 형성하는 단계; 3) 상기 접합패드와 절연층을 접합하는 단계; 및 4) 상기 패드부위에 도전물질층을 충진하는 단계; 를 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 기판의 제조방법을 제공한다. 이는 종래의 전도성 도체가 충진 된 반도체 패키지와는 달리, 초기 원소재를 이용하여 충진 될 패드 부위를 미리 형성하여 어느 정도 두께를 형성한 후 충 진 공정을 적요하여 생산성 향상 및 원가 절감을 꾀할 수 있도록 한다.

또한, 본 발명은 상술한 제조 단계에서, 상기 1) 단계는, a 1) 금속원소재의 일면에 감광제를 도포하는 단계; a 2) 상기 금속원소재에 노광, 현상, 에칭을 통해 패드부위를 패터닝하는 단계; 로 이루어지는 것을 특징으로 하는 반도체 패키지 기판의 제조방법을 제공할 수 있도록 한다. 이를 통해 접합패드를 형성함에 있어서의 효율적인 공정진행을 구현할 수 있도록 한다.

또한, 본 발명은 상기 2) 단계는, 절연패드에 일정부분의 삽입패턴을 구비하도록 가공하여 절연층을 형성하는 단계인 것을 특징으로 하는 반도체 패키지 기판의 제조방법을 제공할 수 있도록 한다. 즉, 절연층을 형성함에 있어서, 삽입패턴을 구비할 수 있도록 하여 향후, 접합패드와의 접합이 용이하도록 한다.

또한, 본 발명은 위에서 기술한 제조방식과는 약간 상이한 제조공정으로, 상기 2) 단계를 구성함에 있어서, 상부면에 금속층이 형성된 절연패드에 일정부분의 삽입패턴을 구비하도록 가공하여 절연층을 형성하는 단계인 것을 특징으로 하는 반도체 패키지 기판의 제조방법을 제공하여 제조방식의 다양성을 구현할 수 있도록 할 수 있다.

또한, 본 발명은 상기 3) 단계는, b 1) 상부면에 금속층이 형성된 절연층과 상기 접합패드를 압착하여, 상기 절연층의 내부로 접합패드의 일부분이 삽입되는 단계; b 2) 상기 절연층의 상부면의 금속을 패터닝하는 단계; b 3) 상기 절연층을 패터닝하는 단계; 로 이루어지는 단계인 것을 특징으로 하는 반도체 패키지 기판의 제조방법을 제공할 수 있도록 해 제조공정의 다양성을 구현한다.

또한, 본 발명은 상기 절연패드에 삽입패턴을 가공하는 것은 기계, 레이저 드릴, 또는 펀칭 가공을 이용하는 것을 특징으로 하는 반도체 패키지 기판의 제조방법을 제공할 수 있도록 한다.

또한, 본 발명은 상기 3) 단계는, 상기 접합패드의 패드부위가 상기 절연층의 삽입패턴 내로 삽입되는 구조로 형성되는 것을 특징으로 하는 반도체 패키지 기판의 제조방법을 제공할 수 있도록 한다.

또한, 본 발명은 상기 3) 단계는, 상기 절연층의 삽입패턴 내로 삽입되는 패드부위는 상기 절연층의 상부면 높이 이하로 형성할 수도 있다.

또한, 본 발명은 상기 4) 단계는, 상기 패드부위에 도금법 또는 스크린프린팅을 이용하여 도전층을 형성하는 단계인 것을 특징으로 하는 반도체 패키지 기판의 제조방법을 제공할 수 있도록 한다.

또한, 본 발명은 솔더볼이 위치하는 상기 도전층 위를 유기솔더보존제(OSP)로 표면처리하는 것을 특징으로 하는 반도체 패키지 기판의 제조방법을 제공할 수 있도록 한다.

또한, 본 발명은 상기 도금법은 Ni, Pd, Au, Sn, Ag, Co 중 선택되는 어느 하나이거나, 이들의 2원 또는 3원 합금을 전해 또는 무전해 도금방식을 이용하여 단층 또는 다층으로 형성하는 것을 특징으로 하는 반도체 패키지 기판의 제조방법을 제공할 수 있도록 한다.

또한, 본 발명은 상기 4) 단계 이후에, 5) 상기 접합패드의 하부에 회로를 형성하는 단계; 를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 기 판의 제조방법을 제공할 수 있도록 한다.

또한, 본 발명은 상기 5) 단계 이후에, 상기 접합패드의 하부에 도금을 실시하는 6) 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 기판의 제조방법을 제공할 수 있도록 한다.

또한, 본 발명은 상기 6) 단계 이후에, 상기 접합패드에 반도체 칩을 탑제하는 단계 및 상기 반도체 칩을 보호하기 위한 밀봉부재를 이용하여 몰딩하는 단계; 를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 기판의 제조방법을 제공할 수 있도록 한다.

또한, 본 발명은 상기 접합패드의 상기 패드부위에 솔더볼을 장착하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 기판의 제조방법을 제공할 수 있도록 한다.

또한, 본 발명은 솔더볼(60)이 장착되는 패드부위가 형성된 접합패드(10); 상기 접합패드와 접합되되 상기 접합패드의 패드부위가 삽입되는 삽입패턴이 형성되는 절연패드(20); 및 상기 패드부위의 상부면 또는 하부면에 형성되는 도금물질층;을 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 기판을 제공하여 솔더볼의 접합강도를 증진시키며, 공정의 택 타임을 단축할 수 있도록 한다.

또한, 본 발명은 상기 상부면의 도금물질층은 유기솔더보존제(OSP)(50)로 형성되거나, 또는 적어도 1 이상의 도전층(40)의 상부면에 유기솔더보존제(OSP)(50)가 형성되는 구조로 이루어지는 것을 특징으로 하는 반도체 패키지 기판을 제공하여 공정시간 및 비용을 최소화할 수 있도록 한다.

또한, 본 발명은 상기 하부면의 도금물질층은 도금층(41) 또는 도금층(41)의 상부면에 형성되는 유기솔더보존제(OSP)(51)로 형성되는 것을 특징으로 하는 반도체 패키지 기판을 제공할 수도 있다.

또한, 본 발명은 상기 도금물질층은 상부면과 하부면에 도금재료가 서로 상이한 것을 특징으로 하는 반도체 패키지 기판을 제공할 수 있도록 한다.

또한, 본 발명은 상기 도금층은 Ni, Pd, Au, Sn, Ag, Co 중 선택되는 어느 하나이거나, 이들의 2원 또는 3원 합금에서 선택되는 재질로 단층 또는 다층으로 이루어지는 것을 특징으로 하는 BGA 패키지 기판을 제공할 수 있도록 한다.

또한, 본 발명은 상기 삽입패턴 내부로 삽입되는 접합패드의 패턴부위의 높이(T)는 절연패드의 상부면의 높이 이하로 형성시키는 것을 특징으로 하는 반도체 패키지 기판을 제공할 수 있도록 한다.

본 발명에 따르면, 접합패드 금속원소재에 패드부위를 미리 형성하여 도전 물질을 충진하고, 전해 또는 무전해 도금 방식의 표면처리 공법을 이용하며, 선택적으로 솔더볼의 접합부위를 유기솔더 보존재를 적용한 표면처리를 할 수 있도록 해, 디자인 자유도의 향상과 생산성을 증대시키고 원가 절감 및 공정시간을 단축할 수 있는 효과가 있다.

이하에서는 첨부한 도면을 참조하여 본 발명의 구성 및 작용을 구체적으로 설명한다.

본 발명은 기본적으로 금속 도체 또는 전도성 페이스트, 전도성 잉크 고분자복합체가 충진 된 반도체 패키지를 제조하는 방법에 관한 것이다. 본 발명에서는 납땜 볼이 접합되는 패드 부분을 사전에 노광, 에칭 공정을 통해 형성하고 접합 테이프나 적층 공정을 통해 절연층을 결합하며 드릴/펀칭 공정을 통해 도금 또는 도전성 물질이 충진될 부분을 형성한 후 충진 공정을 진행함으로써 기존에 원소재로부터 전도성 도체를 충진시키는 공정보다 빠르고 안정적으로 충진을 진행할 수 있는 공법 및 열 방출 성능이 개선된 반도체 패키지 개발을 그 요지로 하고 있다.

즉 구체적으로 본 발명은 1) 솔더볼이 장착되는 패드부위가 형성되는 접합패드를 형성하고, 2) 절연층을 형성하며, 3) 상기 접합패드와 절연층을 접합하는 단계; 및 4) 상기 패드부위에 도전물질층을 충진하는 단계로 구성된다.

이러한 각 단계별 공정상의 구체적인 특징을 도면을 통하여 설명하기로 한다.

도 2를 참조하면, 도 2는 상술한 상기 1) 단계인 접합패드를 형성하는 단계를 도시한 것이다.

우선 금속원소재(10)를 준비하여(S 1), 상기 금속원소재(10) 상부에 감광제(11)를 도포하고, 이후 솔더볼(납땜 볼)이 형성될 부분인 패드부위(12)를 형성하기 위하여 노광(S 3), 현상(S 4) 공정을 거친다. 그리고 금속원소재의 부분을 패드 부위(12)가 패터닝된 것을 마스크로 하여 하프 에칭을 하고(S 5), 패턴부위 상부의 패터닝된 부분을 박리(S 6)하여 접합패드를 완성한다.

이후, 위에서 만들어진 접합패드와 접합될 절연패드를 형성하는 공정을 설명 한다.

도 3a는 절연층을 형성하는 일 실시예를 도시한 것으로, 기본적으로 절연패드(20)을 준비하고(T 1), 이후, 상술한 접합패드의 패드부위가 삽입될 삽입패턴(21)을 가공한다. 상기 삽입패턴의 형성은 다양한 방식이 이용될 수 있으며, 특히 기계가공 또는 레이저 드릴 또는 펀칭 가공을 통해 형성할 수 있다.

도 3b는 절연패드(20)에 금속층(30)이 형성된 것을 절연층으로 형성하는 다른 실시예를 도시한 것이다. 도 3a와 기본적인 공정은 동일하나 절연패드 상부에 금속층이 형성된 차이만 있다.

도 4a 내지 도 4c를 참조하여 위 도 2 및 도 3a, 도 3b에서 형성된 접합패드와 절연층을 접합하는 공정(3)단계)에 대해 설명한다.

도 4a는 도 2에서 형성된 접합패드(10)와 도 3a에서 형성된 절연층을 준비(U 1) 하여 접합제를 이용하여 접합(U 2)하는 것을 나타낸 것이다.

도 4b는 도 3b에서 제조된 상부면에 금속층(30)이 형성된 절연패드(20)로 이루어진 절연층을 접합패드(10)와 접합하는 것을 나타낸 것이다.

도 4c는 상술한 방식과 약간 상이한 방식으로 접합하는 공정을 설명한 것이다. 즉, 금속층(30)이 형성된 절연패드(20)를 준비하고, 접합패드(10)와 프레스 압착하는 단계를 통해 우선 접합한다(U 11, U 22).

이후에, 상부 금속층(30)을 패터닝하고(U 23), 다음으로 절연층을 패터닝(U24)함으로써, 상술한 도 4b와 동일한 구조의 접합공정 결과를 얻을 수 있다.

도 5a 및 도 5b를 참조하여 도전물질층을 형성하는 단계(4)단계)의 구성을 설명하기로 한다. 도 5a는 금속층이 형성되지 않는 구조이고, 도 5b는 절연패드 상부에 금속층이 형성된 구조의 차이가 있을 뿐, 기본적으로 삽입패턴부위에 도금(40)을 하거나 OSP(50)를 입혀 도전 물질층을 형성한다(편의상, '상부 도금'단계라고 한다.). 물론 이 경우에는 OSP만으로 형성하는 것도 가능하며, 적어도 1 이상의 도금층을 형성한 후 그 상부에 OSP를 형성하는 것도 가능하다.

도 6a 및 도 6b를 참조하여, 이후 패키지 형성단계를 설명한다.

도 6a를 설명하면, 도 5a에서 형성된 도전 물질층이 형성된 패키지의 접합패드(10)를 패터닝하여 회로(10')를 형성하고, 하부에 다시 도금(편의상 이를 '하부 도금'이라한다.)을 실시한다(Y1,Y2). 이후에 솔더볼(60)을 장착하게 된다. 접합패드를 패터닝하여 형성되는 회로(10')의 하부에는 다시 도금층(41)을 형성하거나, 도금층(41) 형성 후 그 위에 OSP(50)을 형성할 수 있다. 도 6b는 도 6a와 절연패드에 금속층이 형성된 것만을 제외하고는 공정순서는 동일하다.

상술한 도 5a 내지 도 6b에 설명한 공정에 있어서, 기본적으로 패키지의 상부면에 상부 도금하는 단계와 하부 도금하는 단계는 각각 별개로 진행될 수 있지만, 동시에 진행하는 것도 가능하다. 또한, 상부 도금과 하부 도금의 재료를 달리할 수 있다. 다만, 상부 도금이 이루어지는 부분, 즉 패드부위에는 솔더볼이 접합되기 때문에 OSP를 입히지만, 하부에는 OSP층이 없어도 무방하다.

솔더볼이 접합되는 패드부위에 상부 도금하는 단계는 기본적으로 도금법을 이용하여 형성하고, OSP의 형성은 페이스트나 잉크를 이용하여 스크린 프린팅으로 구현할 수 있다. 도금 공정은 기본적으로 다양한 전해 또는 무전해 도금이 가능하 다. 구체적으로는 Ni, Pd, Au, Sn, Ag, Co 중 선택되는 어느 하나이거나, 이들의 2원 또는 3원 합금을 전해 또는 무전해 도금방식으로 단층 혹은 다층으로 구현됨이 바람직하다.

즉, 종래에는 솔더볼을 놓는 자리에 도금만을 실시하였는데, 이러한 도금은 솔더볼과의 접합시에 IMC(intermetallic compound)가 생겨서 접합되는 구조이나, 이는 충격에 약해서 접합이 매우 잘 떨어지게 되는 치명적인 단점을 가지게 된다. 그러나 본 발명의 OSP를 이용한 유기 코팅을 더하게 되면, 유기 코팅 재료가 납땜시에 리플로우 되면서 접합됨과 동시에 사라진다. 이러한 방식은 종래의 다층 도금만을 형성하는 경우 재료비 및 공정의 증가를 배제하고, 프린팅 공정 등을 활용한 폴리머의 사용으로 제조비용과 시간을 현격하게 줄일 수 있는 장점도 있게 되다. 아울러 납땜의 강도도 현저하게 강해지게 된다.

도 6c는 본 발명의 요지인 절연층의 삽입패턴(21) 내로 삽입되는 접합패드 부위의 형상을 나타낸 것이다. 즉 종래기술이 절연층에 구멍을 뚫어 단순히 도금층을 형성하고 여기에 솔더볼을 장착하는 구조라면, 본 발명은 (a)에 도시된 것처럼, 기본적으로 솔더볼이 장착될 부위인 접합패드(10)가 삽입되는 구조로 형성되며, 이 삽입되는 부분의 높이(T)는 최대 절연층(20)의 상부 면까지 높일 수 있게 된다. (b) 역시 (a)와 동일한 구조를 설명한 것이나, 절연층의 상부면의 금속층이 형성된 본 발명의 다른 일례에 적용성을 도시한 것이다.

이처럼 한 면에 금속층과 절연층이 형성된 소재를 이용하여 미리 형성된 패드에 접합 후, 도전성 물질이 충진 될 부분을 형성한 후, 패키지를 형성하게 되면, 하부의 회로에서 발생하는 열을 하부로 효과적으로 방출할 수 있는 금속이 충진된 방열효과를 줄 수 있는 head spread 구조 부분을 형성할 수 있고, 이러한 과정은 블라인드 비아(blind via) 또는 관통 홀(through hole) 형성 후 화학 동도금/전해또는 무전해 동도금 공정을 진행하여 회로를 형성하는 양면 인쇄회로기판에 이용할 수 있다.

구체적으로 상술한 이러한 열효율의 증진 즉 방열효과를 구현하는 본 발명의 구조를 종래발명과 비교하자면, 종래의 발명에 관한 도 1에서 적층된 각각의 CCL(1)상에 형성된 회로패턴을 상호 도통시키기 위한 비아홀(2)이 형성되는데, 이 비아홀(2)을 통과하는 금속(3)부분으로 반도체 칩에서 발생하는 열원이 외부로 방출되는 구조를 취하고 있다. 즉 비하홀의 표면에 만 도금이 되어 있어서 열전달이 금속(3)부분만으로만 가능하게 되어 방열효율이 떨어지는 문제가 있게 된다.

그러나 본 발명의 경우에는 도 7을 참조하는 경우, 반도체 칩으로부터 발생할 열은, 홀 형상으로 형성되는 삽입패턴에 삽입되는 접합패드(10)와 접합패드의 상부 및 하부에 형성되는 도금층(40,41), OSP(50,51), 솔더볼(60)을 통해서 열이 방출하는바, 효율적인 열방출이 가능하게 되는 구조를 취할 수 있게 된다.

도 7은 상술한 회로부를 형성하는 단계 외에, 반도체 칩을 탑제하거나 와이어 본딩하는 단계가 추가로 실시될 수 있으며, 이에 따른 구조를 도시한 것이다.

본 발명에 따른 반도체 패키지 기판은 도 7에 도시된 것처럼, 솔더볼(60)이 장착되는 패드부위가 형성된 접합패드(10)와 상기 접합패드와 접합되되 상기 접합패드의 패드부위가 삽입되는 삽입패턴이 형성되는 절연패드(20) 및 상기 패드부위 의 상부면 또는 하부면에 형성되는 도전물질층을 포함하여 이루어진다. 특히 상기 패드부위는 솔더볼이 장착되는 부위로, 그 상부면 또는 하부면에는 상술한 바와 같이 도전물질층이 형성되며, 특히 이 도전 물질층은 패드부위의 상부면에 형성되는 부분은 유기솔더보존제(OSP)(50)만으로 형성되거나, 1 이상의 도금층(40)의 상부면에 유기솔더보존제(OSP)(50)가 형성되는 구조로 이루어질 수 있다.

또한, 상기 패드부위의 하부면에 형성되는 도전 물질층은 도금층(41)만으로 형성되거나, 또는 도금층(41)의 상부면에 형성되는 유기솔더보존제(OSP)(51)층을 형성시키는 구조여도 무방하다.

이러한 패드부위가 삽입패턴 내부로 삽입되는 구조를 미리 형성하고, 그 삽입되는 패드부위의 상부면에 도전물질층을 형성하기 때문에, 기존의 공정에 비애 단순하며, 아울러 생산성 및 원가 절감에 큰 장점이 있게 되며, 상술한 도전물질층을 형성하는 경우, 일반적인 도금뿐만 아니라, 전해 또는 무전해 도금 공정을 통해 Ni, Pd, Au, Sn, Ag, Co 중 선택되는 어느 하나이거나, 이들의 2원 또는 3원 합금에서 선택되는 재질 등으로 단층 또는 다층으로 표면처리 공법을 시행할 수 있도록 해, 최근 대두 괴는 무연 솔도링에 대한 다양한 해결책을 제시할 수 있음은 상술한 바와 같다. 특히 유기 솔더보존제(OSP)로 최종 표면처리를 하는 경우에는 종래의 도금 방식의 합급도금을 이용한 표면처리보다 금속류가 아닌 유기 보존재를 코팅하게 되므로 공정시간 및 비용을 최소화 할 수 있다. 또한, 상기 도전물질층은 상부면과 하부면에 도금재료를 서로 동일하게 하거나, 서로 상이하게 하는 것도가능하다. 특히 상기 삽입패턴 내부로 삽입되는 접합패드의 패턴부위의 높이(T)는 절연패 드의 상부면의 높이 이하로 형성시킬 수 있도록 함이 바람직하다.

요컨데, 본 발명에 따른 패키지의 형성구조는, 금속원소재(10)로 형성되는 접합패드가 절연층(20)에 소정부분 삽입되는 구조로 형성되어, 패드부위에 상기 금속원소재 일부가 삽입되며, 여기에 도금층 또는 유기솔더재(OSP; 50)가 도포되고, 그 상부에 솔더볼(60)이 접합되게 되는바, 강한 결합력을 구비하면서도 제조공정이 저렴하고 간편한 패키지 기판을 제공할 수 있게 되다. 물론 본 도면에서는 솔더볼이 접합되는 이면에는 반도체 칩(70)이 실장되고 와이어 본딩(80)이 완료된 상태를 도시하고 있다. 물론 도 7에서는 본 발명의 구조적인 특징을 명확하게 하기 위한 요부 확대 개념도인바, 반도체 칩이 매우 작게 도시되어 있기는 하나, 실제 적용예로는 Chip Scale Package(CSP) 등으로 형성할 수 있다.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 기술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

도 1은 종래 기술에 따른 패기지 기판을 도시한 도면이다.

도 2는 본 발명에 제조공정에 따른 접합패드의 제조공정을 도시한 것이다.

도 3a 및 도 3b는 본 발명의 제조공정에 따른 절연층의 제조공정을 도시한 것이다.

도 4a 및 도 4b는 본 발명에 따른 접합패드와 절연층의 접합단계를 도시한 것이다.

도 5a 및 도 5b는 본 발명의 패드부위에 도전성 물질층을 형성하는 단계를 도시한 것이다.

도 6a 및 도 6c는 본 발명의 패기지 기판에 도금 층 또는 OSP 코팅 및 삽입패턴에 삽입되는 접합패드에 대한 상세도를 도시한 것이다.

도 7은 본 발명의 기본 공정에 반도체 칩을 실장 완료한 패키지 기판을 예시한 도면을 도시한 것이다.

Claims (22)

1) 솔더볼이 장착되는 패드부위가 형성되는 접합패드를 형성하는 단계;

2) 절연층을 형성하는 단계;

3) 상기 접합패드와 절연층을 접합하는 단계; 및

4) 상기 패드부위에 도전물질층을 충진하는 단계;

를 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 기판의 제조방법.

청구항 1에 있어서,

상기 1)단계는,

a1) 금속원소재의 일면에 감광제를 도포하는 단계;

a2) 상기 금속원소재에 노광, 현상, 에칭을 통해 패드부위를 패터닝하는 단계; 로 이루어지는 것을 특징으로 하는 반도체 패키지 기판의 제조방법.

청구항 2에 있어서,

상기 2)단계는,

절연패드에 일정부분의 삽입패턴을 구비하도록 가공하여 절연층을 형성하는 단계인 것을 특징으로 하는 반도체 패키지 기판의 제조방법.

청구항 2에 있어서,

상기 2)단계는,

상부면에 금속층이 형성된 절연패드에 일정부분의 삽입패턴을 구비하도록 가공하여 절연층을 형성하는 단계인 것을 특징으로 하는 반도체 패키지 기판의 제조방법.

청구항 2에 있어서,

상기 3)단계는,

b1) 상부면에 금속층이 형성된 절연층과 상기 접합패드를 압착하여, 상기 절연층의 내부로 접합패드의 일부분이 삽입되는 단계;

b2) 상기 절연층의 상부면의 금속을 패터닝하는 단계;

b3) 상기 절연층을 패터닝하는 단계;

로 이루어지는 단계인 것을 특징으로 하는 반도체 패키지 기판의 제조방법.

청구항 3 또는 4에 있어서,

상기 절연패드에 삽입패턴을 가공하는 것은 기계, 레이저 드릴, 또는 펀칭 가공을 이용하는 것을 특징으로 하는 반도체 패키지 기판의 제조방법.

청구항 3 또는 4에 있어서,

상기 3) 단계는, 상기 접합패드의 패드부위가 상기 절연층의 삽입패턴 내로 삽입되는 구조로 형성되는 것을 특징으로 하는 반도체 패키지 기판의 제조방법.

청구항 6에 있어서,

상기 3)단계는, 상기 절연층의 삽입패턴 내로 삽입되는 패드부위는 상기 절연층의 상부면 높이 이하인 것을 특징으로 하는 반도체 패키지 기판의 제조방법.

청구항 3 내지 5 중 어느 한 항에 있어서,

상기 4)단계는,

상기 패드부위에 도금법 또는 스크린프린팅을 이용하여 도전물질층을 형성하는 단계인 것을 특징으로 하는 반도체 패키지 기판의 제조방법.

청구항 9에 있어서,

상기 도전물질층은 상기 솔더볼이 위치하는 상기 도전층 위를 유기솔더보존제(OSP)로 표면처리하는 것을 특징으로 하는 반도체 패키지 기판의 제조방법.

청구항 9에 있어서,

상기 도금법은 Ni, Pd, Au, Sn, Ag, Co 중 선택되는 어느 하나이거나, 이들의 2원 또는 3원 합금을 전해 또는 무전해 도금방식을 이용하여 단층 또는 다층으로 형성하는 것을 특징으로 하는 반도체 패키지 기판의 제조방법.

청구항 9에 있어서,

상기 4)단계 이후에,

5) 상기 접합패드를 패터닝하여 회로를 형성하는 단계; 를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 기판의 제조방법.

청구항 12에 있어서,

상기 5) 단계 이후에,

상기 접합패드의 하부에 도금을 실시하는 6) 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 기판의 제조방법.

청구항 13에 있어서,

상기 6)단계 이후에, 상기 접합패드에 반도체 칩을 탑제하는 단계 및 상기 반도체 칩을 보호하기 위한 밀봉부재를 이용하여 몰딩하는 단계; 를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 기판의 제조방법.

청구항 14에 있어서,

상기 접합패드의 상기 패드부위에 솔더볼을 장착하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 기판의 제조방법.

청구항 3 또는 5 중 어느 한 항에 있어서,

상기 절연층 내부로 삽입되는 패턴부위의 높이(T)는 절연패드의 상부면의 높이 이하로 형성시키는 것을 특징으로 하는 반도체 패키지 기판의 제조방법.

솔더볼(60)이 장착되는 패드부위가 형성된 접합패드(10);

상기 접합패드와 접합되되 상기 접합패드의 패드부위가 삽입되는 삽입패턴이 형성되는 절연패드(20); 및

상기 패드부위의 상부면 또는 하부면에 형성되는 도전물질층;을 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 기판.

청구항 17에 있어서,

상기 상부면의 도전물질층은 유기솔더보존제(OSP)(50)로 형성되거나, 또는 적어도 1 이상의 도금층(40)의 상부면에 유기솔더보존제(OSP)(50)가 형성되는 구조로 이루어지는 것을 특징으로 하는 반도체 패키지 기판.

청구항 18에 있어서,

상기 하부면의 도전물질층은 도금층(41) 또는 도금층(41)의 상부면에 형성되는 유기솔더보존제(OSP)(51)로 형성되는 것을 특징으로 하는 반도체 패키지 기판.

청구항 17에 있어서,

상기 도전물질층은 상부면과 하부면에 도금재료가 서로 상이한 것을 특징으로 하는 반도체 패키지 기판.

청구항 20에 있어서,

상기 도전물질층은 Ni, Pd, Au, Sn, Ag, Co 중 선택되는 어느 하나이거나, 이들의 2원 또는 3원 합금에서 선택되는 재질로 단층 또는 다층으로 이루어지는 것을 특징으로 하는 반도체 패키지 기판.

청구항 17에 있어서,

상기 삽입패턴 내부로 삽입되는 접합패드의 패턴부위의 높이(T)는 절연패드의 상부면의 높이 이하로 형성시키는 것을 특징으로 하는 반도체 패키지 기판.

Images