JP2005093930A - 多層基板とその製造方法 - Google Patents
多層基板とその製造方法 Download PDFInfo
- Publication number
- JP2005093930A JP2005093930A JP2003328660A JP2003328660A JP2005093930A JP 2005093930 A JP2005093930 A JP 2005093930A JP 2003328660 A JP2003328660 A JP 2003328660A JP 2003328660 A JP2003328660 A JP 2003328660A JP 2005093930 A JP2005093930 A JP 2005093930A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- multilayer substrate
- base metal
- plating
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
【課題】
微細でしかも高精度のバンプを多層の積層工程の中で一緒に形成することが可能な多層基板を提供する。
【解決手段】
メッキのための給電手段を構成するベースメタル20に凹部22を形成し、この凹部22にNiとAuの境界メッキ層23を形成した後に凹部22内を充填するようにメッキ層24を形成し、ベースメタル20上にこのベースメタル20を給電手段として電解メッキで多層に基板を積層した後に上記ベースメタル20をエッチングすることによって、境界メッキ層23の外側の部分のベースメタル20を除去して内側のメッキ層24によってバンプ56を形成する。
【選択図】 図6
微細でしかも高精度のバンプを多層の積層工程の中で一緒に形成することが可能な多層基板を提供する。
【解決手段】
メッキのための給電手段を構成するベースメタル20に凹部22を形成し、この凹部22にNiとAuの境界メッキ層23を形成した後に凹部22内を充填するようにメッキ層24を形成し、ベースメタル20上にこのベースメタル20を給電手段として電解メッキで多層に基板を積層した後に上記ベースメタル20をエッチングすることによって、境界メッキ層23の外側の部分のベースメタル20を除去して内側のメッキ層24によってバンプ56を形成する。
【選択図】 図6
Description
本発明は多層基板とその製造方法に係り、とくに外部の回路と接続するための電極バンプを備える多層基板とその製造方法に関する。
近年、半導体素子はますます高集積化および高性能化が進められている。例えば絶縁パッケージの4辺からそれぞれリードが出ているタイプのQFP(Quad Flat Package)のような表面実装パッケージから、実装の接合面にマトリックス状に端子を構成するボールを実装したBGA(Ball Grid Array)に代表される多層配線基板をインターポーザとするパッケージが開発されている。
しかし最近になると、封止樹脂から成るパッケージを持たない裸の半導体チップを直接多層基板に実装するベアチップ実装法が提案されている。ベアチップ実装法は、多層配線基板上の配線とチップとの間の接続経路を短縮することができるために、小型軽量化は勿論のこと、信号処理の高速化も期待することができる。また上記のようなベアチップを実装した多層配線基板をマザーボードに実装することもある。
このようなベアチップと多層配線基板、多層配線基板とマザーボードへの接続は、金属バンプ、例えば金バンプや半田バンプ等が形成されることが多い。このような従来の金属バンプを用いた多層配線基板の製造方法を図9〜図11によって説明する。
図9(1)に示すように所定の厚さの有機絶縁基板1を用意する。そしてこの有機絶縁基板1の一方の表面を粗面化する(図9(2)参照)。そしてこの後に表面を粗面化した有機絶縁基板1の上に銅等の金属の無電解メッキまたは蒸着等によって5μm以下のメッキ下地層2を図9(3)のように形成する。
上記メッキ下地層2の上に、図9(4)に示すように感光性のドライフィルムまたはフォトレジスト等により回路配線用レジストパターン3を形成する。そして上記パターン3の部分のドライフィルムまたはフォトレジストが欠如されたところに、図9(5)に示すように銅等の金属を電気メッキによって充填し、十分な膜厚のメッキ層4を形成する。そしてこの後に図10(6)に示すようにドライフィルムまたはフォトレジストから成るレジストパターン3を剥離する。
この後にメッキ層4によって覆われていない配線間のメッキ下地層2を図10(7)に示すように除去することによって、下側の導体層4を形成する(図10(7)参照)。
次に上層を形成するために、下層の導体層4の上面を覆うように有機絶縁層を形成する(図10(8)参照)。そして絶縁層7の上に形成されたレジストパターン8を用いてフォトリソグラフィまたはレーザ加工によりビアホール9を形成する。そして図10(10)に示すように2段目の下地層10を無電解メッキまたは蒸着等によって形成する。このメッキ層10の厚さも5μm以下の値である。
この後図11(11)に示すように2段目の回路配線を形成するために、感光性のドライフィルムまたはフォトレジスト等によって回路配線レジストパターン11を形成し、その後に電気メッキによって十分な膜厚のメッキ層12を形成する。そしてこの後に図11(12)に示すようにメッキ下地層10をエッチングによって除去することによって、2段目の導体層12が形成される。
次に1層目の回路配線4の下面から外部端子(バンプ)を取出すために、絶縁基板1の下面にフォトリソグラフィまたはレーザ加工によって窓明け13を行なう。そしてこの後に図11(14)に示すように、1層目の配線層4の下側にニッケルメッキを施した後に半田ボール等のバンプ14を形成する。
図9〜図11に示す従来の方法は、多層回路配線基板を形成する場合に、外部接続用バンプを一連のプロセスで形成することができず、図11(13)および(14)に示す独立の工程で形成しなければならない問題がある。
本願発明の課題は、新規な多層基板とその製造方法を提供することである。
本願発明の他の課題は、外部端子を有する新規な構造の多層基板とその製造方法を提供することである。
本願発明のさらに他の課題は、多層回路配線基板を形成しながら、しかも外部接続端子としてのバンプをも一連のプロセスで形成することができる多層配線基板とその製造方法を提供することである。
本願の主要な発明は、配線を有する層内絶縁層と、前記配線層を層間で接続するスルーホールを有する層間絶縁層とを交互に積層して成る多層基板において、
前記配線または前記スルーホールをメッキによって形成する給電手段を構成するベースメタルをエッチングして形成したバンプを一方の表面に設けたことを特徴とする多層基板に関するものである。
前記配線または前記スルーホールをメッキによって形成する給電手段を構成するベースメタルをエッチングして形成したバンプを一方の表面に設けたことを特徴とする多層基板に関するものである。
ここでエッチングによって除去されない薄い金属層が前記バンプの外表面に形成されていることが好ましい。また前記薄い金属層がニッケルまたは金の内の1種または2種以上の層であることが好ましい。また前記バンプが設けられる表面とは反対側の表面に補強板が接着されることが好ましい。また前記バンプが設けられる表面とは反対側の表面に半導体のベアチップが実装されることが好ましい。
製造方法に関する主要な発明は、給電手段を構成するベースメタル上に穴をあけて前記給電手段によってバンプを電解メッキにより形成する工程と、
層内絶縁層をエッチングして開口を形成し、前記給電手段によって前記開口を電気メッキにより充填して配線を形成する工程と、
層間絶縁層に穴をあけて前記給電手段によって層間接続用のスルーホールを形成する工程と、
を具備し、前記配線を形成する工程と前記層間接続用のスルーホールを形成する工程とを交互に繰返すことによって所定の層数とし、
前記ベースメタルをエッチングして前記バンプバンプを形成することを特徴とする多層基板の製造方法に関するものである。
層内絶縁層をエッチングして開口を形成し、前記給電手段によって前記開口を電気メッキにより充填して配線を形成する工程と、
層間絶縁層に穴をあけて前記給電手段によって層間接続用のスルーホールを形成する工程と、
を具備し、前記配線を形成する工程と前記層間接続用のスルーホールを形成する工程とを交互に繰返すことによって所定の層数とし、
前記ベースメタルをエッチングして前記バンプバンプを形成することを特徴とする多層基板の製造方法に関するものである。
ここで前記ベースメタルにバンプに相当する凹部を形成するとともに、該凹部内にエッチングでは除去されない金属層を形成し、該金属層上に前記ベースメタルを給電手段としてメッキによりバンプを形成し、多層に積層した後に前記ベースメタルをエッチングしてバンプを形成することが好ましい。また前記エッチングで除去されない金属層がニッケルまたは金の内の1種または2種以上の層から構成されることが好ましい。また多層に積層されたあとに前記ベースメタルが接合されている面とは反対側の表面に補強板を接合することが好ましい。また前記層内絶縁層の開口に配線を形成する際にまず前記開口内に無電解メッキを施し、該無電解メッキ層の上に電解メッキによって配線を形成することが好ましい。また前記層内絶縁層の開口を形成するレジストパターンを残したままで無電解メッキを施し、その後に前記レジストパターンを剥離することにより前記開口の内側の無電解メッキのみを残して電解メッキを行なうことが好ましい。また前記バンプが形成される面とは反対側の表面に半導体のベアチップを実装し、接続手段によって前記ベアチップの電極とこの基板の電極とを接続し、封止手段によって前記半導体のベアチップを封止することが好ましい。
本願発明の好ましい態様は、次の(1)〜(18)の工程から成る多層基板の製造方法である。
(1)Cuベースメタル板に、バンプ部となる凹溝をエッチングによって形成する。
(2)上記Cuベースメタル板の凹溝に、Cuベースメタルを給電層として、後にバンプになる部分を電解メッキにより形成する。
(3)上記Cuベースメタルの上面の凹凸を平坦化する。
(4)上記平坦化したCuベースメタルの上面に、Cuベースメタルを給電層として、第1Cu配線層を電解メッキにより形成する。
(5)上記第1Cu配線層の上面に第1絶縁層(層間絶縁層)を接着する。
(6)上記第1絶縁層に所定のスルーホール用の穴を明け、その後Cuベースメタルを給電層として、第1スルーホールを形成する。
(7)Cuの露出している第1スルーホール面と第1絶縁層の上面に第2絶縁層(層内絶縁層)を接着する。
(8)第2回路層を形成するために、第2絶縁層にパターン溝を形成するとともに第1スルーホールの上面を露出させる。
(9)第2回路層を形成するための第2絶縁層のパターン溝と露出している第1スルーホール面に第1無電解Cuメッキを形成する。
(10)Cuベースメタルと第1スルーホールと上記第1無電解Cuメッキ層を給電層として、第2絶縁層の凹部に第2配線層を電解メッキで形成する。
(11)次に上記第2絶縁層と第2配線層の上面に第3絶縁層(層間絶縁層)を接着する。
(12)次に第3絶縁層に所定のスルーホール穴を明け第2スルーホールを電解メッキで形成する。
(13)次に第4絶縁層(層内絶縁層)を接着する。
(14)次に第4絶縁層に第3回路パターンを形成し、第2スルーホールの上面を露出する。
(15)次に第2無電解Cuメッキを行なう。
(16)次にベースメタルと第1、第2スルーホールと第2無電解Cuメッキ層を給電層として、第4絶縁層の凹部に電解メッキにより第3配線層を形成する。
多層にするには(11)〜(31)を繰返す。n層とする場合には(11)〜(31)の工程をn−1回繰返す。
(17)次に第3配線層の上面に絶縁補強板を接着する。
(18)最後にベースメタルをエッチングすることによって、工程の初期に形成したバンプを露出させる。
このような工程によって構成される態様によれば、ベースメタル板を給電層として、処理工程の始めの方で、Cuベースメタル板の中にバンプを形成し、その工程と同じ処理工程でCuベースメタル板上部に多層基板を形成するために、同じ処理工程の繰返しでバンプ付き多層基板を形成することができる。しかも上記のような連続した処理工程であるために、多層基板と微細なバンプとを精度よく形成することができる。そしてバンプを後から接合することがないために、この工程を省略することができる。
多層基板に関する主要な発明は、配線またはスルーホールをメッキによって形成する給電手段を構成するベースメタルをエッチングして形成したバンプを一方の表面に設けているために、このようなバンプを外部接続用端子として利用することが可能になるとともに、後からバンプを実装する必要のない多層基板を提供することが可能になる。
製造方法に関する主要な発明によると、ベースメタルをエッチングしてバンプを形成するようにしているために、一連の工程の中でバンプをも形成することが可能な多層基板の製造方法が提供される。
以下本願発明の一実施の形態に係る製造方法を図1〜図6によって説明する。まず図1(1)に示すようにCuベースメタル板20を用意する。Cuベースメタル板20としては、例えば100〜200μmの銅板が用いられる。なおその他の材料としては、ニッケル合金等を用いることもできる。
次に図1(2)に示すように第1レジストパターン21を形成する。すなわち上記Cuベースメタル板20上に所定のレジストパターン21を形成する。
次に図1(3)に示すようにバンプ部を形成するためのエッチングを行なう。すなわちレジストパターン21をマスクとして、後にバンプ部となる凹部22を形成する。ここでバンプの径は例えば10〜50μm程度の大きさであってよい。
次に図1(4)に示すようにバンプメッキを施す。すなわちレジストパターン21をマスクとして、バンプ部となる凹部22にCuベースメタル板20を給電層とし、Cuの溝22の上面から1〜2μmのAuの境界メッキ層23を、その上面に銅メッキ層24を、銅のベースメタル板20の上部まで施す。
次いで(5)に示すようにレジスト21の剥離を行なう。
次に図1(6)に示すようにベースメタル20の上側の表面の平坦化処理を行なう。Cuバンプメッキ24を施した後にレジスト21を剥離すると、Cuベースメタル20の上面にCuバンプメッキ24の突起が形成される。この突起を研削し、Cuベースメタル20の上面の平坦化を行なう。平坦化は次に形成する細線化パターンを精度よく形成するためである。
次に図2(7)に示すように第1配線用のレジストパターン27を形成する。すなわち第1配線層28を形成するための所定のレジストパターンとする。
次に図2(8)に示すように第1配線層28を電解メッキによって形成する。すなわち上記レジストパターン27をマスクとし、Cuベースメタル20を給電層として、例えば硫酸銅メッキ浴を用いて電解メッキを行なうことによって、第1配線層28を形成する。
次に図2(9)に示すように上記レジスト27を剥離する。
次に図2(10)に示すように第1絶縁層(層間絶縁層)29の接着を行なう。すなわち第1配線層28の上面にポリイミド系絶縁層、例えば厚さが30μmのポリイミド系フィルムを熱プレスによって圧着する。
次に図2(11)に示すように第1スルーホール用レジストパターン30を形成する。これは第1絶縁層29の上面に第1スルーホール用レジストパターン30を形成することになる。
次に図2(12)に示すように第1スルーホールの窓明け31を行なう。上記レジストパターン30をマスクとし、第1絶縁層29にスルーホールをエッチングして窓31を形成し、第1配線層28の上面を露出させる。なおここで絶縁層29のエッチング液としては、例えば水酸化カリウム溶液を用いる。
次いで図3(13)に示すように第1スルーホールの電解メッキ34を行なう。すなわちレジストパターン30をマスクとし、Cuベースメタル20を給電層として、第1配線層28の上面から第1絶縁層29の上面までを硫酸銅メッキ浴等を用いて電解メッキにより銅のスルーホール34を形成する。なお銅のスルーホールメッキ34は第1絶縁層29の上面と同じかそれよりも高い高さまで形成する。
次いで図3(14)に示すようにレジスト30を剥離する。
次に図3(15)に示すように第2絶縁層(層内絶縁層)35を接着する。ここでは第1スルーホール34の上面にポリイミド系の絶縁層35、例えば厚さが30μmのフィルムを熱プレスによって接着する。
次いで図3(16)に示すように第2配線層用のレジストパターン36を形成する。第2絶縁層35の上面の所定の位置にレジストパターン36によって所定のパターンを形成する。
次に図3(17)に示すように、第2配線用パターンエッチングを行なう。これは上記レジストパターン36をマスクとし、第2絶縁層35をエッチングし、第1スルーホール34の上面を露出するとともに、第2配線層41を形成するための溝パターン37を形成する。なおここで絶縁層35のエッチング液としては、例えば水酸化カリウム水溶液を用いる。
次に図3(18)に示すように第1無電解メッキ層38を形成する。すなわち上記のレジストパターン36を残したまま、メッキ下地層としての無電解メッキ層38を形成する。この無電解メッキ層は5μm以下であってよい。そして上記無電解銅メッキ38は、第1スルーホール34の上面と第1絶縁層29の上面とレジストパターン36の上面とに付着させる。
次いで図4(19)に示すようにレジスト36の剥離を行なう。レジスト36を剥離すると第1スルーホール34の上面と第1絶縁層29の上面の無電解メッキ38が残る。
次いで図4(20)に示すように第2配線層用メッキ41を行なう。すなわち第2絶縁層35の開口37にCuベースメタル20、第1配線層28、第1スルーホール34、第1無電解メッキ38を給電手段とし、第2配線層41を電解メッキで形成する。
次に図4(21)に示すように第3絶縁層(層間絶縁層)42を接着する。上記第2絶縁層35の上面と第2配線層41の上面に例えば厚さが30μmのポリイミド系絶縁層を熱プレスにより圧着する。
次に図4(22)〜図6(31)に示すように第3配線層54を形成する。第3配線層54の形成は図2(11)〜図4(20)に示す第2配線層の形成と実質的にほぼ同じ工程である。
順を追って説明すると、まず図4(22)に示すように第2スルーホール用レジストパターン43を形成する。すなわち第2絶縁層42の上面に第2スルーホール用レジストパターン43を形成する。
次に図4(23)に示すように、第2スルーホール用の窓明け44を行なう。この窓明けは上記レジストパターン43をマスクとし、第3絶縁層42にスルーホール44をエッチングによって形成し、電解メッキ層41の上面を露出させる。なおここで絶縁層42のエッチング液としては、上記の場合と同様に例えば水酸化カリウム水溶液を用いてよい。
次に図4(24)に示すように、レジストパターン43を剥離する。
次に図5(25)に示すように、Cuベースメタル20を給電層とし、電解メッキによって形成されている配線層41の上面であって穴44内を第3絶縁層42の上面までを、例えば硫酸銅メッキ浴を用いて電解メッキを施し、これによって銅のスルーホール47を形成する。なお銅のスルーホールメッキ47は、上記絶縁層42の上面と同じかそれよりも高く形成する。なおこのスルーホール47の形成を、上記レジストパターン43の剥離の前に行なってもよい。
次に図5(26)に示すように、第4絶縁層(層内絶縁層)48を接着する。これは上記スルーホール47の上面に例えば厚さが30μmのポリイミド系絶縁層48を熱プレスによって圧着することにより行なわれる。
次いで図5(27)に示すように、第3配線層54用レジストパターン49を形成する。このレジストパターン49は、上記第4絶縁層48の上面に、所定の第3配線層54用のレジストパターン49を形成することにより行なわれる。
次に図5(28)に示すように、第3配線層用パターンエッチングを行なう。これは上記レジストパターン49をマスクとし、第4絶縁層48をエッチングし、上記第2スルーホール47の上面を露出させるとともに、第3配線層54を形成するための開口50を形成するものである。またここでは絶縁層48のエッチング液として、水酸化カリウム水溶液が用いられる。
次いで図5(29)に示すように、無電解メッキ層51を形成する。すなわち上記レジストパターン49を残したままで、電解メッキのための下地層として5μm以下の無電解メッキ層51を形成する。この無電解メッキ層51はスルーホール47の上面と、上記絶縁層42の上面と、レジストパターン49の上面に付着する。
次いで図5(30)に示すように、レジスト49を剥離する。レジスト49を剥離するとスルーホール47の上面と絶縁層42の上面の無電解メッキのみが残る。
次いで図6(31)示すように、上記無電解メッキ層51を下地層として、ベースメタル20を通して給電することによって、第3配線層54を電解メッキにより形成する。
次に図6(32)に示すように、補強板55を接着する。すなわち第3配線層54が形成された後に、多層の基板を補強するための補強板55を上面に接着する。
次いで図6(33)に示すように、ベースメタル20のエッチングを行なう。ベースメタル20のエッチングを行なうことによって、図1(4)で形成したメッキ層24から成るバンプ56が露出される。第2塩化鉄によってエッチングを行なうと、ベースメタルを構成するCuは溶けるが、NiおよびAuは溶けないために、境界メッキ層23の下側の部分のみが除去され、これによって境界メッキ層23が外表面を画成するバンプ56が形成される。
以上のような構成によって、多層の配線基板とバンプ56とを連続する同じ工程処理によって形成することが可能になり、多層の積層を経た後に別工程によってバンプ56を形成する必要がなくなる。しかもバンプ56はベースメタル20の凹部22の内表面に形成されたNiとAuから成る境界メッキ層23によって外表面が正確に形成されるようになり、これによってバンプ56の小型化と高密度化とが可能になる。
従ってこのような実施の形態によれば、Cuベースメタル板20を給電層とし、処理工程の始めの方でこのベースメタル20の中に凹部22を形成するとともに、その中にバンプと対応するメッキ層24を形成し、その工程と同じ処理工程でCuベースメタル板上に多層基板を形成することができる。そしてその後にCuベースメタル板20をエッチングすると、バンプ56が形成される。従って同じ処理工程の繰返しでバンプ付き多層基板が形成できるようになる。
このような連続した処理工程であるために、多層基板と微細なバンプとを精度よく形成できるようになる。またバンプ56を後から接合する必要がないために、そのための工程を省略することが可能になる。
なおとくに図7に示すように、ベースメタル20に形成される凹部から成るメッキ層24の外側の境界メッキ層23を第1配線層28の外周部よりも外周側に偏倚させておくことにより、ベースメタル20をエッチングによって除去してバンプ56を形成する際に配線層28がエッチングによって冒されることが防止される。
図8は上述のような方法によって形成された多層基板の表面にICチップ57を実装した状態を示している。ここでICチップ57は多層基板の補強板55上に直接マウントされるとともに、このICチップ57の電極と多層基板の上面の配線層54とがAuワイヤ等の接続用ワイヤ58によって接続される。そして外側から封止樹脂59によってICチップ57が封止されるようになっている。従ってここでは多層基板がインターポーザ基板として用いられる。
以上本願に含まれる発明を図示の実施の形態によって説明したが、本願発明は上記実施の形態によって限定されることなく、本願に含まれる発明の技術的思想の範囲内において各種の変更が可能である。例えば上記多層基板の層数やその上に実装される部品等については目的に応じて各種の変更が可能である。
本願発明は、外部の接続用端子としてのバンプ56を必要とする各種の多層基板に広く適用可能である。あるいはまたICのベアチップを搭載して実装するインターポーザ基板として利用可能である。
1‥‥有機材料基板、2‥‥メッキ下地層(銅層)、3‥‥レジストパターン(メッキ用)、4‥‥メッキ層、7‥‥有機絶縁層、8‥‥レジストパターン(ビアホール)、9‥‥ビアホール、10‥‥メッキ層(銅層)、11‥‥レジストパターン、12‥‥メッキ層、13‥‥窓、14‥‥バンプ、20‥‥ベースメタル(銅板)、21‥‥レジストパターン、22‥‥凹部、23‥‥境界メッキ層、24‥‥メッキ層、27‥‥レジストパターン、28‥‥メッキ、29‥‥第1絶縁層、30‥‥レジストパターン、31‥‥穴、34‥‥メッキ(スルーホール)、35‥‥第2絶縁層、36‥‥レジストパターン、37‥‥開口、38‥‥無電解メッキ、41‥‥電解メッキ、42‥‥第3絶縁層、43‥‥レジストパターン、44‥‥穴、47‥‥メッキ(スルーホール)、48‥‥第4絶縁層、49‥‥レジストパターン、50‥‥開口、51‥‥無電解メッキ、54‥‥電解メッキ、55‥‥補強板、56‥‥バンプ、57‥‥ICチップ、58‥‥接続用ワイヤ、59‥‥封止樹脂
Claims (12)
- 配線を有する層内絶縁層と、前記配線層を層間で接続するスルーホールを有する層間絶縁層とを交互に積層して成る多層基板において、
前記配線または前記スルーホールをメッキによって形成する給電手段を構成するベースメタルをエッチングして形成したバンプを一方の表面に設けたことを特徴とする多層基板。 - エッチングによって除去されない薄い金属層が前記バンプの外表面に形成されていることを特徴とする請求項1に記載の多層基板。
- 前記薄い金属層がニッケルまたは金の内の1種または2種以上の層であることを特徴とする請求項1に記載の多層基板。
- 前記バンプが設けられる表面とは反対側の表面に補強板が接着されることを特徴とする請求項1に記載の多層基板。
- 前記バンプが設けられる表面とは反対側の表面に半導体のベアチップが実装されることを特徴とする請求項1に記載の多層基板。
- 給電手段を構成するベースメタル上に穴をあけて前記給電手段によってバンプを電解メッキにより形成する工程と、
層内絶縁層をエッチングして開口を形成し、前記給電手段によって前記開口を電気メッキにより充填して配線を形成する工程と、
層間絶縁層に穴をあけて前記給電手段によって層間接続用のスルーホールを形成する工程と、
を具備し、前記配線を形成する工程と前記層間接続用のスルーホールを形成する工程とを交互に繰返すことによって所定の層数とし、
前記ベースメタルをエッチングして前記バンプを形成することを特徴とする多層基板の製造方法。 - 前記ベースメタルにバンプに相当する凹部を形成するとともに、該凹部内にエッチングでは除去されない金属層を形成し、該金属層上に前記ベースメタルを給電手段としてメッキによりバンプを形成し、多層に積層した後に前記ベースメタルをエッチングしてバンプを形成することを特徴とする請求項6に記載の多層基板の製造方法。
- 前記エッチングで除去されない金属層がニッケルまたは金の内の1種または2種以上の層から構成されることを特徴とする請求項7に記載の多層基板の製造方法。
- 多層に積層されたあとに前記ベースメタルが接合されている面とは反対側の表面に補強板を接合することを特徴とする請求項6に記載の多層基板の製造方法。
- 前記層内絶縁層の開口に配線を形成する際にまず前記開口内に無電解メッキを施し、該無電解メッキ層の上に電解メッキによって配線を形成することを特徴とする請求項6に記載の多層基板の製造方法。
- 前記層内絶縁層の開口を形成するレジストパターンを残したままで無電解メッキを施し、その後に前記レジストパターンを剥離することにより前記開口の内側の無電解メッキのみを残して電解メッキを行なうことを特徴とする請求項10に記載の多層基板の製造方法。
- 前記バンプが形成される面とは反対側の表面に半導体のベアチップを実装し、接続手段によって前記ベアチップの電極とこの基板の電極とを接続し、封止手段によって前記半導体のベアチップを封止することを特徴とする請求項6に記載の多層基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003328660A JP2005093930A (ja) | 2003-09-19 | 2003-09-19 | 多層基板とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003328660A JP2005093930A (ja) | 2003-09-19 | 2003-09-19 | 多層基板とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005093930A true JP2005093930A (ja) | 2005-04-07 |
Family
ID=34458161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003328660A Pending JP2005093930A (ja) | 2003-09-19 | 2003-09-19 | 多層基板とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005093930A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010537403A (ja) * | 2007-08-15 | 2010-12-02 | テッセラ,インコーポレイテッド | メッキによって形成されたポストを有する相互接続要素 |
-
2003
- 2003-09-19 JP JP2003328660A patent/JP2005093930A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010537403A (ja) * | 2007-08-15 | 2010-12-02 | テッセラ,インコーポレイテッド | メッキによって形成されたポストを有する相互接続要素 |
US8505199B2 (en) | 2007-08-15 | 2013-08-13 | Tessera, Inc. | Method of fabricating an interconnection element having conductive posts |
KR101542478B1 (ko) | 2007-08-15 | 2015-08-06 | 테세라, 인코포레이티드 | 도전성 포스트를 갖는 상호접속 소자의 제조 방법 |
US9282640B2 (en) | 2007-08-15 | 2016-03-08 | Tessera, Inc. | Interconnection element with posts formed by plating |
EP2186132A4 (en) * | 2007-08-15 | 2018-01-03 | Tessera, Inc. | Interconnection element with posts formed by plating |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7185429B2 (en) | Manufacture method of a flexible multilayer wiring board | |
JP4146864B2 (ja) | 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法 | |
JP5101169B2 (ja) | 配線基板とその製造方法 | |
US7670962B2 (en) | Substrate having stiffener fabrication method | |
KR101168263B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP4980295B2 (ja) | 配線基板の製造方法、及び半導体装置の製造方法 | |
KR20150033625A (ko) | 배선 기판 및 반도체 장치 | |
JP2006186321A (ja) | 回路基板の製造方法及び電子部品実装構造体の製造方法 | |
JP2005209689A (ja) | 半導体装置及びその製造方法 | |
JP2005310946A (ja) | 半導体装置 | |
JP2007173775A (ja) | 回路基板構造及びその製法 | |
JP2017163027A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
KR20060106766A (ko) | 전해 도금을 이용한 회로 기판의 제조 방법 | |
JP3577421B2 (ja) | 半導体装置用パッケージ | |
TWI294760B (ja) | ||
US6708398B2 (en) | Substrate for use in package of semiconductor device, semiconductor package using the substrate, and methods for manufacturing the substrate and the semiconductor package | |
JP2005236067A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
KR100339252B1 (ko) | 땜납범프(bump)를갖춘반도체장치및그의제조방법 | |
JP7253946B2 (ja) | 配線基板及びその製造方法、半導体パッケージ | |
JP4196606B2 (ja) | 配線板の製造方法 | |
JP2001308484A (ja) | 回路基板及びその製造方法 | |
JP2005093930A (ja) | 多層基板とその製造方法 | |
JP2005235982A (ja) | 配線基板の製造方法と配線基板、および半導体パッケージ | |
JP4591098B2 (ja) | 半導体素子搭載用基板の製造方法 | |
JP2005235980A (ja) | 配線基板の製造方法と配線基板、および半導体パッケージ |