JP2001308484A - 回路基板及びその製造方法 - Google Patents

回路基板及びその製造方法

Info

Publication number
JP2001308484A
JP2001308484A JP2000122920A JP2000122920A JP2001308484A JP 2001308484 A JP2001308484 A JP 2001308484A JP 2000122920 A JP2000122920 A JP 2000122920A JP 2000122920 A JP2000122920 A JP 2000122920A JP 2001308484 A JP2001308484 A JP 2001308484A
Authority
JP
Japan
Prior art keywords
hole
copper
circuit board
plating film
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000122920A
Other languages
English (en)
Inventor
Tsukasa Matsuzawa
主 松沢
Kaoru Hara
薫 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eastern Co Ltd
Original Assignee
Eastern Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eastern Co Ltd filed Critical Eastern Co Ltd
Priority to JP2000122920A priority Critical patent/JP2001308484A/ja
Publication of JP2001308484A publication Critical patent/JP2001308484A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 導体パターンの微細化、高密度化を図る上
で、加工コストを低減させしかも電気的接続信頼性の高
い回路基板を提供する。 【構成】 絶縁樹脂基材1の両面に銅箔層2が形成され
た両面銅張基板3の所要部位に該絶縁樹脂基材1及び銅
箔層2を貫通する貫通孔4が形成され、該貫通孔4の内
壁及び銅箔層2上に貫通孔4の一方側の開口6aを閉塞
する銅めっき皮膜5が形成され、該銅めっき皮膜5及び
銅箔層2がエッチングされて貫通孔4を閉塞するパッド
部9を含む所要の導体パターン8に形成されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する利用分野】本発明は、回路基板及びその
製造方法に関する。
【0002】
【従来の技術】近年、MCM(マルチチップモジュー
ル)、システムLSIなどの実装基板には、半導体パッ
ケージが高集積化、高密度実装化して基板実装されてい
る。この半導体パッケージ用の回路基板としてBGA
(Ball・Grid・Array)用の基板やCSP
(Chip・Size・Package)用の基板など
小型化、薄型化した回路基板が好適に用いられている。
【0003】上記回路基板が小型化、薄型化するのに伴
い、該回路基板に形成される配線パターンの微細化、回
路基板両面の導体層を接続するスルーホールの小径化な
どが必要になる。また、半導体パッケージの接続端子
は、スルーホール内壁に形成された導体層に接続するパ
ッド部を該スルーホール位置より基板表面に延設して該
パッド部にはんだボールなどの接続端子を接合していた
ため、配線効率が低下する。よって、スルーホールを閉
塞して直下にパッドを設ける(「パッドオンホール」を
形成する)ことによって配線長を短縮できるので、高密
度配線化が実現でき配線効率が高まる。
【0004】ここで、パッドオンホール構造を有する回
路基板の一例を製造工程と共に説明する。回路基板に貫
通孔を開ける方法としてNCドリルによる孔開け方法と
レーザによる孔開け方法がある。
【0005】先ず、図3(a)〜(f)を参照してNC
ドリルによる孔開け方法を用いた回路基板の製造工程に
ついて説明する。図3(a)において、エポキシ系、ポ
リイミド系などの絶縁樹脂基材51の両面に厚さ8〜1
8μm程度の銅箔(第1の銅層)52が貼り合わされた
両面銅張基板53を用い、図3(b)に示すように所要
位置にNCドリルを用いて孔開け加工を行い、絶縁樹脂
基材51及び銅箔(第1の銅層)52を貫通するスルー
ホール54を形成する。このスルーホール54の孔径は
量産品で200〜400μm程度である。
【0006】次に、図3(c)において、両面銅張基板
53のスルーホール54の内壁及び銅箔52上に無電解
銅めっきを行った後、電解銅めっきを行い、銅めっき皮
膜(第2の銅層)55を形成する。この電解銅めっき皮
膜(第2の銅層)55により基板両面の導体層の電気的
導通が取られている。そして、図3(d)において、ス
ルーホール54を閉塞するパッドを直下に形成するた
め、該スルーホール54に熱硬化性樹脂56を充填す
る。この熱硬化性樹脂56としては、スルーホール54
内のめっき層の接続信頼性を確保するため、エポキシ系
の絶縁性樹脂に銀粉或いは銅粉などを混入された導電性
樹脂を用いても良い。
【0007】次に、図3(e)において、両面銅張基板
53の全面に無電解銅めっきを行った後、電解銅めっき
を行い、熱硬化性樹脂56及び銅めっき皮膜(第2の銅
層)55の上に銅めっき皮膜(第3の銅層)57を形成
する。次に、図3(f)において、両面銅張基板53の
両面に感光性レジストを印刷或いは塗布して予めパター
ン形成されたフォトマスクを重ね合わせて、公知のフォ
トリソグラフィー工程により露光してレジストパターン
を形成した後、エッチングにより不要な導体層(第1〜
第3の銅層)を除去する。そして、感光性レジストを剥
離させて導体パターン58及び該導体パターン58に接
続するパッド59がスルーホール54を閉塞して直下に
形成される。
【0008】そして、両面銅張基板53の両面に形成さ
れた導体パターン58及びパッド59間にソルダレジス
トを印刷或いは塗布することにより平坦化し、レジスト
層60を形成する。これにより、両面の導体パターン5
8どうしが電気的に接続した回路基板61が形成され
る。この回路基板の製造方法は、例えば特開平8−23
047号公報などに開示されている。
【0009】次に、図4(a)〜(f)にレーザによる
孔開け方法を用いた回路基板の製造工程を説明する。
尚、図2と同一部材には同一番号を付して説明を援用す
る。図4(a)において、エポキシ系の絶縁樹脂基材5
1の両面に厚さ8〜35μm程度の銅箔52a、52b
が貼り合わされた両面銅張基板53を用い、図4(b)
に示すように、予め所要位置にマスクを重ね合わせて一
方側の銅箔52aをエッチングにより除去して直径φ1
50μm程度の円形状のパターンに絶縁樹脂基材51を
露出させておく。次に、図4(c)において、CO2
ーザーにより孔開け加工を行い、絶縁樹脂基材51を除
去して他方側の銅箔52bのみを残して有底状のビア穴
(ブラインドビアホール)63を形成する。この穴径は
例えば開口側で100μm程度底部側で80μm程度で
ある。尚、図4(b)に示す一方側の銅箔52aをエッ
チングにより除去することなく、図4(c)に移行し
て、直接両面銅張基板53にCO2レーザーにより孔開
け加工を行い、一方側の銅箔52a及び絶縁樹脂基材5
1を除去して有底状のビア穴(ブラインドビアホール)
63を形成しても良い。
【0010】このビア穴(ブラインドビアホール)63
の穴底には、スミア64と呼ばれる炭化物が残留する。
このスミア64が存在すると、後工程で銅めっき皮膜5
5と銅箔52bとの導通不良の原因になったり、銅めっ
き皮膜55の剥離の要因になったりするため、これを予
め除去する必要がある。図4(d)において、両面銅張
基板53を薬液(デスミア液)に漬けてスミア64を除
去する。
【0011】次に、図4(e)において、両面銅張基板
53の全面に無電解銅めっきを行った後、電解銅めっき
を行い、ビア穴(ブラインドビアホール)63の内壁及
び銅箔52a、52b上に銅めっき皮膜55を形成す
る。この銅めっき皮膜(ビアホールめっき皮膜)55に
より基板両面の導体層どうしを電気的に導通させる。次
に、図4(f)において、両面銅張基板53の両面に感
光性レジストを印刷或いは塗布して予めパターン形成さ
れたフォトマスクを重ね合わせて、公知のフォトリソグ
ラフィー工程により露光してレジストパターンを形成し
た後、エッチングにより不要な導体層(銅箔52a、5
2b及び銅めっき皮膜55)を除去する。そして、感光
性レジストを剥離させて導体パターン65及び該導体パ
ターン65に接続するパッド部66がビア穴(ブライン
ドビアホール)63の底部の直下に形成される。
【0012】そして、両面銅張基板53の両面に形成さ
れた導体パターン65及びパッド部66間にソルダレジ
ストを印刷或いは塗布することにより平坦化しレジスト
層67を形成する。これにより、両面の導体パターン6
5どうしが電気的に接続した回路基板68が形成され
る。
【0013】
【発明が解決しようとする課題】上記各回路基板におけ
る課題について説明する。先ず、NCドリルによる孔開
け方法を用いた回路基板61の場合、孔径を150μ
m、100μmと小さくする程加工時間がかかる上に、
スルーホール54を熱硬化性樹脂56により孔埋めして
から電解銅めっきを行うため加工コストが上昇する。ま
た、第1の銅層52の上に2回の電解銅めっきを繰り返
し行い、該第1の銅層52の上に第2、第3の銅めっき
皮膜55、57を厚付けして形成されるため、導体パタ
ーン58を形成する銅層が厚くなり、回路基板61の高
密度配線化を図る上で限界がある。
【0014】また、レーザによる孔開け方法を用いた回
路基板68の場合、ビア穴(ブラインドビアホール)6
3の穴径はNCドリルに比べて小径にできるが、小径に
するほどビア穴(ブラインドビアホール)63内の液循
環が悪くなる。このため、電解銅めっきを行う場合、ビ
ア穴(ブラインドビアホール)63の開口側の内壁には
銅めっき皮膜55のめっき厚を厚くできるが、穴底側の
内壁にはめっき厚を厚く形成できず、めっき厚にむらが
生じてビア穴(ブラインドビアホール)63の内壁に形
成される導体パターン65の接続信頼性が低下する。ま
た、穴開け加工において、穴底に生ずるスミア64を除
去する場合にも、液循環の悪さからスミア64が完全に
除去できず、導通不良などの要因となるという不具合が
生ずる。
【0015】本発明の目的は、上記従来技術の課題を解
決し、導体パターンの微細化、高密度化を図る上で、加
工コストを低減させしかも電気的接続信頼性の高い回路
基板及びその製造方法を提供することにある。
【0016】
【課題を解決するための手段】上記課題を解決するた
め、本発明は次の構成を備える。すなわち、回路基板に
おいては、絶縁樹脂基材の両面に導体層が形成された基
板の所要部位に、絶縁樹脂基材及び導体層又は一方の面
若しくは両面の導体層が所要の穴径に除去されて露出し
た絶縁樹脂基材を貫通する貫通孔が形成され、該貫通孔
の内壁及び導体層上に貫通孔の一方側の開口を閉塞する
金属めっき皮膜が形成され、該金属めっき皮膜を含む導
体層がエッチングされて貫通孔を閉塞するパッド部を含
む所要の導体パターンに形成されてなることを特徴とす
る。また、貫通孔の内壁は、パッド部が形成される一方
側の開口が他方側の開口より小径となるようなテーパー
面に形成されていても良い。また、貫通孔を閉塞するパ
ッド部には接続端子が接合されていても良い。
【0017】また、回路基板の製造方法においては、絶
縁樹脂基材の両面に導体層が形成された基板の所要部位
に、絶縁樹脂基材及び導体層又は表面の一方若しくは両
方の導体層が所要の穴径に除去されて露出した絶縁樹脂
基材を貫通する貫通孔を形成する孔開け工程と、貫通孔
の内壁及び導体層上に貫通孔の一方側の開口を閉塞する
金属めっき皮膜を形成するめっき工程と、金属めっき皮
膜を含む導体層がエッチングされて貫通孔を閉塞するパ
ッド部を含む所要の導体パターンに形成するエッチング
工程と、導体パターン間にレジスト層を形成して平坦化
する工程とを含むことを特徴とする。また、孔開け工程
において、貫通孔の内壁を一方側の開口が他方側の開口
より小径となるようなテーパー面に形成しても良い。ま
た、貫通孔を閉塞するパッド部に接続端子を接合する工
程を含んでいても良い。
【0018】
【発明の実施の形態】以下、本発明の好適な実施の形態
について添付図面に基づいて詳細に説明する。図1
(a)〜(f)は回路基板の製造工程を示す説明図、図
2(a)〜(c)は本実施例と製造条件や製造方法を変
えて製造した比較例に係る回路基板の説明図である。先
ず、回路基板の概略構成について図1(f)を参照して
説明する。絶縁樹脂基材1の両面に銅箔層(導体層)2
が形成された両面銅張基板3が用いられ、該両面銅張基
板3の所要部位に該絶縁樹脂基材1及び銅箔層2を貫通
する貫通孔4が形成され、該貫通孔4の内壁及び銅箔層
2上に貫通孔4の一方側の開口6aを閉塞する銅めっき
皮膜5が形成され、該銅めっき皮膜5及び銅箔層2(導
体層7)がエッチングされて貫通孔4を閉塞するパッド
部9を含む所要の導体パターン8に形成されている。ま
た、基板両面の導体パターン8間にはソルダレジスト1
0が印刷又は塗布されて平坦化され、回路基板11が形
成されている。尚、パッド部9には、ニッケル−金めっ
きを介してはんだボール12が搭載され、リフローする
ことにより接合されていても良い。また、パッド部9と
反対側の導体パターン8(閉塞された貫通孔4の銅めっ
き皮膜形成部位)にはんだボール12が搭載され、リフ
ローすることにより接合されても良い。
【0019】次に、回路基板11の製造方法について図
1(a)〜(f)を参照して詳述する。図1(a)にお
いて、両面銅張基板3は、エポキシ系の絶縁樹脂基材1
の両面に厚さ5μm程度の銅箔が貼り合わされて銅箔層
2が形成されたものが好適に用いられる。この銅箔層2
は、部品コストやハンドリングを考慮して、厚さ12μ
m程度の銅箔を用いて所望の厚さまでエッチングしたも
のを用いても良い。次に、図1(b)において、両面銅
張基板3の所要部位にUV−YAGレーザ加工により絶
縁樹脂基材1及び銅箔層2を貫通する貫通孔4を形成す
る。UV−YAGレーザ加工は比較的小径の孔開け加工
に適している。この貫通孔4の内壁は、後述する製造工
程でめっき液による貫通孔4の閉塞が孔の途中で起こる
のを防止するため、或いはめっき液による貫通孔4の閉
塞が孔の途中で複数箇所に起こるのを防止するため、パ
ッド部9が形成される一方側の開口6aが他方側の開口
6bより小径となるようなテーパー面13に形成されて
いるのが好ましい。貫通孔4の孔径は、本実施例では一
方側(パッド形成面側)の開口6aは25μm、他方側
の開口6bが50μmに形成されている。
【0020】次に、図1(c)において、両面銅張基板
3の全面に無電解銅めっきを行った後、電解銅めっきを
行って、貫通孔4の内壁及び銅箔層2上に銅めっき皮膜
5を形成する。このとき、貫通孔4の一方側の開口6a
を金属めっき皮膜5により閉塞して該貫通孔4の内壁に
銅めっき皮膜5が形成される(ビアホールめっき)。ま
た、貫通孔4の内壁は、小径の一方側(図1(c)の下
部側)の内壁においても電解銅めっき液の循環が良いた
め、貫通孔4の内壁全面に銅めっき皮膜5をむらなく形
成できる。尚、一方側の開口6aを電解銅めっき皮膜5
により確実に閉塞するには、該開口6aの孔径は銅めっ
き皮膜5の厚さの1倍〜3倍程度に形成されているのが
望ましい。この銅めっき皮膜5により、基板両面に形成
された導体層7どうしを電気的に導通させる。この銅め
っき皮膜5の厚さは任意に形成可能であるが、本実施例
では貫通孔4の内壁(ビアホール内壁)の接続信頼性を
考慮して厚さ13μm程度に形成する。
【0021】次に、図1(d)において、この基板の両
面に感光性レジストを印刷或いは塗布して予めパターン
形成されたフォトマスクを重ね合わせて、公知のフォト
リソグラフィー工程により露光してレジストパターンを
形成した後、エッチングにより不要な導体層7(銅めっ
き皮膜5及び銅箔層2)を除去する。そして、感光性レ
ジストを剥離させて貫通孔4を閉塞するパッド部9を含
む所要の導体パターン8が形成される。
【0022】次に、図1(e)において、基板両面に形
成された導体パターン8間にソルダレジスト10を印刷
或いは塗布することにより平坦化し、両面の導体パター
ン8どうしが電気的に接続した回路基板11が形成され
る。また、図1(f)に示すように貫通孔4の直下に形
成されたパッド部9には、予めニッケル−金めっきが施
された後、接続端子としてはんだボール12が搭載さ
れ、リフローすることにより接合されていても良い。ま
た、パッド部9と反対側の導体パターン8(閉塞された
貫通孔4の銅めっき皮膜形成部位)にはんだボール12
が搭載され、リフローすることにより接合されても良
い。
【0023】ここで、図1に示す回路基板(本実施例)
と図2(a)〜(c)に示す回路基板(比較例1〜3)
とで製造条件や製造方法を変えて製造した結果を例示す
る。 [本実施例]:両面銅張基板3の板厚;0.06mm、
銅箔層2の厚さ;5μm、UV−YAGレーザを照射し
て孔開けした貫通孔4の孔径;50μm(図1(d)上
部側)、25μm(図1(d)下部側)、基板全面に無
電解銅めっきを行った後、電解銅めっきを行い、銅めっ
き皮膜5により貫通孔4の一方側の開口6aを閉塞し
た。電解銅めっき厚(基板表面);13μm(図1
(d)参照)。
【0024】[比較例1]:両面銅張基板3の板厚;
0.06mm、銅箔層2の厚さ;12μm、UV−YA
Gレーザを照射して形成した有底状のビア穴(ブライン
ドビアホール)14の穴径;50μm(図2(a)上部
側)、20μm(図2(a)下部側)、基板全面に無電
解銅めっきを行った後、電解銅めっきを行い、銅めっき
皮膜5を形成した。電解銅めっき厚(基板表面);13
μm(図2(a)参照)。
【0025】[比較例2]:両面銅張基板3の板厚;
0.06mm、銅箔層2の厚さ;18μm、一方の銅箔
層2をφ150μmの円形にエッチングして除去した部
位にCO2レーザを照射して形成した有底状のビア穴
(ブラインドビアホール)14の穴径;100μm(図
2(b)上部側)、80μm(図2(b)下部側)、穴
底のスミア15を薬液で除去した後、基板全面に無電解
銅めっきを行った後、電解銅めっきを行い、銅めっき皮
膜5を形成した。電解銅めっき厚(基板表面);13μ
m(図2(b)参照)。
【0026】[比較例3]:両面銅張基板3の板厚;
0.06mm、銅箔層2の厚さ;5μm、NCドリルで
孔開けした貫通孔4の孔径;100μm、基板全面に無
電解銅めっきを行った後、電解銅めっきを行って銅めっ
き皮膜5を形成した後、めっき孔16に熱硬化性樹脂1
7を充填し、樹脂充填後基板全面に再度無電解銅めっき
を行った後、電解銅めっきを行って銅めっき皮膜を形成
した。1回目の電解銅めっき厚(基板表面);13μ
m、(図2(c)参照)。
【0027】本実施例及び比較例1〜3に示す回路基板
の表面導体パターン8の導体厚(銅厚)とビア内壁18
の銅めっき厚(ビア中央部めっき厚)との比較を以下に
示す。 表面銅厚(μm) ビア内壁銅めっき厚(μm) 本実施例: 18 11 (ビア中央部めっき厚) 比較例1: 25 3 (ビア中央部めっき厚) 比較例2: 31 7 (ビア中央部めっき厚) 比較例3: 31 13 (ビア中央部めっき厚)
【0028】比較例1は、図2(a)に示すように、ビ
ア穴14の穴底側のビア内壁18に銅めっき皮膜5が付
いていないビアが確認された。比較例2は、図2(b)
に示すように、ビア穴14の穴底の銅箔層2と銅めっき
皮膜5との間にスミア15が残留するビア穴14が確認
された。比較例3は、ビア内壁18のめっき厚は本実施
例と同程度に形成できるが、表面導体パターン8の表面
銅厚が厚いため、高密度配線パターンの形成が困難であ
ることが確認された。これに対して、本実施例は、図1
(d)に示すように、比較例1〜3に比べて表面銅厚が
小さく、しかもビア内壁18のめっき厚も表面銅厚と同
程度の厚さに形成できることが確認された。また、ビア
内壁18に銅めっきが付いていないビアは存在しなかっ
た。
【0029】本実施例の回路基板及びその製造方法を用
いれば、孔径100μm以下の微小な貫通孔4の一方側
の開口6aを銅めっき皮膜5により閉塞してパッド4を
含む導体パターン8に形成できるので、回路基板11の
高密度配線化を実現すると共に加工コストを削減して安
価に大量生産できる。また、ビア内壁18に銅めっき皮
膜5を確実に形成して電気的接続信頼性の高い回路基板
11を提供できる。また、貫通孔4は、一方側の銅箔層
2を残した有底状のビア穴(ブラインドビアホール)1
4に比べて、100μm以下の小径な貫通孔4であって
も液循環が良いため、該貫通孔4の内壁に銅めっき皮膜
5をむらなく確実に形成できる。また、電解銅めっきを
1回行うだけで済むため、銅めっき厚を抑えて微細な導
体パターン8を形成できる。また、両面銅張基板3に貫
通孔4を形成した後、銅めっき皮膜5により一方側の開
口6aを閉塞することにより、CO2レーザにより両面
銅張基板3に一方側の銅箔層2を残した有底状のビア穴
(ブラインドビアホール)14を形成した後、銅めっき
皮膜5を形成する場合に比べて、穴底にスミア15が生
ずることがないため、電気的接続信頼性が高く、製造工
程も簡略化できる。
【0030】本実施例は、単層回路基板について説明し
たが、複数の回路基板11をプリプレグ(導電性樹脂)
を介して重ね合わせて積層プレスすることにより、多層
回路基板を形成することも可能である。
【0031】以上、本発明の好適な実施例を挙げて種々
説明したが、本発明は上記各実施例に限定されるもので
なく、銅箔層2の厚さ、貫通孔4の孔径や銅めっき皮膜
5の厚さは適宜変更可能である。また、両面銅張基板3
に貫通孔4を形成するのに使用するレーザの種類は、U
V−YAGレーザの他にCO2レーザを用いても良い。
この場合、CO2レーザを用いて絶縁樹脂基材1及び銅
箔層2を貫通する貫通孔4を形成しても良いが、両面銅
張基板3の一方の面若しくは両面の銅箔層2が所要の穴
径に除去されて露出した絶縁樹脂基材1を貫通する貫通
孔4を形成しても良い等、発明の精神を逸脱しない範囲
内で多くの改変を施し得ることはもちろんである。
【0032】
【発明の効果】本発明の回路基板及びその製造方法によ
れば、孔径100μm以下の微小な貫通孔の一方側の開
口を金属めっき皮膜により閉塞してパッドを含む導体パ
ターンに形成できるので、回路基板の高密度配線化を実
現すると共に加工コストを削減して安価に大量生産でき
る。また、ビア内壁に金属めっき皮膜を確実に形成して
電気的接続信頼性の高い回路基板を提供できる。また、
貫通孔は、100μm以下の小径であっても液循環が良
いため、該貫通孔の内壁に金属めっき皮膜をむらなく確
実に形成できる。また、金属めっきを1回行うだけで済
むため、めっき厚を抑えて微細な導体パターンを形成で
きる。また、基板に貫通孔を形成した後、金属めっき皮
膜により一方側の開口を閉塞することにより、CO2
ーザにより基板に一方側の導体層を残した有底状のビア
穴(ブラインドビアホール)を形成した後、金属めっき
皮膜を形成する場合に比べて、穴底にスミアが生ずるこ
とがないため、電気的接続信頼性が高く、製造工程も簡
略化できる。
【図面の簡単な説明】
【図1】回路基板の製造工程を示す説明図である。
【図2】本実施例と製造条件や製造方法を変えて製造し
た比較例に係る回路基板の説明図である。
【図3】従来の回路基板の製造工程を示す説明図であ
る。
【図4】従来の回路基板の製造工程を示す説明図であ
る。
【符号の説明】
1 絶縁樹脂基材 2 銅箔層 3 両面銅張基板 4 貫通孔 5 銅めっき皮膜 6a、6b 開口 7 導体層 8 導体パターン 9 パッド部 10 ソルダレジスト 11 回路基板 12 はんだボール 13 テーパー面 14 ビア穴 15 スミア 16 めっき孔 17 熱硬化性樹脂 18 ビア内壁

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 絶縁樹脂基材の両面に導体層が形成され
    た基板の所要部位に、前記絶縁樹脂基材及び導体層又は
    一方の面若しくは両面の前記導体層が所要の穴径に除去
    されて露出した前記絶縁樹脂基材を貫通する貫通孔が形
    成され、該貫通孔の内壁及び前記導体層上に前記貫通孔
    の一方側の開口を閉塞する金属めっき皮膜が形成され、
    該金属めっき皮膜を含む前記導体層がエッチングされて
    前記貫通孔を閉塞するパッド部を含む所要の導体パター
    ンに形成されてなることを特徴とする回路基板。
  2. 【請求項2】 前記貫通孔の内壁は、前記パッド部が形
    成される一方側の開口が他方側の開口より小径となるよ
    うなテーパー面に形成されていることを特徴とする請求
    項1記載の回路基板。
  3. 【請求項3】 前記貫通孔を閉塞するパッド部には、接
    続端子が接合されていることを特徴とする請求項1又は
    2記載の回路基板。
  4. 【請求項4】 絶縁樹脂基材の両面に導体層が形成され
    た基板の所要部位に、前記絶縁樹脂基材及び導体層又は
    表面の一方若しくは両方の前記導体層が所要の穴径に除
    去されて露出した前記絶縁樹脂基材を貫通する貫通孔を
    形成する孔開け工程と、 前記貫通孔の内壁及び導体層上に前記貫通孔の一方側の
    開口を閉塞する金属めっき皮膜を形成するめっき工程
    と、 前記金属めっき皮膜を含む前記導体層がエッチングされ
    て前記貫通孔を閉塞するパッド部を含む所要の導体パタ
    ーンに形成するエッチング工程と、 前記導体パターン間にレジスト層を形成して平坦化する
    工程とを含むことを特徴とする回路基板の製造方法。
  5. 【請求項5】 前記孔開け工程において、前記貫通孔の
    内壁を一方側の開口が他方側の開口より小径となるよう
    なテーパー面に形成することを特徴とする請求項4記載
    の回路基板の製造方法。
  6. 【請求項6】 前記貫通孔を閉塞するパッド部に接続端
    子を接合する工程を含むことを特徴とする請求項4又は
    5記載の回路基板の製造方法。
JP2000122920A 2000-04-24 2000-04-24 回路基板及びその製造方法 Pending JP2001308484A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000122920A JP2001308484A (ja) 2000-04-24 2000-04-24 回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000122920A JP2001308484A (ja) 2000-04-24 2000-04-24 回路基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001308484A true JP2001308484A (ja) 2001-11-02

Family

ID=18633337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000122920A Pending JP2001308484A (ja) 2000-04-24 2000-04-24 回路基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2001308484A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006313790A (ja) * 2005-05-06 2006-11-16 Matsushita Electric Works Ltd 基板のスルーホール構造
JP2006332582A (ja) * 2005-04-28 2006-12-07 Matsushita Electric Works Ltd スルーホール構造、及びマイクロリレー、並びに加速度センサ
CN102469686A (zh) * 2010-11-16 2012-05-23 欣兴电子股份有限公司 电路板结构及其制作方法
CN104378931A (zh) * 2014-11-21 2015-02-25 江门崇达电路技术有限公司 一种pcb中金属化沉孔的制作方法
JP2019046972A (ja) * 2017-09-01 2019-03-22 株式会社フジクラ プリント配線板及びその製造方法
CN109640518A (zh) * 2019-01-30 2019-04-16 无锡深南电路有限公司 激光成孔方法、覆铜板和电路板
CN114501805A (zh) * 2021-12-08 2022-05-13 江苏普诺威电子股份有限公司 整体金属化封边麦克风载板的制作工艺

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077809A (ja) * 1998-08-28 2000-03-14 Nippon Circuit Kogyo Kk メッキ封止したテーパー状スルーホールを有するプリント配線 板及び製造法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077809A (ja) * 1998-08-28 2000-03-14 Nippon Circuit Kogyo Kk メッキ封止したテーパー状スルーホールを有するプリント配線 板及び製造法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332582A (ja) * 2005-04-28 2006-12-07 Matsushita Electric Works Ltd スルーホール構造、及びマイクロリレー、並びに加速度センサ
JP2006313790A (ja) * 2005-05-06 2006-11-16 Matsushita Electric Works Ltd 基板のスルーホール構造
CN102469686A (zh) * 2010-11-16 2012-05-23 欣兴电子股份有限公司 电路板结构及其制作方法
CN104378931A (zh) * 2014-11-21 2015-02-25 江门崇达电路技术有限公司 一种pcb中金属化沉孔的制作方法
CN104378931B (zh) * 2014-11-21 2017-11-28 江门崇达电路技术有限公司 一种pcb中金属化沉孔的制作方法
JP2019046972A (ja) * 2017-09-01 2019-03-22 株式会社フジクラ プリント配線板及びその製造方法
CN109640518A (zh) * 2019-01-30 2019-04-16 无锡深南电路有限公司 激光成孔方法、覆铜板和电路板
CN109640518B (zh) * 2019-01-30 2024-03-15 无锡深南电路有限公司 激光成孔方法、覆铜板和电路板
CN114501805A (zh) * 2021-12-08 2022-05-13 江苏普诺威电子股份有限公司 整体金属化封边麦克风载板的制作工艺
CN114501805B (zh) * 2021-12-08 2024-02-02 江苏普诺威电子股份有限公司 整体金属化封边麦克风载板的制作工艺

Similar Documents

Publication Publication Date Title
US5317801A (en) Method of manufacture of multilayer circuit board
US5786270A (en) Method of forming raised metallic contacts on electrical circuits for permanent bonding
US7226807B2 (en) Method of production of circuit board utilizing electroplating
JP3577421B2 (ja) 半導体装置用パッケージ
JPH07283538A (ja) 多層プリント配線板の製造方法
US6838314B2 (en) Substrate with stacked vias and fine circuits thereon, and method for fabricating the same
JP2008124459A (ja) ハンダペースト接続部を有する回路基板の製造方法
JP2010135720A (ja) 金属バンプを持つプリント基板及びその製造方法
JP2008016817A (ja) 埋立パターン基板及びその製造方法
JP2003188314A (ja) 素子内蔵基板の製造方法および素子内蔵基板
JP2005236067A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
JP2001308484A (ja) 回路基板及びその製造方法
JP2001189561A (ja) 多層配線基板とその製造方法
JP4219541B2 (ja) 配線基板及び配線基板の製造方法
JPH05343856A (ja) 多層プリント配線板およびその製造方法
JP4187049B2 (ja) 多層配線基板とそれを用いた半導体装置
JP2005236220A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
JPH11274734A (ja) 電子回路装置およびその製造方法
JP2005203457A (ja) 部品内蔵配線板の製造方法
JP2004111578A (ja) ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板
JP2005167094A (ja) 回路基板及びその製造方法
KR100477258B1 (ko) 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법
JP2004022713A (ja) 多層配線基板
JP2000151107A (ja) 多層プリント配線板及びその製造方法
TWI231552B (en) Method for forming circuits patterns of interlayer for semiconductor package substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100518