JP2005203457A - 部品内蔵配線板の製造方法 - Google Patents
部品内蔵配線板の製造方法 Download PDFInfo
- Publication number
- JP2005203457A JP2005203457A JP2004006261A JP2004006261A JP2005203457A JP 2005203457 A JP2005203457 A JP 2005203457A JP 2004006261 A JP2004006261 A JP 2004006261A JP 2004006261 A JP2004006261 A JP 2004006261A JP 2005203457 A JP2005203457 A JP 2005203457A
- Authority
- JP
- Japan
- Prior art keywords
- component
- hole
- forming
- wiring board
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】電気部品あるいは電子部品を内蔵した配線基板の製造方法で、形成された貫通穴の内表面を含むように導電層を形成し、該導電性層表面に、これを通電層として電着レジスト形成し、更に、所定の露光用マスクを用いて選択露光し、現像して、レジストパターンを、各接続用端子領域が互いに分離するして形成することにより、該レジストパターンを耐エッチングマスクとしてエッチングして、分離した状態で各接続用端子を形成する。
【選択図】図3
Description
このような状況で配線板への例えば半導体の実装では、実装密度を向上するためパッケージ実装によらないベアチップ実装法が実用化されてきている。
また、コンデンサや抵抗などの受動部品では、チップ実装型のものが、0.6mm×0.3mm(0603)のサイズまで小型化している。
また、配線パターン形成には、その微細化のため、エッチングによる方法(サブトラクティブ工法)に代えてめっきにより配線を形成する方法(アディティブ工法もしくはセミアディティブ工法)も使用されつつある。
これにより、L/S(ライン/スペース)=20μm/20μm程度まで微細形成可能となっている。
部品内蔵配線板には、例えば、実開平5−53269号公報に開示されたものがある。
ここで、部品が基板内に内蔵される場合には、その部品の各周りは電気的接続部を除いて絶縁樹脂で覆われ密着されるのが好ましい。
未充填部位が生じると信頼性を劣化させるからである。
この点で、上記公報のものは、構造上、部品とこの部品が直接実装される基板との間に隙間が生じた場合、この隙間は非常に狭く樹脂の未充填が生じやすい。
本発明は、これに対応するもので、信頼性を損なうことなく、更なる部品実装密度を向上することが可能な部品内蔵配線板の製造方法を提供しようとするものである。
そして、上記の部品内蔵配線板の製造方法であって、貫通穴形成工程は、(a1)導電性の金属層で絶縁層を挟んだ構造の板状基材に、それぞれ、電子部品実装のための端子形成用として、2つの第1の貫通穴、第2の貫通穴を隣接して形成する第1の貫通穴形成工程と、(a2)第1の貫通穴形成工程で形成した2つの貫通穴にそれぞれ一部が跨るように第3の貫通穴を部品内蔵用下穴として形成し、全体を1つの貫通穴にする第2の貫通穴形成工程とからなることを特徴とするものである。
そしたまた、上記いずれかの部品内蔵配線板の製造方法であって、絶縁層形成工程は、電子部品実装工程により得られた配線基板の表裏両面に、プリプレグ、もしくは樹脂層付銅箔の樹脂層側を、それぞれ、重ねて積層するものであることを特徴とするものである。 また、上記いずれかの部品内蔵配線板の製造方法であって、エッチング加工工程後、絶縁層形成工程前に、配線およびまたは接続用端子の表面に、粗化処理を施すことを特徴とするものである。
また、上記いずれかの部品内蔵配線板の製造方法であって、少なくとも表裏両面に導電層を有する配線基板用の板状基材は、絶縁層の表裏両面に導電層2層を配設したものであることを特徴とするものである。
あるいは、ビルドアップ工法にて形成される少なくとも1つの配線層の形成は、配線層が形成された表裏両面に、プリプレグ等の絶縁層のみを、それぞれ、重ねて積層し、(A1)前記積層された表裏両面の絶縁層をレーザ加工してビア形成用の穴を形成する、レーザ加工工程と、(B1)更に、レーザ加工工程にて形成された穴の内表面を含む領域に無電解めっきを行い、形成された無電解めっき層を通電層として更に電解めっきを施し、該穴部の内面に導電層を形成するとともに、表裏両面の全面に導電層を形成する、パネルめっき工程と、(C1)パネルめっき工程により形成された導電層をフォトエッチング法にてエッチング加工して配線部を形成するフォトエッチング工程とを、備えたものであることを特徴とするものである。
また、上記いずれかの部品内蔵配線板の製造方法であって、
貫通穴を形成する貫通穴形成工程が、ドリリングまたは金型打ち抜きによりなされることを特徴とするものである。
また、上記いずれかの部品内蔵配線板の製造方法であって、部品実装工程は、板上基材の貫通穴の空間の、電気部品あるいは電子部品を配置する下側位置に支持部材をあてがい、前記支持部材上に前記電気部品あるいは電子部品を所定の位置に配するものであることを特徴とするものである。
また、上記いずれかの部品内蔵配線板の製造方法であって、部品実装工程において、電気部品あるいは電子部品の端子と前記接続用端子とを電気的に接続する導電部材として、半田または導電性樹脂が用いられることを特徴とするものである。
本発明の部品内蔵配線板の製造方法は、このような構成にすることにより、信頼性を損なうことなく更なる部品実装密度を向上することが可能な部品内蔵配線板の製造方法の提供を可能としている。
詳しくは、半導体チップ、半導体パッケージ、チップコンデンサ、チップ抵抗、チップインダクタ等の電気部品あるいは電子部品を、その周りを電気的接続部を除いて絶縁樹脂で覆った状態で内蔵する配線基板の製造方法において、部品と接続するための所定数の接続用端子を、従来のように加工バリを発生させず、品質面で信頼性良い状態に作製できるものとしている。
具体的には、順に、(a)少なくとも表裏両面に導電層を有するコア配線基板用の板状基材に、電気部品あるいは電子部品を実装するための部品内蔵用、且つ前記部品の端子と接続するための接続用端子形成用を兼ねる貫通穴を形成する貫通穴形成工程と、(b)前記貫通穴形成工程により形成された貫通穴の内表面を含むように導電層を形成する導電層形成工程と、(c)前記貫通穴形成工程により形成された貫通穴の表面を含み、板状基材の表面部にポジ型電着レジストを膜形成する電着レジスト形成工程と、(d)貫通穴の内壁の一部に、電気部品あるいは電子部品に接続する所定数の接続用端子を、それぞれ、分離した状態で形成するための、接続用端子形成用のレジストパターンが形成されるように、且つ、表部に配線パターン形成のためのレジストパターンが形成されるように、前記ポジ型電着レジストを、所定の露光用マスクを用いて選択露光し、さらに現像して、未露光部をレジストパターンとして形成する、レジストパターン形成工程と、(e)形成されたレジストパターンを耐エッチング用レジストマスクとして、表部の導電性の金属層をエッチングして、電気部品あるいは電子部品と接続する接続用端子および表部の配線パターンを形成するエッチング加工工程と、(f)前記貫通穴に電気部品あるいは電子部品を所定位置にして、導電部材で電気部品あるいは電子部品の端子と前記接続用端子とを電気的に接続する部品実装工程と、(g)前記部品実装工程により得られた配線基板の表裏両面に、それぞれ、重ねて且つ前記電気部品あるいは電子部品の周りを充填するように絶縁層を積層形成する絶縁層形成工程とを、行うことにより、これを達成している。
即ち、本発明は、部品の端子部と接続するための複数の接続用端子の分離形成を、従来のように、ドリリングまたは金型打ち抜きにより行うものでなく、フォトエッチング法にて行うもので、これにより、バリ発生のないものとしている。
導電層形成工程により形成された導電性層表面に、これを通電層として電着レジスト形成し、更に、所定の露光用マスクを用いて選択露光し、現像して、レジストパターンを、各接続用端子領域が互いに分離するして形成することにより、該レジストパターンを耐エッチングマスクとしてエッチングして、分離した状態で各接続用端子を形成することができるものとしている。
特に、半導体チップ、半導体パッケージ、チップコンデンサ、チップ抵抗、チップインダクタ等の電気部品あるいは電子部品を、その周りを電気的接続部を除いて絶縁樹脂で覆った状態で内蔵する配線基板の製造方法において、部品と接続するための所定数の接続用端子を、従来のように加工バリを発生させず、品質面で信頼性良い状態に作製できるものとした。
図1は本発明の部品内蔵配線板の製造方法の実施の形態の1例の工程の一部を示した工程断面図で、図2は図1に続く工程の一部を示した工程断面図で、図3は図2に続く工程の一部を示した工程断面図で、図4は図1に示す工程の部品実装(図1(e))までにおける貫通穴部を含む領域の表部の状態変化の1例を示した図である。
図1〜図4において、100は(コア配線基板用の)板状基材、110は絶縁性基材、115、116は銅箔(金属層とも言う)、120は貫通穴、120Sは内表面(内壁表面あるいは単に内壁とも言う)、130は導電層、130Aは配線、130aは配線(配線パターンとも言う)、130bは接続用端子、140は電着レジスト、140aはレジストパターン、150は部品、160は導電部材、171、171a、172、172aは絶縁層、181、182は銅箔、185は開口、190は(ビア形成用の)開口、200は導電層、205はビア部、210はレジスト、215は開口、220はソルダーレジスト、225は(ソルダーレジストの)開口、230は表面めっき(端子めっきとも言う)である。
本例の部品内蔵配線板の製造方法は、絶縁性基材110の表裏両面に銅箔115、116を配設したコア配線基板用の板状基材100を用いて、半導体チップ、半導体パッケージ、チップコンデンサ、チップ抵抗、チップインダクタ等の電気部品あるいは電子部品と呼ばれる部品を内蔵した配線基板を製造する方法である。
先ず、予め用意しておいたコア配線基板用の板状基材100(図1(a))に対して、その所定の位置に、部品を実装するための部品内蔵用、且つ前記部品の端子と接続するための接続用端子形成用を兼ねる貫通穴120を形成する。(図1(b)、図4(b))
本例では、コア配線基板用の板状基材100の絶縁性基材110の厚さを、部品の厚さに応じて部品の厚さより厚く選ぶ。
通常は、市販の両面銅箔積層材にも各種あり、これに対応できる。
絶縁性基材110としては、ガラスエポキシ基板、ポリイミド基板、ガラスエポキシとポリイミドの複合基板等が挙げられる。
次いで、形成された貫通穴120の内表面(内壁表面あるいは単に内壁とも言う)120Sを含み、表裏全体に、無電解めっきを行い、形成された無電解めっき層を通電層として、電解めっきを行い、導電層130を形成した後、導電層130を通電層として、電着により、導電層130上にポジ型の電着レジスト140を形成する。(図1(c))
通常、デスミア処理を行い、無電解銅めっき等の無電解めっきを施し電解銅めっきを行う。
ポジ型の電着レジスト140は、電着液として、例えば、カルボキシル基を有するアクリル系不飽和化合物で、それをアクリルモノマーまたはスチレンに溶解させて有機アミンで中和させたものに、光増感剤を少量加えたもの等を用いて、陽極あるいは陰極である導電層130上に析出して形成する。
電着液は、上記アクリル系に限らず、例えば、ポリオレフィン系やポリブタジエン系の電着液であっても良い。
また、光増感剤としては、例えばベンゾインエーテルがある。
電着レジスト皮膜としては、アニオン析出型、カチオン析出型のどちらでも良い。
次いで、貫通穴120の内壁の一部に、部品の端子に接続する所定数の接続用端子を、それぞれ、分離した状態で形成するための、接続用端子形成用のレジストパターンが形成されるように、且つ、表部に配線パターン形成のためのレジストパターンが形成されるように、形成されたポジ型の電着レジスト140を、所定の露光用マスクを用いて選択露光し、さらに現像して、未露光部をレジストパターンとして形成し、更に、形成されたレジストパターンを耐エッチング用レジストマスクとして、表部の導電性の金属層をエッチングして、部品と接続する接続用端子130bおよび表部の配線130aを形成して、レジストパターンを除去する。(図1(d))
ポジ型の電着レジスト140の場合は、ネガ型の場合と異なり、所定の露光用マスクを用いた露光を行い、露光部を溶解除去することにより所定のレジストパターンを得ることができる。
次いで、貫通穴120に部品150を所定位置にして、導電部材160で部品150の端子と前記接続用端子とを電気的に接続する。(図1(e))
部品の位置きめは、例えば、板上基材の貫通穴150の空間の、部品を配置する下側位置に支持部材をあてがい、前記支持部材上に前記部品を所定の位置に配するもことにより行われる。
部品150の実装位置は、コア配線板に形成された空間であるが、このように支持部材を利用することで、通常のマウンタなど既存の製造装置の利用を図ることができる。
導電部材160としては、半田、導電性樹脂ペースト等が用いられる。
例えば、一方の面側からクリーム半田を部品150とコア配線基板間を埋めるように盛り上げ塗布した後、リフロー炉にてリフローさせ、図1(e)のような状態とする。
次いで、部品実装された基板の表裏両面に、それぞれ、重ねて且つ部品の周りを充填するように絶縁層171、172を積層形成する。(図1(f))
本例では、銅箔181の一面に絶縁性の樹脂層からなる絶縁層171を積層した基材、銅箔182の一面に絶縁性の樹脂層からなる絶縁層172を積層した基材を、図1(e)に示す基板の両面の両面に、それぞれ、その絶縁層側を前記基板側に向けて圧着することにより、部品の周りを充填するように絶縁層171、172を積層する。
尚、絶縁層171、172としては、エポキシ樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂などが挙げられる。
ここでは、銅箔181、182がそれぞれ、絶縁層171,172の外側に積層された状態となる。
場合によっては、プリプレグのような絶縁基材のみを、図1(e)に示す基板の両面の両面に、それぞれ、圧着することにより、部品の周りを充填するように絶縁層171a、172aを積層しても良い。(図1(f1))
プリプレグは、例えば、エポキシ樹脂のような硬化性樹脂をガラス繊維のような補強材に含浸させたもので、硬化する前には半硬化状態にあり、熱可塑性(熱による流動性)および熱硬化性を有する。
尚、エッチング加工工程後、絶縁層形成工程前に、配線部およびまたは接続用端子の表面に、粗化処理を施しておくことにより、これらと絶縁層171、172(171a、172a)との密着性を向上させることができる。
図1(f))に示すように、銅箔181、182がそれぞれ、絶縁層171,172の外側に積層された状態とした後、各銅箔181、182のフォトエッチング法により穴あけし、ビア形成領域に銅箔の開口185を形成する。(図2(g))
ここでは、通常はドライフィルムレジストが用いられるが、これに限定はされない。
次いで、開口185が設けられ露出した絶縁層171、172のビア形成領域にレーザを照射して、この部分の絶縁層171、172を除去して、ビア形成用の開口190を形成する。(図2(h))
ここでは、各銅箔181、182に対し、ビア形成領域を含みビア(バイアホール)形成領域のサイズより大きい領域を穴あけして開口185を形成した後、銅箔181、182下の絶縁層171、172に対し前記穴から露出しているビア形成領域をレーザにより穴あけ加工して前記絶縁層171、172にビア形成用の穴(開口190のこと)を形成する。
次いで、ビア形成用の開口190の表面を含み、両面の表面全面に無電解めっきを行い、更に無電解めっき層を通電層として電解めっきを行い、導電層200を形成する。(図2(i))
通常、デスミア処理を行い、無電解銅めっき等の無電解めっきを施し電解銅めっきを行う。
尚、ここでは、凹んだビア部を有するものであるが、導電層200の形成時にほぼ平坦状になるようにした形態に形成することもある。
次いで、ビア形成領域(ランド形成領域を含む)、配線形成領域(端子形成領域を含む)を覆い、他を開口するように、耐エッチング性のレジスト210を配設し(図2(j))、露出した部分をエッチング除去し、配線部、ビア部を形成する。(図3(k))
次いで、レジスト210を除去した後、端子形成領域のみを露出させる開口225を設け(図3(l))、該開口225から露出した端子形成領域に表面めっきを施す。(図3(m))
表面処理としては、順に、無電解Niめっき、無電解Auめっき等が施される。
これにより、信頼性を損なうことなく更なる部品実装密度を向上することが可能な部品内蔵配線板が得られる。
本例により作製される部品内蔵配線板は、部品の周りを電気的接続部を除いて絶縁樹脂で覆った状態で内蔵し、部品と接続するための所定数の接続用端子を、従来のように加工バリを発生させず、品質面で信頼性良い状態に作製される。
本例により作製される部品内蔵配線板は、内蔵された部品の周りには上下2つの絶縁層が密着し、内蔵された部品の周辺に空隙が発生せず信頼性を劣化させない。
尚、部品としては、半導体チップ、半導体パッケージ、チップコンデンサ、チップ抵抗、チップインダクタ等の電気部品あるいは電子部品が挙げられる。
尚、説明を分かり易くするため、部品が2端子で接続用の接続用端子を2つ必要とする場合について説明する。
この場合、図4(a)に示すように、まず、接続用端子形成用の貫通穴121をあけた後、板状基材100に、それぞれ、部品実装のための接続用端子形成用として、2つの第1の貫通穴121、第2の貫通穴122を隣接して形成し(図4(a))、形成した2つの貫通穴121、122にそれぞれ一部が跨るように第3の貫通穴を部品内蔵用下穴として形成し、全体を1つの貫通穴120にする。(図4(b)、図1(b)に相当) 次いで、貫通穴120の内表面(図1の121)を含み、表裏前面に無電解めっき、更に電解めっきを施して、導電層130が全面に形成される。(図4(c))
図1(c)に示すように、表面部の他、貫通穴の内壁にも導電層130が形成される。 次いで、導電層130を通電層として導電層130の表面にポジ型の電着レジスト140を形成し(図4(d))、更に、貫通穴120の内壁の一部にあるいは貫通穴の一部及びこれに続く表面部の一部に跨り、部品に接続する所定数の接続用端子を、それぞれ、分離した状態で形成するための、接続用端子形成用のレジストパターンが形成されるように、且つ、表部に配線パターン形成のためのレジストパターンが形成されるように、形成されたポジ型電着レジスト140を、所定の露光用マスクを用いて選択露光し(図4(e))、さらに現像して、未露光部をレジストパターン140aとして形成する。(図4(f))
次いで、形成されたレジストパターン140aを耐エッチング用レジストマスクとして、表部の導電性の金属層をエッチングして、部品と接続する接続用端子130bおよび表部の配線130aを形成して、レジストパターン140aを除去する。(図4(g)、図1(d)に相当)
図4(g)では分かりずらいため、図4(g)の太線矢印方向外側から斜めに見た場合の一部を図4(g1)に示す。
このように、貫通穴120の内壁に形成された接続用端子130bは表面の配線130aと一体的に連結している。
次いで、部品150を所定位置にして、導電部材160により、部品の端子部と接続用端子130bとを電気的に接続する。(図4(h)、図1(e)に相当)
尚、ここでは、部品の端子数を2として説明したが、本例は端子数2に限定されない。
110 絶縁性基材
115、116 銅箔(金属層とも言う)
120 貫通穴
120S 内表面(内壁表面あるいは単に内壁とも言う)
130 導電層
130a 配線(配線パターンとも言う)
130b 接続用端子
140 電着レジスト
140a レジストパターン
150 部品
160 導電部材
171、171a、172、172a 絶縁層
181、182 銅箔
185 開口
190 (ビア形成用の)開口
200 導電層
205 ビア部
210 レジスト
215 開口
220 ソルダーレジスト
225 (ソルダーレジストの)開口
230 表面めっき(端子めっきとも言う)
Claims (12)
- 電気部品あるいは電子部品を内蔵した配線基板の製造方法であって、順に、(a)少なくとも表裏両面に導電層を有するコア配線基板用の板状基材に、電気部品あるいは電子部品を実装するための部品内蔵用、且つ前記部品の端子と接続するための接続用端子形成用を兼ねる貫通穴を形成する貫通穴形成工程と、(b)前記貫通穴形成工程により形成された貫通穴の内表面を含むように導電層を形成する導電層形成工程と、(c)前記貫通穴形成工程により形成された貫通穴の表面を含み、板状基材の表面部にポジ型電着レジストを膜形成する電着レジスト形成工程と、(d)貫通穴の内壁の一部に、電気部品あるいは電子部品に接続する所定数の接続用端子を、それぞれ、分離した状態で形成するための、接続用端子形成用のレジストパターンが形成されるように、且つ、表部に配線パターン形成のためのレジストパターンが形成されるように、前記ポジ型電着レジストを、所定の露光用マスクを用いて選択露光し、さらに現像して、未露光部をレジストパターンとして形成する、レジストパターン形成工程と、(e)形成されたレジストパターンを耐エッチング用レジストマスクとして、表部の導電性の金属層をエッチングして、電気部品あるいは電子部品と接続する接続用端子および表部の配線パターンを形成するエッチング加工工程と、(f)前記貫通穴に電気部品あるいは電子部品を所定位置にして、導電部材で電気部品あるいは電子部品の端子と前記接続用端子とを電気的に接続する部品実装工程と、(g)前記部品実装工程により得られた配線基板の表裏両面に、それぞれ、重ねて且つ前記電気部品あるいは電子部品の周りを充填するように絶縁層を積層形成する絶縁層形成工程とを、行うことを特徴とする部品内蔵配線板の製造方法。
- 請求項1記載の部品内蔵配線板の製造方法であって、貫通穴形成工程は、(a1)導電性の金属層で絶縁層を挟んだ構造の板状基材に、それぞれ、電子部品実装のための端子形成用として、2つの第1の貫通穴、第2の貫通穴を隣接して形成する第1の貫通穴形成工程と、(a2)第1の貫通穴形成工程で形成した2つの貫通穴にそれぞれ一部が跨るように第3の貫通穴を部品内蔵用下穴として形成し、全体を1つの貫通穴にする第2の貫通穴形成工程とからなることを特徴とする部品内蔵配線板の製造方法。
- 請求項1ないし2のいずれか1に記載の部品内蔵配線板の製造方法であって、絶縁層形成工程は、電子部品実装工程により得られた配線基板の表裏両面に、プリプレグ、もしくは樹脂層付銅箔の樹脂層側を、それぞれ、重ねて積層するものであることを特徴とする部品内蔵配線板の製造方法。
- 請求項1ないし3のいずれか1に記載の部品内蔵配線板の製造方法であって、エッチング加工工程後、絶縁層形成工程前に、配線およびまたは接続用端子の表面に、粗化処理を施すことを特徴とする部品内蔵配線板の製造方法。
- 請求項1ないし4のいずれか1に記載の部品内蔵配線板の製造方法であって、少なくとも表裏両面に導電層を有する配線基板用の板状基材は、絶縁層の表裏両面に導電層2層を配設したものであることを特徴とする部品内蔵配線板の製造方法。
- 請求項1ないし5のいずれか1に記載の部品内蔵配線板の製造方法であって、絶縁層形成工程により積層された表裏両面の絶縁層の外側に、それぞれ、更に、配線層を1層以上、ビルドアップ工法にて形成することを特徴とする部品内蔵配線板の製造方法。
- 請求項6に記載の部品内蔵配線板の製造方法であって、ビルドアップ工法にて形成される少なくとも1つの配線層の形成は、配線層が形成された表裏両面に、樹脂層付銅箔の樹脂層側を、それぞれ、重ねて積層し、(A)前記積層された表裏両面の銅箔にフォトエッチング法により、ビア(バイアホール)形成領域を穴あけした後、銅箔下の樹脂層に対し前記穴から露出しているビア形成領域をレーザにより穴あけ加工して前記絶縁層にビア形成用の穴を形成する、レーザ加工工程と、(B)更に、レーザ加工工程にて形成された穴の内表面を含む領域に無電解めっきを行い、形成された無電解めっき層を通電層として更に電解めっきを施し、該穴部の内面に導電層を形成するとともに、表裏両面の全面に導電層を形成する、パネルめっき工程と、(C)パネルめっき工程により形成された導電層とその下層の銅箔とをフォトエッチング法にてエッチング加工して配線部を形成するフォトエッチング工程とを、備えたものであることを特徴とする部品内蔵配線板の製造方法。
- 請求項6に記載の部品内蔵配線板の製造方法であって、ビルドアップ工法にて形成される少なくとも1つの配線層の形成は、配線層が形成された表裏両面に、プリプレグ等の絶縁層のみを、それぞれ、重ねて積層し、(A1)前記積層された表裏両面の絶縁層をレーザ加工してビア形成用の穴を形成する、レーザ加工工程と、(B1)更に、レーザ加工工程にて形成された穴の内表面を含む領域に無電解めっきを行い、形成された無電解めっき層を通電層として更に電解めっきを施し、該穴部の内面に導電層を形成するとともに、表裏両面の全面に導電層を形成する、パネルめっき工程と、(C1)パネルめっき工程により形成された導電層をフォトエッチング法にてエッチング加工して配線部を形成するフォトエッチング工程とを、備えたものであることを特徴とする部品内蔵配線板の製造方法。
- 請求項1ないし8のいずれか1に記載の部品内蔵配線板の製造方法であって、導電層形成工程が、無電解めっきにより下地となる導電層を形成する工程と、前記形成された下地を通電層として用いて電解めっきにより上層となる導電層を形成する工程とを有することを特徴とする部品内蔵配線板の製造方法。
- 請求項1ないし9のいずれか1に記載の部品内蔵配線板の製造方法であって、貫通穴を形成する貫通穴形成工程が、ドリリングまたは金型打ち抜きによりなされることを特徴とする部品内蔵配線板の製造方法。
- 請求項1ないし10のいずれか1に記載の部品内蔵配線板の製造方法であって、部品実装工程は、板上基材の貫通穴の空間の、電気部品あるいは電子部品を配置する下側位置に支持部材をあてがい、前記支持部材上に前記電気部品あるいは電子部品を所定の位置に配するものであることを特徴とする部品内蔵配線板の製造方法。
- 請求項1ないし11のいずれか1に記載の部品内蔵配線板の製造方法であって、部品実装工程において、電気部品あるいは電子部品の端子と前記接続用端子とを電気的に接続する導電部材として、半田または導電性樹脂が用いられることを特徴とする部品内蔵配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004006261A JP4319917B2 (ja) | 2004-01-14 | 2004-01-14 | 部品内蔵配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004006261A JP4319917B2 (ja) | 2004-01-14 | 2004-01-14 | 部品内蔵配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005203457A true JP2005203457A (ja) | 2005-07-28 |
JP4319917B2 JP4319917B2 (ja) | 2009-08-26 |
Family
ID=34820282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004006261A Expired - Fee Related JP4319917B2 (ja) | 2004-01-14 | 2004-01-14 | 部品内蔵配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4319917B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100733245B1 (ko) * | 2006-06-21 | 2007-06-28 | 삼성전기주식회사 | 내장된 칩 부품을 갖는 인쇄회로기판 및 그 제조방법 |
JP2007329213A (ja) * | 2006-06-07 | 2007-12-20 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法。 |
JP2008010616A (ja) * | 2006-06-29 | 2008-01-17 | Dainippon Printing Co Ltd | 部品内蔵配線板 |
JP2009267149A (ja) * | 2008-04-25 | 2009-11-12 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
KR100969439B1 (ko) | 2008-05-07 | 2010-07-14 | 삼성전기주식회사 | 랜드리스 비아를 갖는 인쇄회로기판의 제조방법 |
KR101387208B1 (ko) * | 2012-06-04 | 2014-04-29 | 삼성전기주식회사 | 임베디드 기판 제조방법 및 임베디드 기판 |
JP2014110423A (ja) * | 2012-12-04 | 2014-06-12 | Samsung Electro-Mechanics Co Ltd | 電子部品組込み基板及びその製造方法 |
-
2004
- 2004-01-14 JP JP2004006261A patent/JP4319917B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007329213A (ja) * | 2006-06-07 | 2007-12-20 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法。 |
KR100733245B1 (ko) * | 2006-06-21 | 2007-06-28 | 삼성전기주식회사 | 내장된 칩 부품을 갖는 인쇄회로기판 및 그 제조방법 |
JP2008010616A (ja) * | 2006-06-29 | 2008-01-17 | Dainippon Printing Co Ltd | 部品内蔵配線板 |
JP2009267149A (ja) * | 2008-04-25 | 2009-11-12 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
KR100969439B1 (ko) | 2008-05-07 | 2010-07-14 | 삼성전기주식회사 | 랜드리스 비아를 갖는 인쇄회로기판의 제조방법 |
KR101387208B1 (ko) * | 2012-06-04 | 2014-04-29 | 삼성전기주식회사 | 임베디드 기판 제조방법 및 임베디드 기판 |
JP2014110423A (ja) * | 2012-12-04 | 2014-06-12 | Samsung Electro-Mechanics Co Ltd | 電子部品組込み基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4319917B2 (ja) | 2009-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8541695B2 (en) | Wiring board and method for manufacturing the same | |
US8586875B2 (en) | Wiring board and method for manufacturing the same | |
TWI479972B (zh) | Multi - layer flexible printed wiring board and manufacturing method thereof | |
JP2010135721A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
JP2009295949A (ja) | 電子部品内装型プリント基板及びその製造方法 | |
JP5165265B2 (ja) | 多層プリント配線板の製造方法 | |
JP2009277916A (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
US9907164B2 (en) | Printed circuit board and method for manufacturing the same | |
JP2010135720A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
JP2009260204A (ja) | プリント基板およびその製造方法 | |
JP2006165496A (ja) | ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法 | |
TWI500366B (zh) | Multilayer printed wiring board and manufacturing method thereof | |
JP2015185828A (ja) | 電子部品内蔵多層配線板およびその製造方法 | |
KR100674295B1 (ko) | 다층 인쇄회로기판의 제조방법 | |
JP2005236067A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
JP4319917B2 (ja) | 部品内蔵配線板の製造方法 | |
JP4717316B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP3596374B2 (ja) | 多層プリント配線板の製造方法 | |
JP2010278067A (ja) | 多層フレキシブルプリント配線板の製造方法および多層回路基材 | |
TW200814893A (en) | Multilayer circuit board having cable section, and manufacturing method thereof | |
JP4279090B2 (ja) | 部品内蔵配線板の製造方法、部品内蔵配線板 | |
JP2005236220A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
JP2001308484A (ja) | 回路基板及びその製造方法 | |
KR101109277B1 (ko) | 인쇄회로기판의 제조방법 | |
JP2004111578A (ja) | ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090514 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090529 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120605 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120605 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130605 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140605 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |