JP5165265B2 - 多層プリント配線板の製造方法 - Google Patents

多層プリント配線板の製造方法 Download PDF

Info

Publication number
JP5165265B2
JP5165265B2 JP2007077033A JP2007077033A JP5165265B2 JP 5165265 B2 JP5165265 B2 JP 5165265B2 JP 2007077033 A JP2007077033 A JP 2007077033A JP 2007077033 A JP2007077033 A JP 2007077033A JP 5165265 B2 JP5165265 B2 JP 5165265B2
Authority
JP
Japan
Prior art keywords
layer
hole
core substrate
plating
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007077033A
Other languages
English (en)
Other versions
JP2008235801A (ja
Inventor
田 文 彦 松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Priority to JP2007077033A priority Critical patent/JP5165265B2/ja
Priority to TW97103731A priority patent/TWI403242B/zh
Priority to CN2008100872160A priority patent/CN101272661B/zh
Publication of JP2008235801A publication Critical patent/JP2008235801A/ja
Application granted granted Critical
Publication of JP5165265B2 publication Critical patent/JP5165265B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、ビルドアップ型多層プリント配線板の製造方法に係わり、特に層間接続部にステップビア構造を含む多層フレキシブルプリント配線板の製造方法に関する。
近年、電子機器の小型化および高機能化は益々促進されており、そのためにプリント配線板に対する高密度化の要求が高まっている。そこで、プリント配線板を片面から両面や三層以上の多層プリント配線板へと変えることにより、プリント配線板の高密度化を図ることが行われている。
この一環として、各種電子部品を実装する多層プリント配線板や硬質プリント配線板の間を、コネクタ等を介して接続する別体のフレキシブルプリント配線板やフレキシブルフラットケーブルを一体化した可撓性ケーブル部を有する多層フレキシブルプリント配線板が、携帯電話等の小型電子機器を中心に広く普及している(特許文献1(4頁、図5)参照)。
特に携帯電話の小型化・高機能化はめざましく、それに伴い多層フレキシブルプリント配線板に実装される部品もCSP(チップサイズパッケージ)に置き換わり、高機能かつ高密度にパッケージングし、基板サイズを大きくすることなく、高機能を付加しようという流れがある。
そこで、高密度実装を実現するため、両面あるいは多層フレキシブルプリント配線板をコア基板として、1〜2層程度のビルドアップ層を両面あるいは片面に配したビルドアップ型多層フレキシブルプリント配線板も実用化されている(特許文献2、9頁、図3参照)。
加えて、折畳型の携帯電話の場合には、ケーブル部の屈曲特性に対する要求も厳しく、ポリイミドフィルム等の可撓性絶縁ベース材の片面もしくは両面に、電解銅箔に比べ屈曲特性に優れた圧延銅箔を有する両面銅張り積層板を出発材料としたケーブル部を用いるケースが多い。
上述の圧延銅箔からなる両面銅張り積層板をケーブル部となる両面のコア基板に用いる場合には、特許文献2(8頁、図2)に記載の層間接続部のみをめっきで接続する部分めっきによる両面のコア基板を作製すれば、ケーブル部となる回路パターン上にはめっきが付かないため、屈曲特性を確保できる。この両面コア基板にカバーレイを形成し、さらにその上に1段ビルドアップを行うことで、高密度実装の要求をある程度は満たしながら、屈曲特性も確保することが可能となった。
また、特許文献3(3頁、図1)では、工程数を増やすことなく高密度な層間接続を可能とする、段状のビアホール、いわゆる、ステップビアホールを組み合わせることも提案されている。
これは、多層構造の層間接続を一括で行うことが可能な手法で、レーザ加工用のメタルマスク、いわゆるコンフォーマルマスクの径を、位置ズレ等を考慮して内層に行くに従い小さくしていき、レーザ加工により導通用孔を形成し、めっき等により層間接続を得る。
図2は、従来のステップビアホールの形成方法を示す工程図である。すなわち、導通用孔を有する多層回路基材に、図2(1)に示すように、25〜30μm程度の電解めっきを行い、ステップビアホール101、ビアホール102を形成し、層間導通をとって層間導通の完了した多層回路基材100を得る。
このとき、コンフォーマルマスク111とコンフォーマルマスク112との中心が、最大で約100μm程度の位置ズレが発生するから、導通用孔の下側の孔へのめっき付き周りが不安定になる。
この結果、めっきボイド等の不良が発生し易いことや、めっきされて得られたステップビアホールが構造的に非対称となることから、温度サイクル試験等でステップビアホール101(図2(1))に発生する熱応力が局所的に大きくなり、層間接続の信頼性低下の原因ともなる。また、局所的にめっき厚が薄い箇所が発生し易いことから、これについても温度サイクル試験等の層間接続の信頼性低下の原因となる。
次に、図2(2)に示すように、外層のパターン103を通常のフォトファブリケーション手法により形成する。この際、コア基板120のカバーフィルム121上に析出しためっき層があれば、これも除去される。
この後、必要に応じて基板表面に半田めっき、ニッケルめっき、金めっき等の表面処理を施し、フォトソルダーレジスト層の形成および外形加工を行うことで、内層にケーブル部104を有する多層プリント配線板100を得る。
しかしながら、このステップビアホールを形成するには幾つかの問題がある。上述したように、位置ズレを考慮し、外層側のコンフォーマルマスクを大きく形成する必要があり、積層等の位置精度によっては、必ずしも高密度な層間接続にならないことがある。
さらに、各層のコンフォーマルマスクの中心が揃わない場合には、外層側のコンフォーマルマスクが庇のようになり、内層側のレーザ加工の不良原因となったり、導通用孔の形成後にめっきを行った際のめっき付き周りが不安定になったりし、めっきボイド等の不良が発生し易いことや、めっきされて得られたステップビアホールが構造的に非対称となる等の問題である。これは、温度サイクル試験等でステップビアホールに発生する熱応力が局所的に大きくなり、層間接続の信頼性低下の原因ともなる。
このような理由から、結局、ビアホールの信頼性を得るためには、めっき厚を厚くする必要がある。めっき厚を厚くすると、導体層厚が厚くなり、微細回路の形成は困難である。また、ビルドアップ層と内層の両面コア基板とを電気的に接続するビアホールの接続信頼性を確保するためにも、ビルドアップ層のビアホールの壁面のめっき厚を厚くする必要がある。このように、微細回路の形成は困難であり、高密度実装の要求を満足することができない。
そこで、微細回路形成能力の不足を層数の増加で補うべく、さらに2段目のビルドアップを行う手法が提案されている。しかし、この手法を用いて、2段ビルドアップ型多層フレキシブルプリント配線板を作製するには、逐次積層を繰り返すため、層数が増すに連れて工程が煩雑になり、歩留まりが低下する問題がある。
特許第2631287号公報 特開2003-188535号公報 特許第2562373号公報
上述したように、ステップビアホールについては、特許文献3(3頁、図1)等に記載されている。
しかしながら、各配線層の位置ずれのないステップビアの具体的方法は提供されておらず、ステップビアホールを用いて多層プリント配線板を製造する上では種々の問題が残っている。これらのことから、高密度実装が可能なケーブル部を有する多層プリント配線板を安価かつ安定的に製造する方法が望まれている。
本発明は、上述の点を考慮してなされたもので、層間接続部にステップビア構造を含む多層プリント配線板の構造および製造方法につき、ステップビアの上穴と下穴との中心が略等しい位置に配置された多層プリント配線板を安価かつ安定的に製造する方法を提供することを目的とする。
上記目的達成のため、本発明は、
内層コア基板に外層ビルドアップ層を積層した構造であり、前記内層コア基板および前記外層ビルドアップ層の層間接続に、外層側ほど導通用孔の径が大きくなる3層以上の配線層の層間接続を行うステップビアホールと、最外層とその1層下の配線層のみの層間接続を行うブラインドビアホールとをそなえた多層プリント基板を形成する方法であって、
a)樹脂フィルムからなる絶縁ベース材の上に、ビルドアップ後にレーザで貫通させるランドおよび配線パターンに部分めっき用レジスト層を形成し、前記外層ビルドアップ層との層間接続を行う前記ブラインドビアホールの受けランド位置する部分に選択的に電解めっきを行うことにより当該箇所のめっきが厚付けされる、少なくとも1層の導電層を有する内層コア基板を製造する工程、b)少なくとも一面に導電層を有する銅張積層板からなる外層ビルドアップ層を前記内層コア基板に接着材を介して積層し、積層前または後で前記銅張積層板の導電層の導通用孔の形成部位に穿孔用の銅箔の開口を形成して積層回路基材とする工程、c)前記積層回路基材に対し、外層側ほど径が大きくなるステップビアホール用の導通用孔を形成する工程、およびd)前記導通用孔に対し、導電化処理を行い電解めっきによりビアホールを形成する工程、を含み、前記内層コア基板に外層ビルドアップ層を積層した構造である多層プリント配線板の製造方法において、
前記工程c)は、
前記穿孔用の銅箔の開口に対し、銅の融点以上まで加熱可能なレーザ光を照射することにより前記外層ビルドアップ層の層間絶縁樹脂および前記接着をコンフォーマル加工により穿孔し、
さらに前記レーザ光を照射することにより、前記内層コア基板における前記レーザ光の照射面側の導電層および前記内層コア基板の前記絶縁ベースを穿孔し、
前記穿孔用の銅箔の開口の中心と前記ダイレクト加工により形成された前記内層コア基板の導電層の孔の中心とが略等しい位置にあるステップビアホール用の導通用孔を形成することを特徴とする多層プリント配線板の製造方法、
を提供する。
これらの特徴により、本発明は次のような効果を奏する。
本発明による多層プリント基板の製造方法によれば、従来の製造方法では困難であった、層間接続部にステップビア構造を含む多層プリント配線板のうち、ステップビアの上穴および下穴の中心が略等しい位置に配置された多層プリント配線板を安価かつ安定的に製造することができる。
以下、図1Aないし図1Cを参照して本発明の実施形態を説明する。
図1Aないし図1Cは、本発明による層間接続部にステップビア構造を含むケーブル部を有する多層プリント配線板の製造方法の実施形態を示す断面工程図であって、まず、図1A(1)に示すように、ポリイミド等の可撓性絶縁ベース材1(ここでは、厚さ25μmのポリイミド)の両面に厚さ7μmの銅箔2,3を有する、いわゆる両面銅張積層板4を用意し、両面銅張積層板4に導通用孔5をNCドリル等で形成する。このときの銅箔2,3は、屈曲性に優れる圧延銅箔あるいは特殊電解銅箔が好ましい。
その後、導電化処理を行い、ケーブル等の配線パターン上にめっきを付けず、内壁に位置する部分に選択的に電解めっきを行うべく、露光の位置ずれ、基板の寸法ばらつき、NCドリル加工の位置ずれ等を考慮した寸法のスルーホールランドも含めて、導通用孔5の内壁およびビルドアップ層との層間接続用孔の受けランドに位置する部分に選択的に電解めっきを行うべく、部分めっき用レジスト層6を形成する。ただし、ビルドアップ後にレーザで貫通させるランドには電解めっきを付けないため、これに相当する箇所にも部分めっき用レジスト層6を形成する。
次に図1A(2)に示すように、導通用孔5および上記受けランドに位置する部分8に対し、10μm程度の電解めっきを行い、層間導通をとる。ここまでの工程で、スルーホール7を形成する。また、上記受けランドに位置する部分8にもめっきが厚付けされる。
次いで図1B(3)に示すように、両面の回路パターンをフォトファブリケーション手法により形成するためのレジスト層を形成する。レジスト層を用い、フォトファブリケーション手法により、回路パターン9およびランド10a,10bを形成し、さらにレジスト層を剥離する。ここまでの工程で、多層プリント配線板のコア基板となる両面コア基板11を得る。
この実施例1ではスルーホール型の両面コア基板を適用したが、ビアホール型の両面コア基板も適用可能である。また、この実施例1では、先に導通用孔内と受けランドに部分めっきを行い、その後、ケーブル等の回路パターンの形成を行ったが、先に導通用孔の穴明け、ケーブル等の回路パターンを形成した後、部分めっきにより、導通用孔および受けランド上にめっきを厚付けすることも可能である。
この後、両面コア基板11の銅表面に粗化処理を行い、後のカバーレイ形成時の密着性を向上させるとともに、ビルドアップ後にレーザ加工する際のレーザ光の吸収を安定的に向上させる。ここでは、日本マクダーミット社(株)のマルチボンド150を用いた。
これにより、密着性を確保するとともに、銅表面の炭酸ガスレーザ光(波長:約9.8μm)の吸収性を向上させることができ、処理前後で吸収率が約20%から約30%に向上することを確認した。
続いて図1A(4)に示すように、例えば12μm厚のポリイミドフィルム12上に厚さ20μmのアクリル・エポキシ等の接着材13を有する、いわゆるカバーレイ14を用意し、両面コア基板11の両面にカバーレイ14を、真空プレス、ラミネーター等で貼り付ける。ここまでの工程で、カバーレイ付きの両面コア基板15を得る。
次いで図1B(5)に示すように、ポリイミド等の可撓性絶縁ベース材16(ここでは、厚さ25μmのポリイミド)の片面に厚さ12μmの銅箔17aを有する、いわゆる片面銅張積層板18を用意し、さらに片面銅張積層板18を型抜きし、片面銅張積層板18の銅箔17aにレーザ加工の際のコンフォーマルマスクをフォトファブリケーション手法により形成するためのレジスト層を形成する。
このレジスト層を用い、フォトファブリケーション手法により、レーザ加工の際のコンフォーマルマスク17b,17cを形成し、さらにレジスト層を剥離する。ここまでの工程で、多層プリント配線板のビルドアップ層を得る。ビルドアップ層をカバーレイ付きの両面コア基板15にビルドアップするための接着材19を予め型抜きし、位置合わせを行う。
接着材19としては、ローフロータイプのプリプレグやボンディングシート等の流れ出しの少ないものが好ましい。ここでは、導体層を充填する必要がないため、接着材19の厚さは15μm程度、あるいはさらに薄いものが選択できる。接着材19を介し、ビルドアップ層とカバーレイ付きの両面コア基板15とを真空プレス等で積層する。ここまでの工程で、多層回路基材20を得る。
この後、図1B(6)に示すように、予め作製したレーザ加工の際のコンフォーマルマスク17b,17cを用い、レーザ加工を行って導通用孔21a,21bを形成する。レーザ加工法については、銅箔の貫通加工が必須であることから、レーザ照射により銅の融点以上まで加熱可能なYAGレーザ、炭酸ガスレーザ等による加工が必要である。
この実施例1では、加工速度が速く生産性に優れた炭酸ガスレーザを用いた。ただし、この実施例1の導通用孔21aについては炭酸ガスレーザを用い、所定の箇所のみ銅箔を貫通させて他の箇所は貫通させずに導通用孔を形成する必要があり、以下の条件により加工を行った。
炭酸ガスレーザ加工機としてML605GTXIII-5100U2(三菱電機(株)製)を用い、コンフォーマルマスク17bの中心に画像処理あるいは基板上の複数点のターゲットマークを読み取り、さらに多層回路基材20の寸法伸縮を個別に読み取り、補正を加える等して位置合わせし、レーザ光を照射する。レーザビームは、まずビーム径約300μm、パルス幅10μsec、10mJの3ショットにより加工し、次いで所定のアパーチャー等でビーム径を100μmまで絞り、更にパルス幅15μsec、10mJの3ショットを加える。
これにより、コンフォーマルマスク17b,17cの銅箔は溶融させずに、銅厚が薄く、炭酸ガスレーザ光の吸収の良い表面状態としたランド10aは貫通し、その他のめっきで厚付けしたランド10bは炭酸ガスレーザ光の吸収の良い表面状態であっても貫通せずに、導通用孔21a,21bを形成した。
ランド10aの所定の箇所を安定した径で貫通するためには、レーザ光の中心のエネルギー密度が高い、いわゆるガウシアン分布等のビームプロファイルを有するレーザ光学系が必要となる。ランド10aの銅厚みとしては、10μm以下であれば、上述のレーザ加工条件のプラスマイナス30%程度のエネルギー量においても再現性よく貫通することも確認している。5μm以下の厚みになると、上述の粗化工程、この後のめっき前処理のエッチング等で残すべきランドの銅が部分的になくなることもあるため、銅厚としては5〜10μmが好ましい。
ランド10bの銅厚みについては、下側の孔21cのレーザ照射面の反対面に位置するランド10bの銅厚みを厚くしておくことで、ランド10bの貫通に対するマージンを得ることができる。具体的には、14μm以上であれば、貫通に必要なレーザのエネルギーが3倍以上になることも確認しており、十分なマージンとなる。
このため、14μm以上の銅厚であることが好ましい。コンフォーマルマスク17b,17cの径は、それぞれ200μmとし、このとき、導通用孔21aの下側の孔21cは、アパーチャー等で絞ったビーム径にほぼ等しい約100μmの穴径で、ランド10a上のコンフォーマルマスク17bの略中心に安定的に形成された。
また、図1Bに示すように、導通用孔21a,21cと導通用孔21bとが対向する位置に配置されている場合には、ランド10bを貫通させないことを考慮し、貫通加工を含む、導通用孔21a,21cを先に形成し、その後、導通用孔21bを形成することが好ましい。
このため、図1Bにおいては、図中の上側の導通用孔21a,21cを先に加工し、次いで下側の導通用孔21a,21cおよび導通用孔21bを加工する。したがって、この実施例1においては、導通用孔21a,21cと導通用孔21bとが対向する場合、導通用孔21a,21cが全て上側に位置するように設計すると、レーザ加工をまず、上側の全ての導通用孔から行い、次に下側の全ての導通用孔に対し行うことが可能で、効率的である。
さらに、電解めっきにより層間接続をとるためのデスミア処理、導電化処理を行う。ただし、導通用孔21aの下側の孔21c周縁のランド10aの銅箔は溶融しており、後のめっき工程において、めっきボイドを発生させる等の不具合の原因となり得るため、デスミア処理工程中に、過硫酸アンモニウム水溶液等のエッチング液で2μm程度エッチングし、溶融した銅箔を除去した。
尚、レーザ加工には、上記のようにコンフォーマルマスクを用いた加工以外にも、予めレーザのビーム径よりも大きく銅マスクを開口しておき、そこへレーザ加工を行うラージウインドウ法も適用可能である。
次いで図1C(7)に示すように、導通用孔21a,21bを有する多層回路基材22に10〜15μm程度の電解めっきを行い、導通用孔21aより得られるステップビアホール23a、および導通用孔21bより得られるビアホール23bを形成し、層間導通をとる。
ステップビアホール23aの上穴および下穴の中心には位置ズレが発生しないことから、導通用孔の下側の孔へのめっき付き周りが安定である。このため、めっきボイド等の不良が発生し難いことや、めっきされて得られたステップビアホールが構造的に対称となることから、温度サイクル試験等でステップビアホール23aに発生する熱応力が均一に分散し、層間接続信頼性が向上する。これにより、電解めっき厚が10〜15μm程度で良好な層間接続の信頼性を確保できる。
ここまでの工程で、層間導通の完了した多層回路基材24を得る。また、挿し部品等の実装用の貫通穴が必要な場合には、導通用孔形成の際にNCドリル等で貫通孔を形成し、上記したビアホールめっきの際にスルーホールを同時に形成することも可能である。
そして図1C(8)に示すように、外層のパターン25を通常のフォトファブリケーション手法により形成する。この際、コア基板15のカバーフィルム12上に析出しためっき層があれば、これも除去される。この後、必要に応じて基板表面に半田めっき、ニッケルめっき、金めっき等の表面処理を施し、フォトソルダーレジスト層の形成および外形加工を行うことで、内層にケーブル部を有する多層プリント配線板26を得る。
高密度実装基板に要求されるパターン形成能力としては、例えば0.5mmピッチCSPを実装するランドの大きさが300μmとすると、ランド間にパターンを1本通すためには、ライン/スペース=50μm/50μm、いわゆるピッチ100μmを形成する必要がある。
しかしながら、上述のように、10〜15μm程度の電解めっきを7μm厚の銅箔上に行うと、外層の総導体厚は17〜22μmになり、ピッチ100μmの微細パターンを歩留まり良く形成することは十分可能であるため、高密度実装の要求を満足することができる。
また、ケーブルが第2層に配置されていることから、最短距離で部品実装部を接続するためには、第1層と第2層とを接続するビアホールが狭ピッチに配置可能で、第2層の配線が微細であることが必要である。ビアホールの配置に関しては、ビアホール23a,23bはビアホール径を200μm以下に形成可能であることから、ピッチ0.4mm以下に配置可能である。
本発明によるケーブル部を有する多層プリント配線板の層間接続構造は、ビアホール径200μm以下のビアホール23aを採用していることから、高密度化に有利な構造となり、高密度実装の要求を満足することができる。層間接続部にステップビア構造を含む多層プリント配線板のうち、ステップビアの上穴と下穴との中心が略等しい位置に配置された多層プリント配線板を安価かつ安定的に製造する方法を提供することができる。
本発明に係る多層プリント配線板の製造方法の概念的断面図。 図1Aに続く本発明に係る多層プリント配線板の製造方法の概念的断面図。 図1Bに続く本発明に係る多層プリント配線板の製造方法の概念的断面図。 従来工法によるケーブル部を有する多層プリント配線板の製造方法の概念的断面図。
1 可撓性絶縁ベース材
2,3 銅箔
4 両面銅張積層板
5 導通用孔
6 部分めっき用レジスト層
7 スルーホール
8 受けランドに位置する部分
9 回路パターン
10a,10b ランド
11 両面コア基板
12 ポリイミドフィルム
13 接着材
14 カバーレイ
15 両面コア基板
16 可撓性絶縁ベース材
17a 銅箔
17b,17c コンフォーマルマスク
18 片面銅張積層板
19 接着材
20 多層回路基材
21a,21b 導通用孔
21c 導通用孔21aの下側の孔
22 多層回路基材
23a ステップビアホール
23b ビアホール
24 層間導通の完了した多層回路基材
25 外層回路パターン
26 本発明によるケーブル部を有する多層プリント配線板
161 ポリイミドフィルム
162 接着材
163 カバーレイ
164 カバーレイ付き両面コア基板
165 可撓性絶縁ベース材
166a 銅箔
166b コンフォーマルマスク
167a 片面銅張積層板
167b ビルドアップ層
168 接着材
169a 多層回路基材
169b 導通用孔を有する多層回路基材
170a,170b 導通用孔
171a ステップビアホール
171b ビアホール
172 層間導通の完了した多層回路基材
173 外層回路パターン
174 ケーブル部
175 従来工法によるケーブル部を有する多層プリント配線板

Claims (1)

  1. 内層コア基板に外層ビルドアップ層を積層した構造であり、前記内層コア基板および前記外層ビルドアップ層の層間接続に、外層側ほど導通用孔の径が大きくなる3層以上の配線層の層間接続を行うステップビアホールと、最外層とその1層下の配線層のみの層間接続を行うブラインドビアホールとをそなえた多層プリント基板を形成する方法であって、
    a)樹脂フィルムからなる絶縁ベース材の上に、ビルドアップ後にレーザで貫通させるランドおよび配線パターンに部分めっき用レジスト層を形成し、前記外層ビルドアップ層との層間接続を行う前記ブラインドビアホールの受けランド位置する部分に選択的に電解めっきを行うことにより当該箇所のめっきが厚付けされる、少なくとも1層の導電層を有する内層コア基板を製造する工程、b)少なくとも一面に導電層を有する銅張積層板からなる外層ビルドアップ層を前記内層コア基板に接着材を介して積層し、積層前または後で前記銅張積層板の導電層の導通用孔の形成部位に穿孔用の銅箔の開口を形成して積層回路基材とする工程、c)前記積層回路基材に対し、外層側ほど径が大きくなるステップビアホール用の導通用孔を形成する工程、およびd)前記導通用孔に対し、導電化処理を行い電解めっきによりビアホールを形成する工程、を含み、前記内層コア基板に外層ビルドアップ層を積層した構造である多層プリント配線板の製造方法において、
    前記工程c)は、
    前記穿孔用の銅箔の開口に対し、銅の融点以上まで加熱可能なレーザ光を照射することにより前記外層ビルドアップ層の層間絶縁樹脂および前記接着をコンフォーマル加工により穿孔し、
    さらに前記レーザ光を照射することにより、前記内層コア基板における前記レーザ光の照射面側の導電層および前記内層コア基板の前記絶縁ベースを穿孔し、
    前記穿孔用の銅箔の開口の中心と前記ダイレクト加工により形成された前記内層コア基板の導電層の孔の中心とが略等しい位置にあるステップビアホール用の導通用孔を形成することを特徴とする多層プリント配線板の製造方法。
JP2007077033A 2007-03-23 2007-03-23 多層プリント配線板の製造方法 Active JP5165265B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007077033A JP5165265B2 (ja) 2007-03-23 2007-03-23 多層プリント配線板の製造方法
TW97103731A TWI403242B (zh) 2007-03-23 2008-01-31 Production method of multilayer printed wiring board
CN2008100872160A CN101272661B (zh) 2007-03-23 2008-03-24 多层印刷布线板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007077033A JP5165265B2 (ja) 2007-03-23 2007-03-23 多層プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
JP2008235801A JP2008235801A (ja) 2008-10-02
JP5165265B2 true JP5165265B2 (ja) 2013-03-21

Family

ID=39908207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007077033A Active JP5165265B2 (ja) 2007-03-23 2007-03-23 多層プリント配線板の製造方法

Country Status (3)

Country Link
JP (1) JP5165265B2 (ja)
CN (1) CN101272661B (ja)
TW (1) TWI403242B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5485299B2 (ja) * 2010-02-08 2014-05-07 日本メクトロン株式会社 多層プリント配線板の製造方法
CN101945535B (zh) * 2010-08-30 2011-12-28 昆山元茂电子科技有限公司 设置有较厚内层基板的pcb板
CN103391682B (zh) * 2012-05-10 2016-07-06 深南电路有限公司 具有台阶槽的pcb板的加工方法
JP2013243227A (ja) * 2012-05-18 2013-12-05 Ibiden Co Ltd 配線板及びその製造方法
TWI452955B (zh) * 2012-10-08 2014-09-11 Subtron Technology Co Ltd 基板結構的製作方法
CN104955276A (zh) * 2014-03-24 2015-09-30 深南电路有限公司 电路板台阶孔的加工方法和具有台阶孔的电路板
CN104392934A (zh) * 2014-10-31 2015-03-04 华进半导体封装先导技术研发中心有限公司 封装基板的阻焊制作方法
US10499509B1 (en) * 2018-12-31 2019-12-03 General Electric Company Methods and systems for a flexible circuit
CN113727539A (zh) * 2021-08-30 2021-11-30 德中(天津)技术发展股份有限公司 选择性电镀孔,激光制抗镀图案,图形电镀蚀刻的制造电路板方法
CN113709985A (zh) * 2021-08-30 2021-11-26 德中(天津)技术发展股份有限公司 选择性电镀孔、焊盘,激光制抗蚀图案,化学蚀刻制导电图案的制造电路板方法
CN114554681B (zh) * 2022-03-28 2024-04-12 黄石永兴隆电子有限公司 一种含有阶梯型盲孔的线路板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2562373B2 (ja) * 1990-03-31 1996-12-11 日本メクトロン株式会社 多層回路基板の層間導通構造の形成法
JP3815765B2 (ja) * 1998-01-14 2006-08-30 三井金属鉱業株式会社 多層プリント配線板の製造方法
JP4128649B2 (ja) * 1998-03-26 2008-07-30 富士通株式会社 薄膜多層回路基板の製造方法
KR100349119B1 (ko) * 1999-05-18 2002-08-17 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2003078247A (ja) * 2001-08-30 2003-03-14 Kyocera Corp 配線基板およびその製造方法
JP2005166764A (ja) * 2003-11-28 2005-06-23 Toshiba Corp 多層プリント配線板および多層プリント配線板の製造方法
JP2005183798A (ja) * 2003-12-22 2005-07-07 Toshiba Corp 多層プリント配線板および多層プリント配線板の製造方法

Also Published As

Publication number Publication date
CN101272661B (zh) 2011-04-06
TW200847883A (en) 2008-12-01
TWI403242B (zh) 2013-07-21
JP2008235801A (ja) 2008-10-02
CN101272661A (zh) 2008-09-24

Similar Documents

Publication Publication Date Title
JP5165265B2 (ja) 多層プリント配線板の製造方法
JP4767269B2 (ja) 印刷回路基板の製造方法
JP4527045B2 (ja) ケーブル部を有する多層配線基板の製造方法
JP5073395B2 (ja) 多層プリント配線板の製造方法
JP5014878B2 (ja) 多層プリント配線板の製造方法およびその配線板
WO2008004382A1 (fr) Procédé de fabrication d'une plaque de circuit imprimé à couches multiples
JP2010232249A (ja) 多層プリント配線板とその製造方法
JP2009111133A (ja) 膜状抵抗素子を内蔵した多層プリント配線板の製造方法
JP5693339B2 (ja) 多層プリント配線板およびその製造方法
JP4857433B2 (ja) 金属積層板、金属積層板の製造方法及び印刷回路基板の製造方法
JP5485299B2 (ja) 多層プリント配線板の製造方法
TWI459879B (zh) Method for manufacturing multilayer flexible printed wiring board
JP4813204B2 (ja) 多層回路基板の製造方法
JP4319917B2 (ja) 部品内蔵配線板の製造方法
JP4302045B2 (ja) 多層フレキシブル回路配線基板及びその製造方法
JP4397793B2 (ja) 回路基板およびその製造方法
JP5000742B2 (ja) ケーブル部を有する多層配線基板の製造方法
KR20090017754A (ko) 다층인쇄회로기판의 제조방법
JP2005236129A (ja) 半導体装置用テープキャリアおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5165265

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250