JP5014878B2 - 多層プリント配線板の製造方法およびその配線板 - Google Patents

多層プリント配線板の製造方法およびその配線板 Download PDF

Info

Publication number
JP5014878B2
JP5014878B2 JP2007132868A JP2007132868A JP5014878B2 JP 5014878 B2 JP5014878 B2 JP 5014878B2 JP 2007132868 A JP2007132868 A JP 2007132868A JP 2007132868 A JP2007132868 A JP 2007132868A JP 5014878 B2 JP5014878 B2 JP 5014878B2
Authority
JP
Japan
Prior art keywords
hole
layer
wiring board
diameter
conduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007132868A
Other languages
English (en)
Other versions
JP2008288434A (ja
Inventor
田 文 彦 松
葉 雅 一 稲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Priority to JP2007132868A priority Critical patent/JP5014878B2/ja
Priority to TW097107110A priority patent/TWI400023B/zh
Priority to CN200810099927XA priority patent/CN101309558B/zh
Priority to KR1020080045449A priority patent/KR101387564B1/ko
Publication of JP2008288434A publication Critical patent/JP2008288434A/ja
Application granted granted Critical
Publication of JP5014878B2 publication Critical patent/JP5014878B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、ビルドアップ型多層プリント配線板の製造方法および配線板の構造に関し、特に層間接続部にステップビア構造を含む多層フレキシブルプリント配線板の製造方法および配線板の構造に関する。
近年、電子機器、特に携帯電話の小型化・高機能化はめざましく、それに伴い多層フレキシブルプリント配線板に実装される部品もCSP(チップサイズパッケージ)に置き換わり、高密度にパッケージングして基板サイズを大きくすることなく高機能を付加しようという流れがある。
そこで、高密度実装を実現するため、両面あるいは多層フレキシブルプリント配線板をコア基板として、1〜2層程度のビルドアップ層を両面あるいは片面に有するビルドアップ型多層フレキシブルプリント配線板も実用化されてきている。
この工程を増やすことなく高密度な層間接続を可能とするものとして、特許文献1(P3、図1)では、段状のビアホールとステップビアホールとを組み合わせることが提案されている。
これは、多層構造の層間接続を一括で行うことが可能な手法で、内層に行くに従ってレーザ加工用のメタルマスク、コンフォーマルマスクの径を、位置ズレ等を考慮しつつ小さくしていき、レーザ加工により導通用孔を形成し、めっき等により層間接続を得る。
しかしながら、このステップビアホールを形成する上では幾つか問題がある。まず、上述したように、位置ズレを考慮し、外層側のコンフォーマルマスクを大きく形成する必要があり、積層等の位置精度によっては、必ずしも高密度な層間接続にならないことがある。また、各層のコンフォーマルマスクの中心が揃わない場合に、外層側のコンフォーマルマスクが庇のようになり、内層側のレーザ加工の不良原因となったり、導通用孔の形成後にめっきを行った際のめっき付き周りが不安定になったりする。
このため、めっきボイド等の不良が発生し易く、めっきで得られたステップビアホールが非対称構造となって、温度サイクル試験等でステップビアホールに発生する熱応力が局所的に大きくなり、層間接続の信頼性が低下する原因ともなる。
このような理由から、結局、ビアホールの信頼性を得るためには、めっき厚を厚くする必要があり、めっき厚を厚くすると導体層厚が厚くなり、結局、微細回路の形成は困難である。
ビルドアップ層と内層の両面コア基板とを電気的に接続するビアホールの接続信頼性を確保するためには、ビルドアップ層のビアホールの壁面のめっき厚も厚くする必要がある。このため、微細回路の形成は困難であり、高密度実装の要求を満足することができない。そこで、微細回路の形成能力の不足を層数の増加で補うべく、さらに2段目のビルドアップを行う手法が提案されている。
特許第2562373号公報 特開2001-177248号公報
しかし、この手法を用いて、2段ビルドアップ型多層フレキシブルプリント配線板を作製するには、逐次積層を繰り返すため、層数が増すにつれて工程が煩雑になり、歩留まりが低下する問題がある。
上述の問題点につき、図3により説明する。図3に示すように、内層コア基板121にビルドアップ層122を組み合わせてケーブル部123を有する多層プリント基板124を構成する場合に、下記の問題点が生じる。
予め作製したレーザ加工の際のコンフォーマルマスク111および内層の両面コア基板121に形成したレーザ加工用のコンフォーマルマスク112を用いてレーザ加工を行い、後にめっきを付けてビアホールとなる導通用孔101a,101bを形成する。
導通用孔101aについては、コンフォーマルマスク111とコンフォーマルマスク112との位置ズレを考慮し、コンフォーマルマスク111の直径を250μm、コンフォーマルマスク112の直径を50μmとした。
この際、図3に示すように、積層時に位置ズレが起こることから、コンフォーマルマスク111とコンフォーマルマスク112との中心位置は揃わない。最大で約100μm程度の位置ズレが発生するから、導通用孔101aの下側の孔の安定したレーザ加工が困難である。
次に、導通用孔101a,101bを有する多層回路基材に、25〜30μm程度の電解めっきを行い、導通用孔101aより得られたステップビアホール102a、導通用孔101bより得られたビアホール102bを形成し、これらを用いて層間導通をとる。
このとき、上述したようにコンフォーマルマスク111とコンフォーマルマスク112との中心が最大で約100μm程度の位置ズレを起こすことから、導通用孔101aの下側の孔へのめっき付き周りが不安定になる。
そのため、めっきボイド等103の不良が発生し易く、めっきされて得られたステップビアホールが構造的に非対称となることから、温度サイクル試験等でステップビアホール102aに発生する熱応力が局所的に大きくなり、層間接続信頼性の低下の原因ともなる。また、局所的にめっき厚が薄い箇所が発生し易いことから、これについても温度サイクル試験等の層間接続信頼性の低下の原因となる。
これらのことから、高密度実装が可能なケーブル部を有する多層プリント配線板を安価かつ安定的に製造する方法の出現が望まれている。
本発明は、上述の点を考慮してなされたもので、層間接続部にステップビア構造を含む多層プリント配線板のうち、ステップビアの上穴と下穴との中心が略等しい位置に配置された多層プリント配線板を安価かつ安定的に製造する方法を提供することを目的とする。
上記目的達成のため、本願では、次の各発明を提供する。
上記目的達成のため、本発明では、
a)樹脂フィルムからなる絶縁ベース材上に、少なくとも1層の導電層を有する内層コア基板を用意する工程、b)少なくとも一面に導電層を有する銅張積層板で構成された外層ビルドアップ層を、接着材を介して前記内層コア基板に積層する工程、c)積層前または後で、前記銅張積層板の導電層の導通用孔の形成部位にある銅箔に開口を形成し、積層回路基材を形成する工程、d)前記積層回路基材に対し、ステップビアホール用の導通用孔を形成する工程、およびe)前記導通用孔に対し、導電化処理を行い電解めっきにより前記ステップビアホールを含む層間接続を形成する工程、を含む多層プリント配線板の製造方法において、
前記内層コア基板を用意する工程a)は、
後工程で層間接続を形成する部位における前記導電層の厚みを他の部位の導電層の厚みよりも大きくし、
前記導通用孔を形成する工程d)は、
前記積層回路基材に対し、前記外層側の導通用孔の形成部位に前記ステップビアホールの下穴径に略等しい径の銅箔の開口を形成し、
前記銅箔の開口の略中心に対し、銅を除去し得る強さのレーザ光を前記ステップビアホールの上穴径に略等しいビーム径で照射して前記外層ビルドアップ層の層間絶縁樹脂および前記接着材に穿孔を形成し、
次いで前記レーザ光の径を前記ステップビアホールの下穴径に絞って照射して、前記内層コア基板における前記レーザ光の照射面側の導電層に、前記外層側の導通用孔の形成部位における前記ステップビアホールの下穴径に略等しい径の貫通孔を形成する
ことを特徴とする多層プリント配線板の製造方法、
を提供するものである。
また、第2の発明は、
内層コア基板に外層ビルドアップ層を積層した構造であり、前記外層ビルドアップ層と前記内層コア基板との層間接続を、外層側ほど導通用孔の径が大きくなる3層以上の配線層の層間接続を行うステップビアホール、および最外層とその1層下の配線層のみの層間接続を行うブラインドビアホールによって行うプリント配線板において、
前記ステップビアホールに対する前記内層コア基板の受けランドの導体厚が、前記ブラインドビアホールの受けランドの導体厚よりも薄いことを特徴とするプリント配線板、
を提供する。
これらの特徴により、本発明は次のような効果を奏する。
本発明によるケーブル部を有する多層プリント配線板は、3層の配線層を接続するステップビアホールの受けランドの銅厚を最外層とその1層下の配線層のみの層間接続を行うブラインドビアホールの受けランドの銅厚よりも薄くすることで、ステップビアホールを形成する際に、最外層のみコンフォーマルマスクを形成し、その中心にダイレクトレーザ加工によりステップビアホールの下穴を好適に形成できるため、歩留まりの向上や信頼性を確保するのに必要なめっき厚の低減が図れる。
この結果、本発明によれば、従来の製造方法では困難であった、層間接続部にステップビア構造を含む多層プリント配線板のうち、ステップビアの上穴と下穴の中心が略等しい位置に配置された多層プリント配線板を安価に安定的に製造する方法を提供できる。
以下、添付図面を参照して本発明の実施例を説明する。
図1は、本発明による多層プリント配線板の製造方法を示す断面工程図である。この多層プリント配線板は、層間接続部にステップビア構造を含んだ、ケーブル部を有する4層型多層プリント配線板である。
まず、図1A(1)に示すように、ポリイミド等の可撓性絶縁ベース材1(ここでは、厚さ25μmのポリイミド)の両面に厚さ7μmの銅箔2および3を有する両面銅張積層板4を用意し、この両面銅張積層板4に導通用孔5をNCドリル等で形成する。このときの銅箔2および3は、屈曲性に優れる圧延銅箔あるいは特殊電解銅箔が好ましい。
その後、導電化処理を行い、ケーブル等の配線パターン上にはめっきを付けずに、内壁に位置する部分のみに選択的に電解めっきを行うように、部分めっき用レジスト層6を形成する。
この場合、露光の位置ずれ、基板の寸法ばらつき、NCドリルの加工位置ずれ等を考慮した寸法のスルーホールランドも含めて、導通用孔5の内壁およびビルドアップ層との層間接続用孔の受けランドに位置する部分に、選択的に電解めっきを行うようにレジスト層6を形成することとする。ただし、ビルドアップ後にレーザで貫通させるランドには電解めっきを付けないため、これに相当する箇所にも部分めっき用レジスト層6を形成する。
次いで図1A(2)に示すように、導通用孔5および上記受けランドに位置する部分8に対し、10μm程度の電解めっきを行い、層間導通を取る。ここまでの工程で、スルーホール7を形成する。また、上記受けランドに位置する部分8にもめっきが厚付けされる。
続いて図1A(3)に示すように、両面の回路パターンをフォトファブリケーション手法により形成するためのレジスト層を形成する。レジスト層を用い、フォトファブリケーション手法により、回路パターン9およびランド10a,10bを形成し、さらにレジスト層を剥離する。ここまでの工程で、多層プリント配線板のコア基板となる両面コア基板11を得る。
この実施例1では、スルーホール型の両面コア基板を用いたが、ビアホール型の両面コア基板を用いてもよい。また、この実施例1では、先に導通用孔内および受けランドに部分めっきを行い、その後でケーブル等の回路パターンの形成を行ったが、先に導通用孔の穴明けをしてケーブル等の回路パターンを形成し、その後で、部分めっきにより導通用孔および受けランドの上にめっきを厚付けすることも可能である。
この後、両面コア基板11の銅表面に粗化処理を行い、後のカバーレイ形成時の密着性を向上させるとともに、ビルドアップ後にレーザ加工する際のレーザ光の吸収を安定的に向上させる。
ここでは、日本マクダーミット社(株)のマルチボンド150を用いた。処理前後で、炭酸ガスレーザ光(波長:約9.8μm)の吸収が、約20%から約30%に向上することを確認した。また、この粗化処理により、銅箔の厚みは約1μm薄くなる。
この後、図1A(4)に示すように、例えば12μm厚のポリイミドフィルム12上に厚さ20μmのアクリル・エポキシ等の接着材13を有するカバーレイ14を用意し、このカバーレイ14を両面コア基板11の両面に真空プレス、ラミネーター等で貼り付ける。ここまでの工程で、カバーレイ付きの両面コア基板15を得る。
次に図1B(5)に示すように、ポリイミド等の可撓性絶縁ベース材16(ここでは、厚さ25μmのポリイミド)の片面に厚さ7μmの銅箔17aを有する片面銅張積層板18aを用意し、さらに片面銅張積層板18aを型抜きし、この片面銅張積層板18aの銅箔17aにレーザ加工の際のコンフォーマルマスクを形成するためのレジスト層(図示せず)を形成する。
このレジスト層を用いたフォトファブリケーション手法により、レーザ加工の際のコンフォーマルマスク17b,17cを形成し、さらにレジスト層を剥離する。ここまでの工程で、多層プリント配線板のビルドアップ層18bを得る。
ビルドアップ層18bをカバーレイ付きの両面コア基板15にビルドアップするための接着材19を予め型抜きし、位置合わせを行う。接着材19としては、ローフロータイプのプリプレグやボンディングシート等の流れ出しの少ないものが好ましい。ここでは導体層を充填する必要がないため、接着材19の厚さは15μm程度、あるいはさらに薄いものが選択できる。
接着材19を介して、ビルドアップ層18bとカバーレイ付きの両面コア基板15とを真空プレス等で積層する。ここまでの工程で、多層回路基材20を得る。さらに、この後、多層回路基材20のビルドアップ層18bの銅箔表面に粗化処理を行い、ビルドアップ後にレーザ加工する際のレーザ光の吸収性を安定的に向上させる。この粗化処理の内容、効果は、前述の通りである。
なお、この銅箔表面に粗化処理を行う工程順序としては、(a)片面銅張積層板にまず粗化処理を行い、コンフォーマルマスクを形成し、両面コア基板に積層する、(b)コンフォーマルマスクを形成し、次に粗化処理を行い、両面コア基板に積層する、(c)コンフォーマルマスクを形成し、両面コア基板に積層した後、粗化処理を行う、の3つの態様があり、実施例1では(c)の工程順序により行っている。
この理由として、上記(a)、(b)のように積層前に粗化処理を行うと、積層の熱や圧力等の履歴で粗化面の形状や色調といったレーザ光の吸収に関係する表面状態が変化してしまうことに加え、(a)では粗化処理後に、フォトファブリケーション手法によるコンフォーマルマスクを形成する際のエッチングレジストと銅との密着性が必要以上に向上し、コンフォーマルマスク形成工程でのエッチングレジストの剥離が困難になるためである。
また、コンフォーマルマスクと内層コア基板のランドとの位置精度を高める別の工法として、次のような方法がある。片面銅張積層板を両面コア基板に積層し、両面コア基板に予め形成したターゲットマークや導通用孔を形成するランドを直接認識し、ダイレクト露光法によりコンフォーマルマスクを形成すると、最も位置ズレの少ない状態でコンフォーマルマスクが形成できる。さらにこの後、前述した粗化処理を行う。
次に図1B(6)に示すように、予め作製したレーザ加工の際のコンフォーマルマスク17b,17cを用いてレーザ加工を行い、ステップビアホール用の導通用孔21a、ビアホール用の導通用孔21bを形成する。レーザ加工法については、銅箔の貫通加工が必須であることから、銅を除去できるエキシマレーザ、UV-YAGレーザ、YAGレーザ、炭酸ガスレーザ等による加工が必要である。この実施例では、加工速度が速く、生産性に優れた炭酸ガスレーザを用いた。
コンフォーマルマスク17bの径は、形成されるステップビアホールの下側の孔の径に略等しく、コンフォーマルマスク17cの径は形成されるビアホールの径に略等しくなるよう、それぞれ形成されている。これにレーザ加工を行い、ステップビアホールを形成するコンフォーマルマスク17bに対しては、ステップビアホールの上穴径に略等しいビーム径のレーザビームを、コンフォーマルマスク17bの中心を画像処理の手法等で狙って照射する。これにより、図1Bに示すように、コンフォーマルマスク17bの径に略等しい径、ここではビーム径200μmで照射することで、まずランド10aまでの樹脂が除去される。
なお、図1Bに示すように、導通用孔21a,21cと導通用孔21bとが対向する位置に配置されている場合には、ランド10bを貫通させないことを考慮し、貫通加工を含む導通用孔21a,21cを先に形成し、その後で導通用孔21bを形成することが好ましい。
このため、図1Bにおいては、図中の上側の導通用孔21a,21cを先に加工し、下側の導通用孔21a,21cと導通用孔21bを加工する。したがって、実施例1においては、導通用孔21a,21cと導通用孔21bとが対向する場合、導通用孔21a,21cが全て上側に位置するように設計すると、レーザ加工を、まず上側の全ての導通用孔から行い、次に下側の全ての導通用孔に対し行うことが可能で、効率的である。
次いで図1C(7)に示すように、ステップビアホールを形成するコンフォーマルマスク17bに対して、さらにレーザをビーム径200μmで照射し、コンフォーマルマスク17bの銅箔を200μm径に貫通させ、その下の樹脂も除去する。
このとき、ランド10aは、図1B(6)で示したようにコンフォーマルマスク17bの延長上の樹脂が除去され、ランド10aの銅箔上にレーザビームが選択的に照射されている状態となる。この結果、ランド10aもコンフォーマルマスク17bの延長上の位置にコンフォーマルマスク17bの径に略等しい大きさに貫通する。
このとき、最後の1、2ショットは、画像処理の手法等でステップビアホール中心を狙った上で、所定のアパーチャー等でビーム径を100μmまで絞って加工することにより、導通用孔21aの下側の孔21cの形状がさらに良好なものとなる。
形成された導通用孔21aの形状について整理すると、導通用孔21aの上側の孔の径は200μmとなり、導通用孔21aの下側の孔21cは100μmの穴径でランド10a上の導通用孔21aの上側の略中心に安定的に形成された。なお、導通用孔21bについては、貫通が生じないコンフォーマルレーザ加工により形成した。
図1B(6)から図1C(7)までの一連のレーザ加工の一例を示す。この場合、炭酸ガスレーザ加工機としてML605GTXIII-5100U2(三菱電機(株)製)を用い、画像処理によりあるいは基板上の複数点のターゲットマークを読み取ることにより、さらに多層回路基材20の寸法伸縮を個別に読み取ったり、補正を加える等して、コンフォーマルマスク17bの中心に位置合わせする。
そして、まず、ビーム径200μm、パルス幅15μsec、15mJ、3ショットにより加工し、所定のアパーチャー等でビーム径を100μmまで絞り、パルス幅15μsec、10mJ、1ショットを更に加えることで、コンフォーマルマスク17bの銅箔を200μm径に開口する。そして、銅厚が薄く炭酸ガスレーザ光の吸収の良い表面状態としたランド10aは、100μm径で貫通し、その他のめっきで厚付けしたランド10bは、炭酸ガスレーザ光の吸収の良い表面状態であっても貫通せずに、導通用孔21aを形成した。
コンフォーマルマスク17bおよびランド10aの銅箔の所定の箇所を安定した径で貫通するためには、レーザ光の中心がエネルギー密度の高い、ガウシアン分布等のビームプロファイルを有するレーザ光学系が必要となる。
コンフォーマルマスク17bおよびランド10aの銅厚みとしては、10μm以下であれば上述のレーザ加工条件の±30%程度のエネルギー量においても再現性よく貫通することを確認している。5μm以下の厚みになると、上述の粗化工程、この後のめっき前処理のエッチング等で残すべきランドの銅が部分的になくなることもあるため、銅厚としては5〜10μmが好ましい。
ランド10bの銅厚みについては、下側の孔21cのレーザ照射面の反対面に位置するランド10bの銅厚みを厚くしておくことで、ランド10bの貫通に対するマージンを得ることができる。具体的には、14μm以上であれば、貫通に必要なレーザのエネルギーが3倍以上になることも確認しており、十分なマージンとなる。このため、14μm以上の銅厚であることが好ましい。
さらに、電解めっきにより層間接続を取るためのデスミア処理、導電化処理を行う。ただし、導通用孔21aの下側の孔21cの周縁にあるランド10aの銅箔は除去しておく。この銅箔は溶融して、後のめっき工程において、めっきボイドを発生させる等の不具合の原因となることもあるため、デスミア処理工程中に過硫酸アンモニウム水溶液等のエッチング液で2μm程度エッチングして除去した。
図1Cに示すように、導通用孔21a,21cと導通用孔21bとが対向する位置に配置されている場合においては、ランド10bの上下面両側からエッチングされるが、上述したように、ランド10bの銅厚みを厚くしていることから、このエッチング工程やその後のめっきの前処理工程等においても貫通は発生しない。
次に図1C(8)に示すように、導通用孔21a,21bを有する多層回路基材22に10〜15μm程度の電解めっきを行い、導通用孔21aより得られたステップビアホール23a、導通用孔21bより得られたビアホール23bを形成し、層間導通を取る。ステップビアホール23aの上穴および下穴の中心には位置ズレが発生しないことから、導通用孔の下側の孔へのめっき付き周りが安定である。
この結果、めっきボイド等の不良が発生し難く、めっきで得られたステップビアホールが対称構造になって、温度サイクル試験等でステップビアホール23aに発生する熱応力が均一に分散するため、層間接続の信頼性が向上する。これにより、上述のように電解めっき厚は10〜15μm程度で良好な層間接続の信頼性を確保できる。
ここまでの工程で、層間導通の完了した多層回路基材24を得る。また、挿し部品等の実装用の貫通穴が必要な場合には、導通用孔の形成の際にNCドリル等で貫通孔を形成し、上記ビアホールのめっきの際にスルーホールを同時に形成することも可能である。
次に図1D(9)に示すように、外層のパターン25を通常のフォトファブリケーション手法により形成する。この際、コア基板15のカバーフィルム12の上に析出しためっき層があれば、これも除去される。
この後、必要に応じて基板表面に半田めっき、ニッケルめっき、金めっき等の表面処理を施し、フォトソルダーレジスト層の形成および外形加工を行うことで、内層にケーブル部を有する4層型多層プリント配線板26を得る。
高密度実装基板に要求されるパターン形成能力としては、例えば0.5mmピッチCSPを実装するランドの大きさが300μmとすると、ランド間にパターンを1本通すためには、ライン/スペース=50μm/50μm、ピッチ100μmの構造を形成する必要がある。
しかしながら、上述のように厚み10〜15μm程度の電解めっきを7μm厚の銅箔上に行うと、外層の総導体厚は17〜22μmになり、ピッチ100μmの微細パターンを歩留まり良く形成することが十分可能であるため、高密度実装の要求を満足することができる。
また、ケーブルが第2層に配置されているから、最短距離で部品実装部を接続するには、第1層と第2層とを接続するビアホールが狭ピッチに配置可能であり、かつ第2層の配線が微細であることが必要である。
ビアホールの配置に関しては、ビアホール23a,23bがビアホール径200μm以下に形成できるから、ピッチ0.4mm以下に配置可能である。本発明によるケーブル部を有する多層プリント配線板の層間接続構造は、ビアホール径200μm以下のビアホール23aを採用しているため、高密度化に有利な構造となる。
図2A、Bは、本発明の6層型多層プリント配線板の製造方法を示す断面工程図である。まず、図1A(1)〜(4)と同様の手法により、導通用孔内と受けランドに部分めっきによる厚付けを行ったカバーレイ付きの両面コア基板15を準備する。
次に、図2A(1)に示すように、ポリイミド等の可撓性絶縁ベース材46(ここでは、厚さ25μmのポリイミド)の両面に厚さ7μmの銅箔47aおよび48aを有する、両面銅張積層板49aを用意し、さらに両面銅張積層板49aを型抜きし、両面銅張積層板49aの銅箔47aに対してはレーザ加工の際のコンフォーマルマスクを、銅箔48aに対してはステップビアホールの2層目のランドとなる48bと内層の配線を、フォトファブリケーション手法により形成するためのレジスト層を両面に形成する。
このレジスト層を用い、フォトファブリケーション手法により、レーザ加工の際のコンフォーマルマスク47b,47c,47dを形成し、さらにレジスト層を剥離する。ここまでの工程で多層プリント配線板のビルドアップ層49bを得る。
ビルドアップ層49bをカバーレイ付きの両面コア基板15にビルドアップするための接着材50を予め型抜きし、位置合わせを行う。接着材50としては、ローフロータイプのプリプレグやボンディングシート等の流れ出しの少ないものが好ましい。
ここでは導体層を充填する必要がないため、接着材50の厚さは15μm程度、あるいはさらに薄いものが選択できる。接着材50を介してビルドアップ層49bとカバーレイ付きの両面コア基板15とを真空プレス等で積層する。ここまでの工程で、多層回路基材21を得る。さらに、この後、多層回路基材51のビルドアップ層49bの銅箔表面に粗化処理を行い、ビルドアップ後にレーザ加工する際のレーザ光の吸収を安定的に向上させる。この粗化処理の内容、効果は前述の通りである。
また、コンフォーマルマスクと内層コア基板のランドとの位置精度を高める別の工法として、次のような方法がある。片面銅張積層板を両面コア基板に積層し、両面コア基板に予め形成したターゲットマークや導通用孔を形成するランドを直接認識し、ダイレクト露光方法によりコンフォーマルマスクを形成すると、最も位置ズレの少ない状態で、コンフォーマルマスクが形成できる。さらにこの後、前述した粗化処理を行う。
次に図2A(2)に示すように、予め作製したレーザ加工の際のコンフォーマルマスク47b,47c,47dを用いてレーザ加工を行い、ステップビアホール用の導通用孔52a、第2層の導体層と導通を取らず、第3層へ直接電気的接続を行うスキップビアホール用の導通用孔52b、ビアホール用の導通用孔52dを形成する。
レーザ加工法については、銅箔の貫通加工が必須であることから、レーザ照射により銅を除去できるエキシマレーザ、UV-YAGレーザ、YAGレーザ、炭酸ガスレーザ等による加工が必要である。この実施例では、加工速度が速く、生産性に優れた炭酸ガスレーザを用いた。
コンフォーマルマスク47bの径は、形成されるステップビアホールの下側の孔の径に略等しく、コンフォーマルマスク47c,47dの径は、形成されるスキップビアホールおよびビアホールの径に略等しくなるよう、それぞれ形成されている。
これにレーザ加工を行い、ステップビアホールを形成するコンフォーマルマスク47bに対しては、ステップビアホールの上穴径に略等しいビーム径のレーザビームをコンフォーマルマスク47bの中心を画像処理の手法等で狙って照射する。図2Aに示すように、コンフォーマルマスク47bの径に略等しい径、ここではビーム径200μmで照射することで、まずランド48bまでの樹脂が除去される。
次に図2B(3)に示すように、ステップビアホールを形成するコンフォーマルマスク47bに対して、さらにレーザをビーム径200μmで照射し、コンフォーマルマスク47bの銅箔を200μm径に貫通させ、その下の樹脂も除去する。このとき、図2A(2)で示したように、コンフォーマルマスク47bの延長上の樹脂が除去され、ランド48bの銅箔上にレーザビームが選択的に照射されている状態となる。このため、ランド48bもコンフォーマルマスク47bの延長上の位置が、コンフォーマルマスク47bの径に略等しい大きさで貫通してビアホールが形成される。
このとき、最後の1、2ショットは、画像処理の手法等でステップビアホールの中心を狙った上で、所定のアパーチャー等でビーム径を100μmまで絞って加工することで、導通用孔52aの下側の孔52dの形状が、さらに良好なものとなる。
形成された導通用孔52aの形状について整理すると、導通用孔52aの上側の孔の径は200μmとなり、導通用孔52aの下側の孔52dは、100μmの穴径でランド48bの導通用孔52aの上側の略中心に安定的に形成された。なお、導通用孔52bおよび52cについては、貫通が生じないコンフォーマルレーザ加工により形成した。
図2A(2)および図2B(3)における一連のレーザ加工の条件例として、以下のように行った。炭酸ガスレーザ加工機としてML605GTXIII-5100U2(三菱電機(株)製)を用い、画像処理の手法、あるいは基板上の複数点のターゲットマークの読み取りにより、さらに多層回路基材51の寸法伸縮を個別に読み取って補正を加える等して、コンフォーマルマスク47bの中心に位置合わせする。
そして、まず、ビーム径200μm、パルス幅15μsec、15mJ、3ショットにより加工し、所定のアパーチャー等でビーム径を100μmまで絞り、パルス幅15μsec、10mJ、1ショットを更に加えることで、コンフォーマルマスク47bの銅箔に200μm径の開口を形成し、銅厚が薄く炭酸ガスレーザ光の吸収の良い表面状態としたランド48aは100μm径で貫通し、その他のめっきで厚付けしたランド10bは炭酸ガスレーザ光の吸収の良い表面状態であっても貫通せずに、導通用孔52aを形成した。
コンフォーマルマスク47bおよびランド48aの銅箔の所定の箇所を安定した径で貫通するためには、レーザ光の中心がエネルギー密度の高い、ガウシアン分布等のビームプロファイルを有するレーザ光学系が必要となる。
コンフォーマルマスク47bおよびランド48aの銅厚みとしては、10μm以下であれば上述のレーザ加工条件の±30%程度のエネルギー量においても再現性よく貫通することを確認している。5μm以下の厚みになると、上述の粗化工程、この後のめっき前処理のエッチング等で残すべきランドの銅が部分的になくなることもあるため、銅厚としては5〜10μmが好ましい。
ランド10bの銅厚みについては、下側の孔52cのレーザ照射面に位置するランド10bの銅厚みを厚くしておくことで、ランド10bの貫通に対するマージンを得ることができる。具体的には、14μm以上であれば、貫通に必要なレーザのエネルギーが3倍以上になることも確認しており、十分なマージンとなる。このため、14μm以上の銅厚であることが好ましい。
さらに、電解めっきにより層間接続を取るためのデスミア処理、導電化処理を行う。ただし、導通用孔52aの下側の孔52c周縁のランド48aの銅箔は溶融しており、後のめっき工程において、めっきボイドを発生させる等の不具合の原因となり得るため、デスミア処理工程中に過硫酸アンモニウム水溶液等のエッチング液で2μm程度エッチングし、溶融した銅箔を除去した。
次に図2B(4)に示すように、導通用孔52a,52b,52dを有する多層回路基材23に10〜15μm程度の電解めっきを行い、導通用孔52aより得られたステップビアホール54a、導通用孔52bより得られたスキップビアホール54b、導通用孔52dより得られたビアホール54cを形成し、層間導通を取る。
ステップビアホール54aの上穴と下穴とは中心の位置ズレが発生しないことから、導通用孔の下側の孔へのめっき付き周りが安定である。この結果、めっきボイド等の不良が発生し難く、めっきされて得られたステップビアホールが対称構造になって、温度サイクル試験等でステップビアホール54aに発生する熱応力が均一に分散するので、層間接続の信頼性が向上する。これにより、上述のように、電解めっき厚は、10〜15μm程度で良好な層間接続信頼性を確保できる。
ここまでの工程で、層間導通の完了した多層回路基材55を得る。また、挿し部品等の実装用の貫通穴が必要な場合には、導通用孔の形成の際にNCドリル等で貫通孔を形成し、上記ビアホールめっきの際にスルーホールを同時に形成することも可能である。
さらに、外層のパターン56を通常のフォトファブリケーション手法により形成する。この際、コア基板15のカバーフィルム12の上に析出しためっき層があれば、これも除去される。この後、必要に応じて基板表面に半田めっき、ニッケルめっき、金めっき等の表面処理を施し、フォトソルダーレジスト層の形成および外形加工を行うことで、内層にケーブル部を有する6層型多層プリント配線板57を得る。
本発明に係る4層型多層プリント配線板の製造方法における部分工程を示す概念的断面図。 本発明に係る4層型多層プリント配線板の製造方法における部分工程を示す概念的断面図。 本発明に係る4層型多層プリント配線板の製造方法における部分工程を示す概念的断面図。 本発明に係る4層型多層プリント配線板の製造方法における部分工程を示す概念的断面図。 本発明の6層型多層プリント配線板の製造方法における部分工程を示す概念的断面図。 本発明の6層型多層プリント配線板の製造方法における部分工程を示す概念的断面図。 従来のビルドアップ型多層プリント基板における導通孔形成にかんする不具合を示す説明図。
符号の説明
1 可撓性絶縁ベース材
2,3 銅箔
4 両面銅張積層板
5 導通用孔
6 部分めっき用レジスト層
7 スルーホール
8 受けランドに位置する部分
9 回路パターン
10a,10b ランド
11 両面コア基板
12 ポリイミドフィルム
13 接着材
14 カバーレイ
15 両面コア基板
16 可撓性絶縁ベース材
17a 銅箔
17b,17b コンフォーマルマスク
18a 片面銅張積層板
18b ビルドアップ層
19 接着材
20 多層回路基材
21a,21b 導通用孔
21c 導通用孔21aの下側の孔
22 多層回路基材
23a ステップビアホール
23b ビアホール
24 層間導通の完了した多層回路基材
25 外層回路パターン
26 4層型多層プリント配線板
46 可撓性絶縁ベース材
47a 銅箔
47b,47c,47d コンフォーマルマスク
48a 銅箔
48b ランド
49a 片面銅張積層板
49b ビルドアップ層
50 接着材
51 多層回路基材
52a,52b 導通用孔
52c 導通用孔52aの下側の孔
52d 導通用孔
53 多層回路基材
54a,54b ステップビアホール
54c ビアホール
55 層間導通の完了した多層回路基材
56 外層回路パターン
57 6層型多層プリント配線板
101a、101b 導通用孔
102a ステップビアホール
103 めっきボイド等
111,112 コンフォーマルマスク
121 内層コア基板
122 ビルドアップ層
123 ケーブル部
124 多層プリント基板

Claims (3)

  1. a)樹脂フィルムからなる絶縁ベース材上に、少なくとも1層の導電層を有する内層コア基板を用意する工程、b)少なくとも一面に導電層を有する銅張積層板で構成された外層ビルドアップ層を、接着材を介して前記内層コア基板に積層する工程、c)積層前または後で、前記銅張積層板の導電層の導通用孔の形成部位にある銅箔に開口を形成し、積層回路基材を形成する工程、d)前記積層回路基材に対し、ステップビアホール用の導通用孔を形成する工程、およびe)前記導通用孔に対し、導電化処理を行い電解めっきにより前記ステップビアホールを含む層間接続を形成する工程、を含む多層プリント配線板の製造方法において、
    前記内層コア基板を用意する工程a)は、
    後工程で層間接続を形成する部位における前記導電層の厚みを他の部位の導電層の厚みよりも大きくし、
    前記導通用孔を形成する工程d)は、
    前記積層回路基材に対し、前記外層側の導通用孔の形成部位に前記ステップビアホールの下穴径に略等しい径の銅箔の開口を形成し、
    前記銅箔の開口の略中心に対し、銅を除去し得る強さのレーザ光を前記ステップビアホールの上穴径に略等しいビーム径で照射して前記外層ビルドアップ層の層間絶縁樹脂および前記接着材に穿孔を形成し、
    次いで前記レーザ光の径を前記ステップビアホールの下穴径に絞って照射して、前記内層コア基板における前記レーザ光の照射面側の導電層に、前記外層側の導通用孔の形成部位における前記ステップビアホールの下穴径に略等しい径の貫通孔を形成する
    ことを特徴とする多層プリント配線板の製造方法。
  2. 請求項1記載の多層プリント配線板の製造方法において、
    前記導通用孔の形成部位が前記配線板の厚み方向の両側の同一位置である場合、前記配線板の厚み方向の一方の側の貫通孔を形成し、次いで他の側の貫通孔を形成することを特徴とする多層プリント配線板の製造方法。
  3. 内層コア基板に外層ビルドアップ層を積層した構造であり、前記外層ビルドアップ層と前記内層コア基板との層間接続を、外層側ほど導通用孔の径が大きくなる3層以上の配線層の層間接続を行うステップビアホール、および最外層とその1層下の配線層のみの層間接続を行うブラインドビアホールによって行うプリント配線板において、
    前記ステップビアホールに対する前記内層コア基板の受けランドの導体厚が、前記ブラインドビアホールの受けランドの導体厚よりも薄いことを特徴とするプリント配線板。
JP2007132868A 2007-05-18 2007-05-18 多層プリント配線板の製造方法およびその配線板 Active JP5014878B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007132868A JP5014878B2 (ja) 2007-05-18 2007-05-18 多層プリント配線板の製造方法およびその配線板
TW097107110A TWI400023B (zh) 2007-05-18 2008-02-29 Multilayer printed circuit boards and their wiring boards
CN200810099927XA CN101309558B (zh) 2007-05-18 2008-05-15 多层印刷电路板的制造方法及电路板
KR1020080045449A KR101387564B1 (ko) 2007-05-18 2008-05-16 다층 프린트 배선판의 제조방법 및 그 배선판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007132868A JP5014878B2 (ja) 2007-05-18 2007-05-18 多層プリント配線板の製造方法およびその配線板

Publications (2)

Publication Number Publication Date
JP2008288434A JP2008288434A (ja) 2008-11-27
JP5014878B2 true JP5014878B2 (ja) 2012-08-29

Family

ID=40125717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007132868A Active JP5014878B2 (ja) 2007-05-18 2007-05-18 多層プリント配線板の製造方法およびその配線板

Country Status (4)

Country Link
JP (1) JP5014878B2 (ja)
KR (1) KR101387564B1 (ja)
CN (1) CN101309558B (ja)
TW (1) TWI400023B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231596A (ja) * 2008-03-24 2009-10-08 Fujitsu Ltd 多層配線板、多層配線板ユニット、および電子機器
KR20110028951A (ko) * 2009-09-14 2011-03-22 삼성전기주식회사 인쇄회로기판 및 그의 제조방법
WO2011096293A1 (ja) * 2010-02-08 2011-08-11 日本メクトロン株式会社 多層プリント配線板の製造方法
CN103379750B (zh) * 2012-04-27 2016-06-01 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
JP5452759B1 (ja) * 2013-09-09 2014-03-26 株式会社イースタン 配線基板の製造方法
CN112911835B (zh) * 2020-12-30 2023-03-10 恩达电路(深圳)有限公司 多层混压阶梯后压金属基高频电路板的生产方法
KR20230067984A (ko) * 2021-11-10 2023-05-17 (주)티에스이 극미세 비아를 포함하는 다층 회로 기판의 제조 방법 및 이에 의해 제조된 다층 회로 기판
CN114245575A (zh) * 2021-11-16 2022-03-25 龙南骏亚电子科技有限公司 一种pcb阻焊锯齿形电路板的设计方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2562373B2 (ja) * 1990-03-31 1996-12-11 日本メクトロン株式会社 多層回路基板の層間導通構造の形成法
JPH10190236A (ja) * 1996-12-26 1998-07-21 Nippon Carbide Ind Co Inc 多層配線板の製造方法
JPH10224040A (ja) * 1997-01-31 1998-08-21 Nippon Carbide Ind Co Inc 多層配線板の製造方法
US6380096B2 (en) * 1998-07-09 2002-04-30 Applied Materials, Inc. In-situ integrated oxide etch process particularly useful for copper dual damascene
JP2000031649A (ja) * 1998-07-14 2000-01-28 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2001144411A (ja) * 1999-09-03 2001-05-25 Mec Kk プリント配線板の孔あけ法およびそれに用いる表面処理剤
JP2001177248A (ja) * 1999-12-15 2001-06-29 Hitachi Ltd 配線基板及びその製造方法並びに電子機器
JP2001189559A (ja) * 1999-12-28 2001-07-10 Matsushita Electric Works Ltd ビルドアッププリント配線板の製造方法
JP2001308529A (ja) * 2000-04-21 2001-11-02 Ibiden Co Ltd 積層配線板およびその製造方法
JP2002299794A (ja) * 2001-04-03 2002-10-11 Ibiden Co Ltd ビアホールの形成方法およびビアホールを有する積層配線板
JP2003078247A (ja) * 2001-08-30 2003-03-14 Kyocera Corp 配線基板およびその製造方法
US6822332B2 (en) * 2002-09-23 2004-11-23 International Business Machines Corporation Fine line circuitization
US7180315B2 (en) * 2004-06-28 2007-02-20 Sv Probe, Ltd. Substrate with patterned conductive layer

Also Published As

Publication number Publication date
CN101309558A (zh) 2008-11-19
KR101387564B1 (ko) 2014-04-23
TWI400023B (zh) 2013-06-21
JP2008288434A (ja) 2008-11-27
TW200847886A (en) 2008-12-01
CN101309558B (zh) 2011-04-27
KR20080101762A (ko) 2008-11-21

Similar Documents

Publication Publication Date Title
JP5165265B2 (ja) 多層プリント配線板の製造方法
JP5014878B2 (ja) 多層プリント配線板の製造方法およびその配線板
JP3395621B2 (ja) プリント配線板及びその製造方法
JP5073395B2 (ja) 多層プリント配線板の製造方法
JP2011255407A (ja) レーザ加工方法、及び該レーザ加工方法を用いた多層フレキシブルプリント配線板の製造方法
JPH11346060A (ja) プリント配線板の製造方法
JP5066427B2 (ja) プリント配線板の製造方法
JP2009111133A (ja) 膜状抵抗素子を内蔵した多層プリント配線板の製造方法
JP5693339B2 (ja) 多層プリント配線板およびその製造方法
JP5485299B2 (ja) 多層プリント配線板の製造方法
JP4857433B2 (ja) 金属積層板、金属積層板の製造方法及び印刷回路基板の製造方法
JPH1075069A (ja) Yagレーザを利用したビルドアップ多層印刷回路基板の製造方法
JP2010278067A (ja) 多層フレキシブルプリント配線板の製造方法および多層回路基材
JP4813204B2 (ja) 多層回路基板の製造方法
JP4153328B2 (ja) 多層プリント配線板の製造方法
JP2000269647A (ja) 片面回路基板、多層プリント配線板およびその製造方法
JP2002134918A (ja) 多層プリント配線板の製造方法
JP2007311484A (ja) プリント配線板の製造方法及びプリント配線板
JP2023083009A (ja) 配線基板、及び配線基板の製造方法
JP2005064259A (ja) プリント配線板の製造方法
JPH10326973A (ja) 多層プリント配線板の製造方法
JP2001217546A (ja) 多層プリント配線板の製造方法
JP2002124774A (ja) 多層プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5014878

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250