JPH1075069A - Ｙａｇレーザを利用したビルドアップ多層印刷回路基板の製造方法 - Google Patents
Ｙａｇレーザを利用したビルドアップ多層印刷回路基板の製造方法Info
- Publication number
- JPH1075069A JPH1075069A JP9172410A JP17241097A JPH1075069A JP H1075069 A JPH1075069 A JP H1075069A JP 9172410 A JP9172410 A JP 9172410A JP 17241097 A JP17241097 A JP 17241097A JP H1075069 A JPH1075069 A JP H1075069A
- Authority
- JP
- Japan
- Prior art keywords
- copper foil
- resin
- plating
- copper
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 ＹＡＧレーザを利用して穴あけ工程を簡単に
し、更に、層間バイアホール形成の精度が向上するビル
ドアップ多層印刷回路基板を提供する。 【解決手段】 本発明によるビルドアップ多層印刷回路
基板の製造方法は、両面に銅箔を有する銅張積層板上４
０に通常のフォトエッチングにより印刷回路パターン４
２を形成する段階と、前記印刷回路パターンが形成され
た銅張積層板に、一側面に樹脂が取付けられた銅箔４４
を積置し、加熱、加圧して予備積層した基板を形成する
段階と、前記予備積層した基板をエッチングせずに、そ
のままＹＡＧレーザを照射し、所定の位置にバイアホー
ル４６を形成させる段階と、前記バイアホールが形成さ
れた予備積層した基板を、無電解めっきして無電解銅め
っき層を形成する段階と、前記無電解銅めっきした基板
を電解銅めっきをして、めっき層を形成させる段階とを
備えることを特徴とする。
し、更に、層間バイアホール形成の精度が向上するビル
ドアップ多層印刷回路基板を提供する。 【解決手段】 本発明によるビルドアップ多層印刷回路
基板の製造方法は、両面に銅箔を有する銅張積層板上４
０に通常のフォトエッチングにより印刷回路パターン４
２を形成する段階と、前記印刷回路パターンが形成され
た銅張積層板に、一側面に樹脂が取付けられた銅箔４４
を積置し、加熱、加圧して予備積層した基板を形成する
段階と、前記予備積層した基板をエッチングせずに、そ
のままＹＡＧレーザを照射し、所定の位置にバイアホー
ル４６を形成させる段階と、前記バイアホールが形成さ
れた予備積層した基板を、無電解めっきして無電解銅め
っき層を形成する段階と、前記無電解銅めっきした基板
を電解銅めっきをして、めっき層を形成させる段階とを
備えることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明はコンピューターまた
は携帯電話等に用いられる多層印刷回路基板の製造方法
に関するものであって、より詳細にはＹＡＧレーザ（Yt
trium Aluminum Garnet Laser ）を利用することによっ
て、穴あけ工程が簡単になり更に層間バイアホール（vi
a hole）の形成精度が向上するビルドアップ多層印刷回
路基板（build-up multi-layer printed circuit boar
d、以下、ビルドアップＭＬＢという）の製造方法に関
するものである。
は携帯電話等に用いられる多層印刷回路基板の製造方法
に関するものであって、より詳細にはＹＡＧレーザ（Yt
trium Aluminum Garnet Laser ）を利用することによっ
て、穴あけ工程が簡単になり更に層間バイアホール（vi
a hole）の形成精度が向上するビルドアップ多層印刷回
路基板（build-up multi-layer printed circuit boar
d、以下、ビルドアップＭＬＢという）の製造方法に関
するものである。
【０００２】
【従来の技術】電子部品と部品内蔵技術の発達と共に回
路導体を工夫した多層印刷回路基板の高密度化に対応し
た研究が活発に進んできた。その中でもビルドアップ
（buildup）方式により多層印刷回路基板を製造する方
法が広く用いられている。この方法は従来の一般的なＢ
ＶＨ（Blind via hole）を有する回路層を形成する工程
とは異なって絶縁層と回路導体層（circuit conducting
layer）を順次に積層させ多層回路板を形成する。ビル
ドアップによる印刷回路基板の製造は、その方法自体が
簡単というだけでなく、基板の層間回路の連結を成すバ
イアホールの形成が容易、極小径のバイアホールの形成
が可能であり、回路導体の厚さが薄い微小化回路の形成
が容易であるという利点がある。
路導体を工夫した多層印刷回路基板の高密度化に対応し
た研究が活発に進んできた。その中でもビルドアップ
（buildup）方式により多層印刷回路基板を製造する方
法が広く用いられている。この方法は従来の一般的なＢ
ＶＨ（Blind via hole）を有する回路層を形成する工程
とは異なって絶縁層と回路導体層（circuit conducting
layer）を順次に積層させ多層回路板を形成する。ビル
ドアップによる印刷回路基板の製造は、その方法自体が
簡単というだけでなく、基板の層間回路の連結を成すバ
イアホールの形成が容易、極小径のバイアホールの形成
が可能であり、回路導体の厚さが薄い微小化回路の形成
が容易であるという利点がある。
【０００３】このようなビルドアップＭＬＢ製造方法は
基板内にバイアホールを形成する加工方式により二種類
に分類することができる。一つはバイアホールを化学エ
ッチングで形成する方法であり、他の一つはバイアホー
ルをレ−ザにより加工する方法である。
基板内にバイアホールを形成する加工方式により二種類
に分類することができる。一つはバイアホールを化学エ
ッチングで形成する方法であり、他の一つはバイアホー
ルをレ−ザにより加工する方法である。
【０００４】最近では基板にバイアホール形成する際
に、化学エッチングよりもレ−ザ加工による方法が主に
利用されている。更に、上記レ−ザを利用したビルドア
ップＭＬＢ製造の場合、一般的にエキシマレ−ザ（Exci
mer laser ）を利用する方法が主に用いられている。
に、化学エッチングよりもレ−ザ加工による方法が主に
利用されている。更に、上記レ−ザを利用したビルドア
ップＭＬＢ製造の場合、一般的にエキシマレ−ザ（Exci
mer laser ）を利用する方法が主に用いられている。
【０００５】上記エキシマレ−ザを利用した一般的なビ
ルドアップＭＬＢは第４図のような工程を通じて製造さ
れる。第４図（ａ）、（ｂ）に図示するように、まず両
面に酸化銅膜が形成された絶縁層から構成される銅張積
層板１０に通常のフォトエッチングにより内層パターン
（inner pattern ）１２を形成し、内層パターン１２が
設けられた上記銅張積層板１０は、有機質フィルム１５
が取付けられた銅箔１４を加熱、加圧の下に（ｃ）のよ
うに予備積層する。上記有機質フィルム取り付け銅箔１
４は、主に無機質繊維強化剤を含まない有機質フィルム
１５、例えばポリイミドフィルムが取付けられた銅箔で
ある。しかし、エキシマレ−ザの場合銅箔加工が困難な
ため、上記予備積層した基板はエキシマレ−ザによるホ
ール加工前に、有機質フィルム取付け銅箔１４上の銅箔
を、エッチングにより取り除くべきである。銅箔１４の
無い有機質フィルム１５のみを用いることもできるが、
この場合予備積層のための加圧が困難であるという問題
がある。第４図（ｄ）はエッチングにより有機質フィル
ム取付け銅箔１４上の銅箔を取り除いた状態を示す。以
後上記基板は第４図（ｅ）のように、基板上にエキシマ
レ−ザを照射してバイアホール１６を加工する。この状
態で、ビルドアップの場合は、バイアホールの直径を約
０．０５−０．２ｍｍ位に加工することが可能である。
上記バイアホール１６は基板の層間接触が円滑に行われ
るように第４図（ｆ）のように、無電解化学Ｃｕめっき
（ｃｈｅｍｉｃａｌ ｃｏｐｐｅｒ ｐｌａｔｉｎｇ）
を行ってめっき層１７を形成する。次いで、電解めっき
を行って第４図（ｇ）のようなパターン１８を形成す
る。第４図（ｃ）から（ｇ）のような工程を繰り返せば
印刷回路層を所望の層数を形成することができる。そし
て、最終的に機械的穴あけ加工又はレ−ザ加工によって
スルーホール１９を形成して第４図（ｈ）のようなビル
ドアップＭＬＢが得られる。このような製造過程は基板
の両面に同一の過程により行われるものであるが第４図
においては便宜上一側面だけを図示した。
ルドアップＭＬＢは第４図のような工程を通じて製造さ
れる。第４図（ａ）、（ｂ）に図示するように、まず両
面に酸化銅膜が形成された絶縁層から構成される銅張積
層板１０に通常のフォトエッチングにより内層パターン
（inner pattern ）１２を形成し、内層パターン１２が
設けられた上記銅張積層板１０は、有機質フィルム１５
が取付けられた銅箔１４を加熱、加圧の下に（ｃ）のよ
うに予備積層する。上記有機質フィルム取り付け銅箔１
４は、主に無機質繊維強化剤を含まない有機質フィルム
１５、例えばポリイミドフィルムが取付けられた銅箔で
ある。しかし、エキシマレ−ザの場合銅箔加工が困難な
ため、上記予備積層した基板はエキシマレ−ザによるホ
ール加工前に、有機質フィルム取付け銅箔１４上の銅箔
を、エッチングにより取り除くべきである。銅箔１４の
無い有機質フィルム１５のみを用いることもできるが、
この場合予備積層のための加圧が困難であるという問題
がある。第４図（ｄ）はエッチングにより有機質フィル
ム取付け銅箔１４上の銅箔を取り除いた状態を示す。以
後上記基板は第４図（ｅ）のように、基板上にエキシマ
レ−ザを照射してバイアホール１６を加工する。この状
態で、ビルドアップの場合は、バイアホールの直径を約
０．０５−０．２ｍｍ位に加工することが可能である。
上記バイアホール１６は基板の層間接触が円滑に行われ
るように第４図（ｆ）のように、無電解化学Ｃｕめっき
（ｃｈｅｍｉｃａｌ ｃｏｐｐｅｒ ｐｌａｔｉｎｇ）
を行ってめっき層１７を形成する。次いで、電解めっき
を行って第４図（ｇ）のようなパターン１８を形成す
る。第４図（ｃ）から（ｇ）のような工程を繰り返せば
印刷回路層を所望の層数を形成することができる。そし
て、最終的に機械的穴あけ加工又はレ−ザ加工によって
スルーホール１９を形成して第４図（ｈ）のようなビル
ドアップＭＬＢが得られる。このような製造過程は基板
の両面に同一の過程により行われるものであるが第４図
においては便宜上一側面だけを図示した。
【０００６】しかし、上記のようにエキシマレ−ザを用
いてバイアホールを形成する従来方法の場合は、有機質
フィルム取付け銅箔をエッチングによって完全に取除い
て、さらにＣｕめっきを行わなければならないという短
所がある。特に、エキシマレ−ザの使用時の光の散乱を
防ぐために有機質フィルム取付け銅箔にイメージホール
マスク（image hole mask ）を用る必要がある。更に有
機質フィルムとしてＦＲ−４材質を用いる場合、エキシ
マレ−ザ加工が不可能であるため絶縁層の材質選択は制
約を受け、穴あけの深さを自由に選べないため基板の密
度が低下するという短所がある。この他にもエキシマレ
−ザ自体はＸｅ、Ｃｌ、Ｋｒ、Ｆ等の有害ガスを用いる
ため、完全密閉を要するなど工場稼働のために環境的な
制約を受ける。
いてバイアホールを形成する従来方法の場合は、有機質
フィルム取付け銅箔をエッチングによって完全に取除い
て、さらにＣｕめっきを行わなければならないという短
所がある。特に、エキシマレ−ザの使用時の光の散乱を
防ぐために有機質フィルム取付け銅箔にイメージホール
マスク（image hole mask ）を用る必要がある。更に有
機質フィルムとしてＦＲ−４材質を用いる場合、エキシ
マレ−ザ加工が不可能であるため絶縁層の材質選択は制
約を受け、穴あけの深さを自由に選べないため基板の密
度が低下するという短所がある。この他にもエキシマレ
−ザ自体はＸｅ、Ｃｌ、Ｋｒ、Ｆ等の有害ガスを用いる
ため、完全密閉を要するなど工場稼働のために環境的な
制約を受ける。
【０００７】他の例として、日本特開平４−１１１４９
７号のビルドアップＭＬＢ製造技術を挙げることができ
る。上記ビルドアップＭＬＢ製造方法は第５図（ａ）
（ｂ）のように、一面に金属層２２を有し、層間部に絶
縁層２０又は絶縁層２０と金属層２３と他の絶縁層２５
とを有する。その他方の面に金属層（またはレジスト
層）２４を有する。また、ビルドアップＭＬＢにおいて
ウェットエッチングやレ−ザビームを利用してバイアホ
ール２６を形成させる。すなわち、この方法は第５図
（ｂ）に示すように、上記金属またはレジスト層２４の
所定の位置を必要な大きさだけ取除き絶縁層２５を露出
させ、次いで、上記絶縁体層２５をウェットエッチング
により取除く。この工程を必要な回数だけ繰り返し、金
属層２２にホールを形成させる。上記底部に金属層２２
上にレ−ザを照射してエッチング残存物と、残存する上
記金属層２２と隣接した絶縁層とを光分解して取除く。
上記方法の場合、特に底部にまでレ−ザ加工が可能なた
め回路層間の接続が優れており信頼性が高い。
７号のビルドアップＭＬＢ製造技術を挙げることができ
る。上記ビルドアップＭＬＢ製造方法は第５図（ａ）
（ｂ）のように、一面に金属層２２を有し、層間部に絶
縁層２０又は絶縁層２０と金属層２３と他の絶縁層２５
とを有する。その他方の面に金属層（またはレジスト
層）２４を有する。また、ビルドアップＭＬＢにおいて
ウェットエッチングやレ−ザビームを利用してバイアホ
ール２６を形成させる。すなわち、この方法は第５図
（ｂ）に示すように、上記金属またはレジスト層２４の
所定の位置を必要な大きさだけ取除き絶縁層２５を露出
させ、次いで、上記絶縁体層２５をウェットエッチング
により取除く。この工程を必要な回数だけ繰り返し、金
属層２２にホールを形成させる。上記底部に金属層２２
上にレ−ザを照射してエッチング残存物と、残存する上
記金属層２２と隣接した絶縁層とを光分解して取除く。
上記方法の場合、特に底部にまでレ−ザ加工が可能なた
め回路層間の接続が優れており信頼性が高い。
【０００８】しかし、上記の方法もバイアホール形成の
ために、導電性金属層を一部が露出された後、ウェット
エッチングとレ−ザ加工とを行うことにより工程が複雑
になるという短所がある。
ために、導電性金属層を一部が露出された後、ウェット
エッチングとレ−ザ加工とを行うことにより工程が複雑
になるという短所がある。
【０００９】更に、他の例として、日本特開平６−１０
４５６８号に開示のビルドアップＭＬＢ製造技術を挙げ
ることができる。この方法は第６図に例示されている。
即ち、導電性を有する支持基板３０上に絶縁性フィルム
３５を貼合（pasting ）させ、上記絶縁性フィルム面上
にレ−ザ感度の高い材料層３３を被着（sticking）させ
た後、エキシマレ−ザまたはＹＡＧレーザを照射して上
記絶縁性フィルムおよびレ−ザ感度の高い材料層を貫通
して支持基体面に到るホール３６を選択的に形成するの
である。それからレ−ザ感度の高い材料層に形成された
ホール３６の周囲に印刷パターン３８を形成し、上記支
持基体を陰極として電気銅めっきをする。しかし、上記
方法は絶縁層として多様な材質のフィルムを用いること
ができる長所はあるが、レ−ザ加工のためレ−ザ感度の
高い材料を用いることにより不要な工程が追加される短
所がある。
４５６８号に開示のビルドアップＭＬＢ製造技術を挙げ
ることができる。この方法は第６図に例示されている。
即ち、導電性を有する支持基板３０上に絶縁性フィルム
３５を貼合（pasting ）させ、上記絶縁性フィルム面上
にレ−ザ感度の高い材料層３３を被着（sticking）させ
た後、エキシマレ−ザまたはＹＡＧレーザを照射して上
記絶縁性フィルムおよびレ−ザ感度の高い材料層を貫通
して支持基体面に到るホール３６を選択的に形成するの
である。それからレ−ザ感度の高い材料層に形成された
ホール３６の周囲に印刷パターン３８を形成し、上記支
持基体を陰極として電気銅めっきをする。しかし、上記
方法は絶縁層として多様な材質のフィルムを用いること
ができる長所はあるが、レ−ザ加工のためレ−ザ感度の
高い材料を用いることにより不要な工程が追加される短
所がある。
【００１０】
【発明が解決しようとする課題】ここに、本発明はレ−
ザ加工によるビルドアップＭＬＢのバイアホール形成時
にＹＡＧレーザを利用して層間バイアホール形成精度が
向上するのみならず製造工程が単純化するビルドアップ
多層印刷回路基板を提供することを目的とする。
ザ加工によるビルドアップＭＬＢのバイアホール形成時
にＹＡＧレーザを利用して層間バイアホール形成精度が
向上するのみならず製造工程が単純化するビルドアップ
多層印刷回路基板を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明のＹＡＧレ−ザを
利用したビルドアップ多層印刷回路基板の製造方法は、
両面に銅箔を有する銅張積層板上に通常のフォトエッチ
ングにより印刷回路パターンを形成する段階と、前記印
刷回路パターンが形成された銅張積層板に、一側面に樹
脂が取付けられた銅箔を積置し、加熱、加圧して予備積
層した基板を形成する段階と、前記予備積層した基板を
エッチングせずに、そのままＹＡＧレーザを照射し、所
定の位置にバイアホールを形成させる段階と、前記バイ
アホールが形成された予備積層した基板を、無電解めっ
きして無電解銅めっき層を形成する段階と、前記無電解
銅めっきした基板を電解銅めっきをして、めっき層を形
成させる段階とを備えることを特徴とする。
利用したビルドアップ多層印刷回路基板の製造方法は、
両面に銅箔を有する銅張積層板上に通常のフォトエッチ
ングにより印刷回路パターンを形成する段階と、前記印
刷回路パターンが形成された銅張積層板に、一側面に樹
脂が取付けられた銅箔を積置し、加熱、加圧して予備積
層した基板を形成する段階と、前記予備積層した基板を
エッチングせずに、そのままＹＡＧレーザを照射し、所
定の位置にバイアホールを形成させる段階と、前記バイ
アホールが形成された予備積層した基板を、無電解めっ
きして無電解銅めっき層を形成する段階と、前記無電解
銅めっきした基板を電解銅めっきをして、めっき層を形
成させる段階とを備えることを特徴とする。
【００１２】更に、本発明は、上記めっき層が形成され
た基板に更に一側面に樹脂が取付けられた銅箔を積置し
上記加熱工程から電解銅めっき工程を繰返して、所望の
層数を有する印刷回路層を形成する段階を備えることを
特徴とする。
た基板に更に一側面に樹脂が取付けられた銅箔を積置し
上記加熱工程から電解銅めっき工程を繰返して、所望の
層数を有する印刷回路層を形成する段階を備えることを
特徴とする。
【００１３】
【発明の実施の形態】以下、本発明を図面に基づいて具
体的に説明する。
体的に説明する。
【００１４】先ず第１図（ａ）、（ｂ）に図示のよう
に、両面に銅箔が取付けられた銅張積層板４０上に通常
のフォトエッヂィングにより印刷回路パターン４２を形
成する。形成のパターンは普通、黒色酸化処理（black
oxide treatment ）される。そして、第１図（ｃ）のよ
うに、パターンが形成された基板４０に、一側面に樹脂
が取付けられた銅箔４４を積置させ、それを加熱、加圧
して予備積置（ｐｒｅ−ｓｔａｃｋｉｎｇ）を行い予備
積層された基板を形成する。
に、両面に銅箔が取付けられた銅張積層板４０上に通常
のフォトエッヂィングにより印刷回路パターン４２を形
成する。形成のパターンは普通、黒色酸化処理（black
oxide treatment ）される。そして、第１図（ｃ）のよ
うに、パターンが形成された基板４０に、一側面に樹脂
が取付けられた銅箔４４を積置させ、それを加熱、加圧
して予備積置（ｐｒｅ−ｓｔａｃｋｉｎｇ）を行い予備
積層された基板を形成する。
【００１５】本発明において、上記樹脂が取り付けられ
た銅箔４４は、ＦＲ−４、ポリイミド、純粋樹脂シアナ
ートエステル（pure resin cyanate ester）、アラミド
又は、ＰＴＦＥ等から選択される。好ましくはガラス繊
維を含まない樹脂が銅箔にコーティングされた樹脂取り
付け銅箔（Resin-coated copper-foil）である。特に好
ましくは、上記樹脂取り付け銅箔としては第２図のよう
に、Ｂ段階樹脂４４ｂとＣ段階樹脂４４ｃと、銅箔４４
ａとが順に積層した樹脂取り付け銅箔４４である。更に
好ましくは、樹脂取り付け銅箔は基板の層数を多くする
場合に、加熱、加圧工程を数回繰り返して形成するた
め、樹脂取り付け銅箔用樹脂は転移温度（Ｔｇ）の高い
もの、例えばＴｇが１３０℃以上のものを用いる。
た銅箔４４は、ＦＲ−４、ポリイミド、純粋樹脂シアナ
ートエステル（pure resin cyanate ester）、アラミド
又は、ＰＴＦＥ等から選択される。好ましくはガラス繊
維を含まない樹脂が銅箔にコーティングされた樹脂取り
付け銅箔（Resin-coated copper-foil）である。特に好
ましくは、上記樹脂取り付け銅箔としては第２図のよう
に、Ｂ段階樹脂４４ｂとＣ段階樹脂４４ｃと、銅箔４４
ａとが順に積層した樹脂取り付け銅箔４４である。更に
好ましくは、樹脂取り付け銅箔は基板の層数を多くする
場合に、加熱、加圧工程を数回繰り返して形成するた
め、樹脂取り付け銅箔用樹脂は転移温度（Ｔｇ）の高い
もの、例えばＴｇが１３０℃以上のものを用いる。
【００１６】更に、上記樹脂取り付け銅箔はその厚さは
約４０−１００μｍが良い。
約４０−１００μｍが良い。
【００１７】上記のように樹脂取り付け銅箔が予備積層
した基板４０はＹＡＧレーザを利用して第１図（ｄ）の
ようにバイアホール４６を形成する。ＹＡＧレーザは光
学的な力により発進するレ−ザ媒質のＹＡＧ（Yttrium
Aluminum Garnet;Ｙ3Ａｌ5Ｏ12）を利用したレ−ザであ
る。ＹＡＧレーザを利用して基板に穴あけを行う場合、
直径約２５−２００μｍの範囲のバイアホールの形成が
可能である。本発明においてはＹＡＧレーザを使用して
銅箔を加工することが可能なため、既存の方法のような
銅箔除去のためのエッチング作業を必要としないという
利点がある。ＹＡＧレーザの照射は上記樹脂取り付け銅
箔の厚さと、加工するバイアホールの大きさと、基板の
材質と、黒色酸化処理がした後の基板の銅箔残留物等と
によりその条件が大きく異なってくる。したがって、レ
−ザ作業条件はレ−ザパルス周波数（repetition rate,
KHz）と、レーザビームとビーム間との距離（bite siz
e,μｍ）と、レーザビームポジショナー（positioner）
の速度（mm/sec）と、パス数（number of passes）と、
加工後のホールの大きさに対する補正値（effective sp
ot size ）と、スパイラルＩＤ（レ−ザビームが最初円
を形成時の内径）とスパイラル回転数とピッチとの組合
わせ（combination of spiral ID, spiral revolution
and spiral pitch）とを考慮して決定する。本発明の場
合ＹＡＧレーザを３００−４００ｍＷの範囲にするのが
適当である。
した基板４０はＹＡＧレーザを利用して第１図（ｄ）の
ようにバイアホール４６を形成する。ＹＡＧレーザは光
学的な力により発進するレ−ザ媒質のＹＡＧ（Yttrium
Aluminum Garnet;Ｙ3Ａｌ5Ｏ12）を利用したレ−ザであ
る。ＹＡＧレーザを利用して基板に穴あけを行う場合、
直径約２５−２００μｍの範囲のバイアホールの形成が
可能である。本発明においてはＹＡＧレーザを使用して
銅箔を加工することが可能なため、既存の方法のような
銅箔除去のためのエッチング作業を必要としないという
利点がある。ＹＡＧレーザの照射は上記樹脂取り付け銅
箔の厚さと、加工するバイアホールの大きさと、基板の
材質と、黒色酸化処理がした後の基板の銅箔残留物等と
によりその条件が大きく異なってくる。したがって、レ
−ザ作業条件はレ−ザパルス周波数（repetition rate,
KHz）と、レーザビームとビーム間との距離（bite siz
e,μｍ）と、レーザビームポジショナー（positioner）
の速度（mm/sec）と、パス数（number of passes）と、
加工後のホールの大きさに対する補正値（effective sp
ot size ）と、スパイラルＩＤ（レ−ザビームが最初円
を形成時の内径）とスパイラル回転数とピッチとの組合
わせ（combination of spiral ID, spiral revolution
and spiral pitch）とを考慮して決定する。本発明の場
合ＹＡＧレーザを３００−４００ｍＷの範囲にするのが
適当である。
【００１８】その次に、第１図（ｅ）のように、ＹＡＧ
レーザでバイアホールを形成した基板上に、層間接続を
させるため無電解銅めっきを行った後、電解Ｃｕめっき
を行ってめっき層４７を形成する。
レーザでバイアホールを形成した基板上に、層間接続を
させるため無電解銅めっきを行った後、電解Ｃｕめっき
を行ってめっき層４７を形成する。
【００１９】全体のめっき層４７は少くとも約１５μｍ
の厚さにするのが適当である。以後第１図（ｆ）のよう
に、通常の方法で感光性レジスト（imagible resist ）
を塗布し露光、現像を行い回路パターン４８を形成後、
パターンめっきをし、約５−２０μｍ厚さの電解Ｃｕめ
っき層および、約５−２０μｍ厚さのＳｎ／Ｐｂめっき
層でエッチングレジストを形成する。そして、ドライフ
ィルムの剥離およびエッチングにより、不要な銅箔を取
除き、Ｓｎ／Ｐｂ層を剥離して外層と内層とを連結する
回路を形成する。継続的に層を積み４層以上の基板を製
造する場合には、第１図（ｅ）において、めっき層４７
を形成後、内層工程においてレジスト塗布、露光、現
像、エッチング後、更に、第１図（ｃ）から（ｅ）のよ
うな工程を繰返し、層間接続し積層させる。このように
形成した基板は最終的に第１図（ｇ）のように、機械的
に穴あけすることによりスルーホール４９を形成し、め
っきで回路を形成すれば望むビルドアップＭＬＢが得ら
れる。
の厚さにするのが適当である。以後第１図（ｆ）のよう
に、通常の方法で感光性レジスト（imagible resist ）
を塗布し露光、現像を行い回路パターン４８を形成後、
パターンめっきをし、約５−２０μｍ厚さの電解Ｃｕめ
っき層および、約５−２０μｍ厚さのＳｎ／Ｐｂめっき
層でエッチングレジストを形成する。そして、ドライフ
ィルムの剥離およびエッチングにより、不要な銅箔を取
除き、Ｓｎ／Ｐｂ層を剥離して外層と内層とを連結する
回路を形成する。継続的に層を積み４層以上の基板を製
造する場合には、第１図（ｅ）において、めっき層４７
を形成後、内層工程においてレジスト塗布、露光、現
像、エッチング後、更に、第１図（ｃ）から（ｅ）のよ
うな工程を繰返し、層間接続し積層させる。このように
形成した基板は最終的に第１図（ｇ）のように、機械的
に穴あけすることによりスルーホール４９を形成し、め
っきで回路を形成すれば望むビルドアップＭＬＢが得ら
れる。
【００２０】第３図は本発明により製造の６層回路層を
有するビルドアップＭＬＢを図示している。第３図は銅
張積層板５０上にパターン５２を形成した後、黒色酸化
処理をし、次いで、二回の樹脂取り付け銅箔取付けとＹ
ＡＧレーザ加工を行い基板にバイアホール５６とスルー
ホール５９とを形成した６層ビルドアップＭＬＢを示
す。
有するビルドアップＭＬＢを図示している。第３図は銅
張積層板５０上にパターン５２を形成した後、黒色酸化
処理をし、次いで、二回の樹脂取り付け銅箔取付けとＹ
ＡＧレーザ加工を行い基板にバイアホール５６とスルー
ホール５９とを形成した６層ビルドアップＭＬＢを示
す。
【００２１】
【実施例】以下、本発明を実施例を通じて具体的に説明
する。
する。
【００２２】第１図に図示のように、両面に銅箔が取付
けられた銅張積層板４０上に通常のフォトエッヂィング
をにより印刷回路パターン４２を形成し、上記パターン
を黒色酸化処理した。銅張積層板の基板４０に、樹脂の
転移温度が約１７０℃であり、厚さが４０μｍの樹脂取
付け銅箔（resin-coated-copper foil）を積置し約２０
−３０Ｋｇ／ｃｍ2の圧力で１８０℃以上の温度におい
て４５分以上加熱、加圧した。以後、基板の所定位置に
ＮＤ−ＹＡＧレーザを照射して直径約６０μｍのバイア
ホールをテーパー形態（teperd type ）に穴あけ加工し
た。この際、ＹＡＧレーザの作業条件はレ−ザパルス周
波数（repetition rate ）：０．７８５ＫＨｚ、レ−ザ
ビームとビームとの間の距離（bite size ）：６．６７
μｍ、レ−ザビームの移動速度：５．２３５ｍｍ／ｓｅ
ｃ、パス数（nimber of passes）：１パス、加工後のホ
ールの大きさに対する補正値（effectivespot size）：
２５μｍ、そして、スパイラルＩＤ（レーザビームが最
初の円を形成したときの内径）：２５μｍ，スパイラル
回転数：２回、およびピッチ：６．２５μｍとし、レ−
ザの出力は３２０ｍＷであった。ＹＡＧレーザでバイア
ホールが形成された基板上に無電解銅めっきを行った
後、電解銅めっきを行い約１５μｍの厚さのめっき層４
７を形成した。めっき層が形成された基板に感光性ドラ
イフィルム（imagible dry film ）を塗布し、露光、現
像、エッチング及びドライフィルム剥離作業を行い回路
パターン４８形成した。更に上記の過程を繰返しバイア
ホールを形成し、続いて、無電解銅めっきして約２５μ
ｍ厚さのＣｕめっき層と、Ｓｎ／Ｐｂめっきにより約１
０μｍ厚さのエッチングレジストを形成した。そして、
ドライフィルム剥離及びエッチングにより不要な銅箔を
取り除き、Ｓｎ／Ｐｂを剥離して外層と内層を連結させ
る回路を形成させた。
けられた銅張積層板４０上に通常のフォトエッヂィング
をにより印刷回路パターン４２を形成し、上記パターン
を黒色酸化処理した。銅張積層板の基板４０に、樹脂の
転移温度が約１７０℃であり、厚さが４０μｍの樹脂取
付け銅箔（resin-coated-copper foil）を積置し約２０
−３０Ｋｇ／ｃｍ2の圧力で１８０℃以上の温度におい
て４５分以上加熱、加圧した。以後、基板の所定位置に
ＮＤ−ＹＡＧレーザを照射して直径約６０μｍのバイア
ホールをテーパー形態（teperd type ）に穴あけ加工し
た。この際、ＹＡＧレーザの作業条件はレ−ザパルス周
波数（repetition rate ）：０．７８５ＫＨｚ、レ−ザ
ビームとビームとの間の距離（bite size ）：６．６７
μｍ、レ−ザビームの移動速度：５．２３５ｍｍ／ｓｅ
ｃ、パス数（nimber of passes）：１パス、加工後のホ
ールの大きさに対する補正値（effectivespot size）：
２５μｍ、そして、スパイラルＩＤ（レーザビームが最
初の円を形成したときの内径）：２５μｍ，スパイラル
回転数：２回、およびピッチ：６．２５μｍとし、レ−
ザの出力は３２０ｍＷであった。ＹＡＧレーザでバイア
ホールが形成された基板上に無電解銅めっきを行った
後、電解銅めっきを行い約１５μｍの厚さのめっき層４
７を形成した。めっき層が形成された基板に感光性ドラ
イフィルム（imagible dry film ）を塗布し、露光、現
像、エッチング及びドライフィルム剥離作業を行い回路
パターン４８形成した。更に上記の過程を繰返しバイア
ホールを形成し、続いて、無電解銅めっきして約２５μ
ｍ厚さのＣｕめっき層と、Ｓｎ／Ｐｂめっきにより約１
０μｍ厚さのエッチングレジストを形成した。そして、
ドライフィルム剥離及びエッチングにより不要な銅箔を
取り除き、Ｓｎ／Ｐｂを剥離して外層と内層を連結させ
る回路を形成させた。
【００２３】このように形成した基板に対する層間接触
信頼性試験を行った結果、信頼性が遥かに高いものとな
った。
信頼性試験を行った結果、信頼性が遥かに高いものとな
った。
【００２４】
【発明の効果】上述のように、本発明は樹脂絶縁層と回
路導体層を順次に積層したビルドアップ方式の多層印刷
回路基板を製造する際に、ＹＡＧレーザを利用してバイ
アホールを加工することによって、基板に形成されるバ
イアホール内のめっきに対する信頼性が高くなる。さら
に、特定の回路層まで加工が可能なため基板設計の自由
度が高い。従って、必要部位にバイアホール形成が可能
なため、製品の小型軽量化及び高密度化が可能になるだ
けでなく、特に印刷回路の原資材の選択幅が拡大する効
果がある。
路導体層を順次に積層したビルドアップ方式の多層印刷
回路基板を製造する際に、ＹＡＧレーザを利用してバイ
アホールを加工することによって、基板に形成されるバ
イアホール内のめっきに対する信頼性が高くなる。さら
に、特定の回路層まで加工が可能なため基板設計の自由
度が高い。従って、必要部位にバイアホール形成が可能
なため、製品の小型軽量化及び高密度化が可能になるだ
けでなく、特に印刷回路の原資材の選択幅が拡大する効
果がある。
【図１】本発明のビルドアップ多層印刷回路基板の製造
過程を説明するための基板の基板の模式図。
過程を説明するための基板の基板の模式図。
【図２】本発明方法に符合する樹脂コーティング箔の一
断面図。
断面図。
【図３】本発明の製造方法により製造の他のビルドアッ
プ多層印刷回路基板の断面図。
プ多層印刷回路基板の断面図。
【図４】従来のビルドアップ多層印刷回路基板の製造過
程を説明するための基板の断面図。
程を説明するための基板の断面図。
【図５】従来のビルドアップ多層印刷回路基板の他の製
造方法を説明するための基板の断面図。
造方法を説明するための基板の断面図。
【図６】従来のビルドアップ多層印刷回路基板の更に他
の製造方法を説明するための基板の断面図。
の製造方法を説明するための基板の断面図。
４０，５０ 基板 ４２，５２ パターン ４４ 樹脂取付け銅箔 ４５，５６ バイアホール ４７ めっき層 ４９，５９ スルーホール
Claims (8)
- 【請求項１】 両面に銅箔を有する銅張積層板上に通常
のフォトエッチングにより印刷回路パターンを形成する
段階；前記印刷回路パターンが形成された銅張積層板
に、一側面に樹脂が取付けられた銅箔を積置し、加熱、
加圧して予備積層した基板を形成する段階；前記予備積
層した基板をエッチングせずに、そのままＹＡＧレーザ
を照射し、所定の位置にバイアホールを形成させる段
階；前記バイアホールが形成された予備積層した基板
を、無電解めっきして無電解銅めっき層を形成する段
階；および前記無電解銅めっきした基板を電解銅めっき
をして、めっき層を形成させる段階；を備えるＹＡＧレ
−ザを利用したビルドアップ多層印刷回路基板の製造方
法。 - 【請求項２】 両面に銅箔を有する積層の銅張積層板上
に通常のフォトエッチングにより印刷回路パターンを形
成する段階；前記パターンが形成された銅張積層板に、
一側面に樹脂が取付けられた銅箔を積置し、それを加
熱、加圧して予備積層した基板を形成する段階；前記予
備積層した基板をエッチングをせずに、そのままＹＡＧ
レ−ザを照射し所定の位置にバイアホールを形成させる
段階；バイアホールが形成された基板を無電解めっきし
て無電解銅めっき層を形成させる段階；前記無電解銅め
っきした基板を電解銅めっきしてめっき層を形成させる
段階；および、前記めっき層が形成された基板に更に一
側面に樹脂が取付けられた銅箔を積置し前記加熱工程か
ら電解銅めっき工程を繰返して、所望の層数を有する印
刷回路層を形成する段階；を備えるＹＡＧレ−ザを利用
したビルドアップ多層印刷回路基板の製造方法。 - 【請求項３】 前記樹脂が取付けられた銅箔は、ガラス
繊維を含まない樹脂が銅箔にコーティングされた樹脂取
り付け銅箔（Resin-coated copper foil（ＲＣＣ））か
らなることを特徴とする請求項２に記載の製造方法。 - 【請求項４】 前記樹脂取り付け銅箔はＢ段階樹脂とＣ
段階樹脂および、銅箔の順に積層することを特徴とする
請求項３に記載の製造方法。 - 【請求項５】 前記樹脂はガラス転移点（Ｔｇ）が１３
０℃以上であることを特徴とする請求項３に記載の製造
方法。 - 【請求項６】 前記樹脂取付け銅箔は４０−１００μｍ
の厚みを有することを特徴とする請求項３に記載の製造
方法。 - 【請求項７】 前記レ−ザ照射を３００−４００ｍＷの
範囲で行うことを特徴とする請求項２に記載の製造方
法。 - 【請求項８】 前記バイアホールの直径は２５−２００
μｍの範囲であることを特徴とする請求項２に記載の製
造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1996-24640 | 1996-06-27 | ||
| KR1019960024640A KR100222752B1 (ko) | 1996-06-27 | 1996-06-27 | 레이저를 이용한 다층 인쇄회로기판의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1075069A true JPH1075069A (ja) | 1998-03-17 |
Family
ID=19463969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9172410A Pending JPH1075069A (ja) | 1996-06-27 | 1997-06-27 | Ｙａｇレーザを利用したビルドアップ多層印刷回路基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH1075069A (ja) |
| KR (1) | KR100222752B1 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0948247A1 (en) * | 1998-04-01 | 1999-10-06 | Mitsui Mining & Smelting Co., Ltd. | Method for producing vias in the manufacture of printed wiring boards |
| WO2000028798A1 (en) * | 1998-11-06 | 2000-05-18 | Alliedsignal Inc. | Method of manufacturing an interlayer via and a laminate precursor useful for same |
| WO2000041447A1 (de) * | 1999-01-05 | 2000-07-13 | Ppc Electronic Ag | Verfahren zum herstellen einer mehrlagigen leiterplatte |
| LU90376B1 (en) * | 1999-03-23 | 2000-09-25 | Circuit Foil Luxembourg Trading Sarl | Method for manufacturing a multilayer printed circuit board and composite foil for use therein |
| WO2000057680A1 (en) * | 1999-03-23 | 2000-09-28 | Circuit Foil Luxembourg Trading S.À R.L. | Method for manufacturing a multilayer printed circuit board and composite foil for use therein |
| JP2001244605A (ja) * | 2000-03-01 | 2001-09-07 | Ibiden Co Ltd | プリント配線板の製造方法 |
| US6827867B2 (en) * | 2000-05-16 | 2004-12-07 | Mitsui Mining & Smelting Co., Ltd. | Method for manufacturing printed wiring board |
| JP2008113022A (ja) * | 2007-12-17 | 2008-05-15 | Ibiden Co Ltd | スルーホールの形成基板、多層プリント配線板 |
| KR101251659B1 (ko) * | 2006-09-20 | 2013-04-05 | 엘지이노텍 주식회사 | 인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드,그리고 인쇄회로기판의 제조방법 및 ｐｃｂ 카드의제조방법 |
| CN103917049A (zh) * | 2013-11-22 | 2014-07-09 | 大连太平洋电子有限公司 | 一种采用次外层芯材减铜的激光钻孔板加工方法 |
| CN104066281A (zh) * | 2014-07-04 | 2014-09-24 | 华进半导体封装先导技术研发中心有限公司 | 奇数层基板的制造方法和奇数层基板 |
| CN116723640A (zh) * | 2023-08-10 | 2023-09-08 | 四川超声印制板有限公司 | 一种多层pcb板盲孔打孔方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI982568A (fi) * | 1997-12-02 | 1999-06-03 | Samsung Electro Mech | Menetelmä monikerroksisen painetun piirilevyn valmistamiseksi |
| KR100328252B1 (ko) * | 1999-07-08 | 2002-03-16 | 이형도 | 야그레이저를 이용한 다층 인쇄회로기판 제조방법 |
| KR100432725B1 (ko) * | 2001-09-11 | 2004-05-24 | 엘지전자 주식회사 | 인쇄회로기판의 비어홀 충진방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06334308A (ja) * | 1993-05-19 | 1994-12-02 | Japan Aviation Electron Ind Ltd | 三次元回路形成法 |
-
1996
- 1996-06-27 KR KR1019960024640A patent/KR100222752B1/ko not_active IP Right Cessation
-
1997
- 1997-06-27 JP JP9172410A patent/JPH1075069A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1333623C (zh) * | 1998-04-01 | 2007-08-22 | 三井金属鉱业株式会社 | 在印刷线路板的制造中制备通孔的方法 |
| US6240636B1 (en) | 1998-04-01 | 2001-06-05 | Mitsui Mining & Smelting Co., Ltd. | Method for producing vias in the manufacture of printed circuit boards |
| EP0948247A1 (en) * | 1998-04-01 | 1999-10-06 | Mitsui Mining & Smelting Co., Ltd. | Method for producing vias in the manufacture of printed wiring boards |
| WO2000028798A1 (en) * | 1998-11-06 | 2000-05-18 | Alliedsignal Inc. | Method of manufacturing an interlayer via and a laminate precursor useful for same |
| WO2000041447A1 (de) * | 1999-01-05 | 2000-07-13 | Ppc Electronic Ag | Verfahren zum herstellen einer mehrlagigen leiterplatte |
| LU90376B1 (en) * | 1999-03-23 | 2000-09-25 | Circuit Foil Luxembourg Trading Sarl | Method for manufacturing a multilayer printed circuit board and composite foil for use therein |
| WO2000057680A1 (en) * | 1999-03-23 | 2000-09-28 | Circuit Foil Luxembourg Trading S.À R.L. | Method for manufacturing a multilayer printed circuit board and composite foil for use therein |
| US6779262B1 (en) | 1999-03-23 | 2004-08-24 | Circuit Foil Luxembourg Trading Sarl | Method for manufacturing a multilayer printed circuit board |
| JP2001244605A (ja) * | 2000-03-01 | 2001-09-07 | Ibiden Co Ltd | プリント配線板の製造方法 |
| US6827867B2 (en) * | 2000-05-16 | 2004-12-07 | Mitsui Mining & Smelting Co., Ltd. | Method for manufacturing printed wiring board |
| KR101251659B1 (ko) * | 2006-09-20 | 2013-04-05 | 엘지이노텍 주식회사 | 인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드,그리고 인쇄회로기판의 제조방법 및 ｐｃｂ 카드의제조방법 |
| JP2008113022A (ja) * | 2007-12-17 | 2008-05-15 | Ibiden Co Ltd | スルーホールの形成基板、多層プリント配線板 |
| JP4722904B2 (ja) * | 2007-12-17 | 2011-07-13 | イビデン株式会社 | 多層プリント基板の製造法 |
| CN103917049A (zh) * | 2013-11-22 | 2014-07-09 | 大连太平洋电子有限公司 | 一种采用次外层芯材减铜的激光钻孔板加工方法 |
| CN104066281A (zh) * | 2014-07-04 | 2014-09-24 | 华进半导体封装先导技术研发中心有限公司 | 奇数层基板的制造方法和奇数层基板 |
| CN116723640A (zh) * | 2023-08-10 | 2023-09-08 | 四川超声印制板有限公司 | 一种多层pcb板盲孔打孔方法 |
| CN116723640B (zh) * | 2023-08-10 | 2023-12-12 | 四川超声印制板有限公司 | 一种多层pcb板盲孔打孔方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR980007902A (ko) | 1998-03-30 |
| KR100222752B1 (ko) | 1999-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6405431B1 (en) | Method for manufacturing build-up multi-layer printed circuit board by using yag laser | |
| JP2658661B2 (ja) | 多層印刷配線板の製造方法 | |
| WO1998056220A1 (fr) | Plaquette de circuit simple face et procede de fabrication de ladite plaquette | |
| JP2002232135A (ja) | 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板 | |
| JP2009060076A (ja) | 多層プリント基板の製造方法 | |
| JPH1075069A (ja) | Ｙａｇレーザを利用したビルドアップ多層印刷回路基板の製造方法 | |
| JP3142270B2 (ja) | プリント配線板の製造方法 | |
| JP4489899B2 (ja) | 多層プリント配線板用両面回路基板の製造方法 | |
| JP2002525882A (ja) | 多層回路の製造方法 | |
| KR20090022737A (ko) | 다층 인쇄회로기판의 제조방법 | |
| JP2000269647A (ja) | 片面回路基板、多層プリント配線板およびその製造方法 | |
| JPH0834340B2 (ja) | 配線板およびその製造法 | |
| JP2002134918A (ja) | 多層プリント配線板の製造方法 | |
| JPH1187922A (ja) | 多層配線板の製造法 | |
| JP2001015919A (ja) | 多層プリント配線板用回路基板とその製造方法および多層プリント配線板 | |
| WO2004084593A1 (ja) | 回路基板の微細スルーホール導通部の形成法 | |
| JPH10190234A (ja) | 多層配線板の製造方法 | |
| JP3310539B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2000036662A (ja) | ビルドアップ多層配線板の製造方法 | |
| JPH10224041A (ja) | 多層配線板およびその製造方法 | |
| JP3713726B2 (ja) | 多層プリント配線板 | |
| JP3288290B2 (ja) | 多層プリント配線板 | |
| JPH10313177A (ja) | 多層印刷配線板の製造方法 | |
| JPH0818228A (ja) | 多層プリント配線板の製造方法 | |
| JP2000232268A (ja) | 片面回路基板およびその製造方法 |