JP2002525882A - 多層回路の製造方法 - Google Patents

多層回路の製造方法

Info

Publication number
JP2002525882A
JP2002525882A JP2000571726A JP2000571726A JP2002525882A JP 2002525882 A JP2002525882 A JP 2002525882A JP 2000571726 A JP2000571726 A JP 2000571726A JP 2000571726 A JP2000571726 A JP 2000571726A JP 2002525882 A JP2002525882 A JP 2002525882A
Authority
JP
Japan
Prior art keywords
sides
dielectric
conductor
conductor plate
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000571726A
Other languages
English (en)
Inventor
クルト マイヤー
ノルベルト ミュンゼル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huntsman Advanced Materials Switzerland GmbH
Original Assignee
Huntsman Advanced Materials Switzerland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huntsman Advanced Materials Switzerland GmbH filed Critical Huntsman Advanced Materials Switzerland GmbH
Publication of JP2002525882A publication Critical patent/JP2002525882A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists

Abstract

(57)【要約】 【課題】 多層回路の製造方法を提供する。 【解決手段】 本発明は、積層コアの両面に等しくない数の導体面で連続構築された導体板の製造方法であって、（Ａ）一方の面にのみ導体構造を備えた導体板を、光ポリマーまたは熱硬化性ポリマーを含む誘電体で、両面被覆する工程と、（Ｂ）接触孔（バイア（Via））を、前記導体構造を有する面に、前記光ポリマーを含む誘電体を露光し、そして引き続いて溶剤で現像するか、または前記熱硬化性ポリマーを含む誘電体に接触孔（バイア）をレーザー開孔することにより構造化する工程と、（Ｃ）銅層を、そうして得られた平板の両面に付着させる工程と、（Ｄ）導体構造を前面に形成し、そして、完全なエッチ除去を、さらなる非対称な構造形成を行う場合には該導体板の背面について、または、構造形成しないかもしくは対称な、さらなる構造形成を行う場合には、該導体板の両面について、レジストを用いた選択的エッチングにより行う工程と、（Ｅ）さらなる非対称な構造構成を行う場合には、工程（Ａ）ないし（Ｄ）を繰り返し、または、対称にさらに構造形成する場合には、工程（Ａ）および引き続く前記誘導体層の両面構造化（Ｆ）に続いて、工程（Ｃ）および（Ｄ）を行う工程により特徴付けられる方法に関する。

Description

【発明の詳細な説明】
【０００１】 本発明は、多層導体板の製造方法に関する。
【０００２】 高い配線密度を有する多層導体板は、現在いわゆるＳＢＵ−法（“Sequential
Built-up”）法によって有利に製造されている。 個々の導体通路の間の電気的結合（“スルーホール”（Durchkontaktierungen
））は、通常、開孔した孔によって作製され、該導体通路面を貫通して、そして
金属化されている。しかしながら、機械的に開孔した孔は比較的大きく（最小直
径約０．３ｍｍ）、そして導体板の配線密度を制限している。 ＤＥ−Ａ−３８４０２０７には、小さな直径を有するスルーホールを光化学的
にフォトレジスト材料を用いて製造する、多層導体板の製造方法が記載されてい
る。 米国特許第５，４５１，７２１号には、始めにスルーホールを、個々の導体通
路面の間にフォトレジストを使用して製造することが提案されている。引き続い
き機械的に開孔されそして金属化されたスルーホールを通って、導電性結合が最
外部配線層との間に製造される。そうして製造された導体板においては、両方の
最外部配線層は電力供給導体として作用し、積層体内部に信号配線導体が存在す
る。 しかしながら、米国特許第５，４５１，７２１号に記載されているような、積
層体の両側に等しくない数の配線層を有する導体板の製造方法は、非対称構造形
成を行うときに、ただ一方の面だけに施された導電体層の重合収縮により、特に
０．８ｍｍよりも薄い厚さを有する積層体を使用するときには、強い反りを生じ
るので、適用が制限されている。さらに、裏側の銅層の１回または多数回の銅処
理は、平板の両側に異なる銅層厚をもたらす。引き続いて通常行われる両側の同
時エッチングは、薄い上部銅層を過剰にエッチングしてしまうという危険性があ
る。
【０００３】 本発明の課題は、前記のような欠点を有していない、積層基板の両側に等しく
ない数の導電面を有する順番に構成された導体板の製造方法を開発することであ
る。
【０００４】 一方の面にのみ導体構造を有する積層板から出発して、両面を誘電体で被覆す
るけれども、一方の面のみを構造化し、そして他方の面を完全に硬化するときに
満足な結果が得られることが今や見出された。
【０００５】 従って、本発明の対象は、積層コアの両面に等しくない数の導体面で連続構築
された導体板の製造方法であって、 （Ａ）一方の面にのみ導体構造を備えた導体板を、光ポリマーまたは熱硬化性ポ
リマーを含む誘電体で、両面被覆する工程と、 （Ｂ）接触孔（バイア（Via））を、前記導体構造を有する面に、前記光ポリマ
ーを含む誘電体を露光し、そして引き続いて溶剤で現像するか、または前記熱硬
化性ポリマーを含む誘電体に接触孔（バイア）をレーザー開孔することにより構
造化する工程と、 （Ｃ）銅層を、そうして得られた平板の両面に付着させる工程と、 （Ｄ）導体構造を前面に形成し、そして、完全なエッチ除去を、さらなる非対称
な構造形成を行う場合には該導体板の背面について、または、構造形成しないか
もしくは対称なさらなる構造形成を行う場合には該導体板の両面について、レジ
ストを用いた選択的エッチングにより行う工程と、 （Ｅ）さらなる非対称な構造構成を行う場合には、工程（Ａ）ないし（Ｄ）を繰
り返し、または、対称にさらに構造形成する場合には、工程（Ａ）および引き続
く前記誘導体層の両面構造化（Ｆ）に続いて、工程（Ｃ）および（Ｄ）を行う工
程 により特徴付けられる方法である。
【０００６】 本発明を添付図面によって説明する。 図１は、一方の面にのみ導体構造（２）を備えた、好ましくはガラス繊維強化
されたエポキシド樹脂の絶縁体基板（１）を示す。
【０００７】 工程（Ａ）において、この片面導体板は、その両面に誘電性硬化材料で被覆さ
れる（３および４、図２）。 前記被覆は通常の方法により、例えば遠心、浸漬、レーキ塗布、カーテン注ぎ
込み、スクリーン印刷、刷毛塗り、噴霧、静電噴霧または反転ロール塗装によっ
て被覆される。
【０００８】 好ましくは、前記導体板は、カーテン注流またはスクリーン印刷によって行わ
れる。
【０００９】 前記誘電体材料は、溶液または乾燥フィルムとして施される。溶剤を使用する
ときには、溶剤は引き続いて乾燥により除去される。誘電体の層厚は、導電板の
銅導線の高さよりも高くなければならない。乾燥層は、目的により、厚さ約２０
〜１５０μｍ、好ましくは３０〜８０μｍである。
【００１０】 誘電体材料としては、光ポリマー（光バイア処理）および熱硬化性ポリマー（
レーザーバイア処理法）が使用できる。 光バイア法においては、ポジ型フォトレジストおよびネガ型フォトレジストを
使用することができる。 適しているフォトレジスト材料は、当業者に既知である。 例えば、これには、ＥＰ−Ａ６８９０９８に記載されているポジ型フォトレジ
スト、およびＥＰ−Ａ６０５３６１から既知であるネガ型フォトレジストがある
。
【００１１】 工程（Ａ）において使用する導体板は既に通常の多層回路であるが、そのスル
ーホール孔がまだ開孔していないか、または開孔したスルーホール孔が樹脂で閉
じられている。
【００１２】 工程（Ｂ）において（図３）、導体構造を有する面について、画像形成法を用
いて、誘電体はスルーホール孔を備える場所（５）で除去される。 光バイア処理の場合、フォトレジスト被覆は、施されるべき導体通路構造に対
応するマスクを通して露光され、そして現像される。完全な架橋を得るために、
工程（Ｂ）に続いて、熱により後硬化することが望ましい。
【００１３】 ネガ作用性光−バイア法誘電体を使用する場合には、好ましくは熱により後硬
化する前または後にさらに両面の全面露光を行う。
【００１４】 導体板の背面について、誘電体材料は、予め構造化されることなく、全面で完
全に硬化される。 このことは、ネガ型フォトレジストの場合、全面露光および所望による熱によ
る後熱硬化により行われる。ポジ型フォトレジストの場合に、導体板背面は、予
め露光されることなく両面で熱硬化される。
【００１５】 さらなる導体面が必要でなく、そして導体板の表側と裏側との間にスルーホー
ルが存在しないときには、工程（Ｂ）を行った後に開孔することによりスルーホ
ールを生成することができる。
【００１６】 そうして得た導体板は、既知の方法（例えば、ＫＭｎＯ4溶液）によるエッチ
ングによって両側で粗面化される。引き続いて、全面を化学的に銅被覆する（図
４）、即ち、無電解メッキにより薄い銅層（６）を施す。所望により乾燥し、そ
して銅層を電着析出により強化する。
【００１７】 工程（Ｄ）において、その後、銅層は選択的エッチング、通常、エッチングレ
ジストでの導体板の両面被覆、画像形成露光、現像、および遊離した銅の除去に
よって、両面で構造化される（図５）。このことは、エッチング処理（“パネル
メッキ処理”）または電気メッキ処理（“パターンメッキ処理”）において行う
ことができる。
【００１８】 さらなる導体面が必要なときには、工程（Ａ）ないし（Ｄ）を任意に繰り返す
ことができる。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年９月１１日（２０００．９．１１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正内容】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/42 ６２０ Ｈ０５Ｋ 3/42 ６２０Ａ Ｆターム(参考） 5E317 AA24 BB01 BB12 CC32 CC33 CC51 CD25 CD32 GG01 GG16 5E346 AA02 AA13 AA43 CC04 CC09 CC32 DD02 DD03 DD13 DD23 DD32 EE33 EE35 GG15 【要約の続き】 は、工程（Ａ）および引き続く前記誘導体層の両面構造 化（Ｆ）に続いて、工程（Ｃ）および（Ｄ）を行う工程 により特徴付けられる方法に関する。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 積層コアの両面に等しくない数の導体面で連続構築された導
    体板の製造方法であって、 （Ａ）一方の面にのみ導体構造を備えた導体板を、光ポリマーまたは熱硬化性ポ
    リマーを含む誘電体で、両面被覆する工程と、 （Ｂ）接触孔（バイア）を、前記導体構造を有する面に、前記光ポリマーを含む
    誘電体を露光し、そして引き続いて溶剤で現像するか、または前記熱硬化性ポリ
    マーを含む誘電体に接触孔（バイア）をレーザー開孔することにより構造化する
    工程と、 （Ｃ）銅層を、そうして得られた平板の両面に付着させる工程と、 （Ｄ）導体構造を前面に形成し、そして、完全なエッチ除去を、さらなる非対称
    な構造形成を行う場合には該導体板の背面について、または、構造形成しないか
    もしくは対称な、さらなる構造形成を行う場合には、該導体板の両面について、
    レジストを用いた選択的エッチングにより行う工程と、 （Ｅ）さらなる非対称な構造構成を行う場合には、工程（Ａ）ないし（Ｄ）を繰
    り返し、または、対称にさらに構造形成する場合には、工程（Ａ）および引き続
    く前記誘導体層の両面構造化（Ｆ）に続いて、工程（Ｃ）および（Ｄ）を行う工
    程 により特徴付けられる方法。
  2. 【請求項２】 工程（Ａ）において、前記導体板がカーテン流し込みまたは
    スクリーン印刷によって被膜形成されることを特徴とする、請求項１記載の方法
    。
  3. 【請求項３】 工程（Ｂ）に関した光−バイア処理において、熱による後硬
    化を行って、ポリマーの完全な架橋を得ることを特徴とする、請求項１記載の方
    法。
  4. 【請求項４】 工程（Ｂ）後のネガ作用性光−バイア誘電体の使用において
    、両面の全面露光を熱による後硬化の前または後に行って、ポリマーの完全な架
    橋を得ることを特徴とする、請求項３記載の製造方法。
  5. 【請求項５】 工程（Ｃ）において、始めに前記平板を粗面化し、その後、
    化学的に銅被覆し、そして引き続いて電気メッキにより銅被覆することを特徴と
    する、請求項１記載の方法。
  6. 【請求項６】 工程（Ｂ）後に、前記導体板に貫通孔を開孔することを特徴
    とする、請求項１記載の製造方法。
JP2000571726A 1998-09-18 1999-09-09 多層回路の製造方法 Pending JP2002525882A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CH191198 1998-09-18
CH1911/98 1998-09-18
PCT/EP1999/006630 WO2000018201A1 (de) 1998-09-18 1999-09-09 Verfahren zur herstellung von mehrlagenschaltungen

Publications (1)

Publication Number Publication Date
JP2002525882A true JP2002525882A (ja) 2002-08-13

Family

ID=4221486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000571726A Pending JP2002525882A (ja) 1998-09-18 1999-09-09 多層回路の製造方法

Country Status (10)

Country Link
US (1) US6638690B1 (ja)
EP (1) EP1123644B1 (ja)
JP (1) JP2002525882A (ja)
KR (1) KR100642167B1 (ja)
CN (1) CN1237856C (ja)
AT (1) ATE265131T1 (ja)
CA (1) CA2343173C (ja)
DE (1) DE59909260D1 (ja)
TW (1) TW472515B (ja)
WO (1) WO2000018201A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012157249A1 (ja) * 2011-05-18 2012-11-22 パナソニック株式会社 回路基板の製造方法、並びに、その製造方法で得られる回路基板

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6869750B2 (en) * 1999-10-28 2005-03-22 Fujitsu Limited Structure and method for forming a multilayered structure
US6877653B2 (en) * 2002-02-27 2005-04-12 Advanced Semiconductor Engineering, Inc. Method of modifying tin to lead ratio in tin-lead bump
US7211289B2 (en) * 2003-12-18 2007-05-01 Endicott Interconnect Technologies, Inc. Method of making multilayered printed circuit board with filled conductive holes
US7293355B2 (en) * 2005-04-21 2007-11-13 Endicott Interconnect Technologies, Inc. Apparatus and method for making circuitized substrates in a continuous manner
US7827682B2 (en) 2005-04-21 2010-11-09 Endicott Interconnect Technologies, Inc. Apparatus for making circuitized substrates having photo-imageable dielectric layers in a continuous manner
US7627947B2 (en) * 2005-04-21 2009-12-08 Endicott Interconnect Technologies, Inc. Method for making a multilayered circuitized substrate
US7211470B2 (en) * 2005-09-01 2007-05-01 Endicott Interconnect Technologies, Inc. Method and apparatus for depositing conductive paste in circuitized substrate openings
US20110024898A1 (en) * 2009-07-31 2011-02-03 Ati Technologies Ulc Method of manufacturing substrates having asymmetric buildup layers
WO2011046769A1 (en) * 2009-10-14 2011-04-21 Lockheed Martin Corporation Protective circuit board cover
KR20110044369A (ko) * 2009-10-23 2011-04-29 삼성전기주식회사 트렌치기판 및 그 제조방법
US8947889B2 (en) 2010-10-14 2015-02-03 Lockheed Martin Corporation Conformal electromagnetic (EM) detector
CN102137551B (zh) * 2011-03-16 2012-07-25 蔡新民 一种高频四层电路板的制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63229897A (ja) * 1987-03-19 1988-09-26 古河電気工業株式会社 リジツド型多層プリント回路板の製造方法
DE3840207A1 (de) * 1988-11-29 1990-05-31 Draegerwerk Ag Verfahren zur herstellung einer leiterplatte mit mehreren leiterbahnebenen und entsprechende multilayer-leiterplatte
JP2739726B2 (ja) * 1990-09-27 1998-04-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層プリント回路板
US5532105A (en) * 1992-08-07 1996-07-02 Hitachi Chemical Company, Ltd. Photolithographically viahole-forming photosensitive element comprising two photosensitive layers for the fabrication process of multilayer wiring board
TW269017B (ja) 1992-12-21 1996-01-21 Ciba Geigy Ag
JP3624967B2 (ja) * 1995-06-01 2005-03-02 日立化成工業株式会社 多層プリント配線板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012157249A1 (ja) * 2011-05-18 2012-11-22 パナソニック株式会社 回路基板の製造方法、並びに、その製造方法で得られる回路基板

Also Published As

Publication number Publication date
CA2343173C (en) 2008-08-19
EP1123644A1 (de) 2001-08-16
TW472515B (en) 2002-01-11
KR100642167B1 (ko) 2006-11-02
WO2000018201A1 (de) 2000-03-30
CN1318273A (zh) 2001-10-17
ATE265131T1 (de) 2004-05-15
KR20010074918A (ko) 2001-08-09
US6638690B1 (en) 2003-10-28
DE59909260D1 (de) 2004-05-27
EP1123644B1 (de) 2004-04-21
CA2343173A1 (en) 2000-03-30
CN1237856C (zh) 2006-01-18

Similar Documents

Publication Publication Date Title
JP2837137B2 (ja) ビルドアップ多層印刷回路基板の製造方法
JPH0310239B2 (ja)
JP2002525882A (ja) 多層回路の製造方法
JP3224803B2 (ja) 回路板の製造方法
KR100327705B1 (ko) 빌드업 다층 인쇄회로기판의 제조방법
JPH1075069A (ja) Ｙａｇレーザを利用したビルドアップ多層印刷回路基板の製造方法
JP4128649B2 (ja) 薄膜多層回路基板の製造方法
JPH05259639A (ja) プリント配線板の製造方法
JPH10215072A (ja) 多層印刷配線板の製造方法
GB2030781A (en) Multilayer printed circuit
JP2002271026A (ja) 多層型プリント配線基板及び多層型プリント配線基板の製造方法
KR100213378B1 (ko) 빌드업 다층 인쇄회로기판의 제조방법
KR100276262B1 (ko) 다층인쇄회로기판제조방법
JP3310539B2 (ja) 多層プリント配線板の製造方法
JP2622848B2 (ja) プリント配線板の製造方法
KR100222753B1 (ko) 절연신뢰성이 향상된 다층 인쇄회로기판의 제조방법
JPH10224036A (ja) ビルドアッププリント配線板およびその製造方法
JPH1070369A (ja) 多層プリント配線板の製造方法
JPH02119298A (ja) 半導体素子搭載用多層印刷配線板の製造方法
JPH05243709A (ja) 印刷配線板の製造方法
JP2000124605A (ja) レーザーによりヴィアを形成するプリント基板の製造方法
JPH118465A (ja) アディティブ法プリント配線板の製造方法
JP2001036241A (ja) ビルドアッププリント配線板の製造法
JPH02189995A (ja) 多層プリント基板の製造方法
JPH01307293A (ja) 多層プリント基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081002

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090325