TW472515B - Method for manufacturing multi-layer circuit - Google Patents

Method for manufacturing multi-layer circuit Download PDF

Info

Publication number
TW472515B
TW472515B TW088115982A TW88115982A TW472515B TW 472515 B TW472515 B TW 472515B TW 088115982 A TW088115982 A TW 088115982A TW 88115982 A TW88115982 A TW 88115982A TW 472515 B TW472515 B TW 472515B
Authority
TW
Taiwan
Prior art keywords
circuit board
circuit
sides
dielectric
faces
Prior art date
Application number
TW088115982A
Other languages
English (en)
Inventor
Kurt Meier
Norbert Muenzel
Original Assignee
Vantico Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vantico Ag filed Critical Vantico Ag
Application granted granted Critical
Publication of TW472515B publication Critical patent/TW472515B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

472515 A7 Π7 五、發明說明（/ ) 詳細說明 本發明關於一種製造多層電路板的方法。 具有高配線密度的多層電路板近年來係有利地用所謂 之 SBU 方法（Sequential build-up)製造。 個別導電路線之間的電連接(“貫穿接點“)一般利用鑽 出之孔造成，該孔穿過導電路線平面並鍍以金層。但這些 機械鑽孔所生之孔,比較大(最大直徑約〇.3mm)，因而配線密 度有限。 在德專利申請案DE_A 38 40 207中提到一種多層電路 板的方法，其中小直徑的貫穿接點係用光化學方式利用光 抵抗材料製在。 在美專利US-Patent 5，451，721提到一種SBU方法， 其中首先利用光抵抗物質設置個別電路線平面之間的貫穿 接點。然後利用機械鑽出則鍍有金屬的貫通孔在最外的配 線層之間造成導電連接。在這種如此所製的電路板中，二 個外配線層用於做電力供應電路，而信號之配線電路位在 層狀物的內部。 然而這種在US-Patent 5，451，721中所述之電路板的 製法，只能有條件地適用於層狀物核心的兩面設以不同數 目的配線層，因爲在具不對稱構造的類型，會有厲害的隆 起（Verwoelbung)，特別是當使用的層狀物核心厚度小於 〇.8mm ’由於這種只有在一面施覆的介電質層的聚合作用 收縮所致，隆起情形尤甚。此外，在後側的銅層由於一次 或數次鍍銅(Verkupfenmg)，造成電路板兩面的銅層厚度不 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -----------1 1 05---- (請先閱讀背面之注意事項再填寫本頁) 言 Γ 經濟部智慧財產局員工消費合作社印製 472515 A7 B7 五、發明說明（/) 同。隨後一般所做的兩面的同時刻蝕作業造成該上面較薄 銅層過度刻蝕。 本發明的目的在提供一種製造系列構造的電路板的方 法，該層狀物核心兩面具有不同數目的線路面’此方法沒 有上述缺點。 茲發現，如果ί我們從一種層狀物核心著手’它只在一 面有電路構造，將此核心部兩面施覆一種介電質，但只在 一面作構造化，另一面完全硬化，則可達成滿意的結果， 由此本發明的標的爲一種製造序列構成之電路板的方法。 該電路板在層狀物核心兩面具有不同數目的線路面)其特 徵在以下的方法步驟： Α)將一個只一面有電路構造的電路板用一種介電質將 兩面施覆，該介電質含有一種光聚合物或一種可用熱硬化 的聚合物； Β)將該含光聚合物的介電質照射在具有電路構造的一 面上做接觸孔（通道）構造化’然後用一種溶劑或利用接觸 孔（通道）的雷射鑽孔器顯影到該含有可熱硬化聚合物的介 電質中， c)將一銅層析出到如此所得到的電路板兩面上； D) 如果電路板兩面進一步地不對稱構造形成’則在前 (正）面形成電路構造’而在後（背）面完全刻蝕掉’或 者當沒有或有進一步對稱構造時’利用抵抗物作選擇性貪虫 刻而在電路板兩面形成電路構造； E) 如果有進一步之不對稱的構造，則重覆程序步驟(A) 5 本紙張尺度適用中國國家標準（CNS)A4規格（2〗0 X 297公尨 J-------------裝·— (請先閱讀背面之注意事項再填衮本頁) 訂： _線· 經濟部智慧財產局員工消費合作社印製 4>25丄5
經濟部智慧財產局員工消費合作社印製 五、發明說明（^ ) 〜（D) ’或者如果進一·步形成對稱構造，則隨後做介電質層 之兩面構造化(F)。 茲利用相關圖式說明本發明： 第一圖係只一面有電路構造（2)的一絕緣基質， 第二圖係第一圖基質在（A)中兩面施覆介電質所得 構造， 第三圖係將貫穿接點孔位介電質除去的構造， 第四圖係第三圖之構造鍍銅所得構造。 第五圖係第四圖構造刻蝕所得構造。 〔圖號說明〕 (1 ) 絕緣基質 (2 ) 電路構造 (3)(4) 介電性可硬化材料 (5 ) 貫穿接點孔之位置 (6 ) 薄銅層 第一圖顯示一絕緣基質（1)’它宜爲一種玻璃纖維補強 的環氧樹脂，只有在一面有電路構造(2)。 在方法步驟(A)中，將此只一面有電路構造的電路板的 兩面施覆一種介電性之可硬化材料(3)與(4)(第二圖）。 此施覆作業用習知方法爲之，例如用離心機 (Schleudei·)、浸鍍（沈積）（Tachen)、刮具施覆、遮幕鑄造 (Vorhangguss)、網板印刷、刷覆（Aufpinseln)、噴灑 (Spruehen)、靜電噴灑或往復滾子施覆。 此電路板宜利用遮幕鑄造或網板印刷施覆。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------------訂.——---- (請先閱讀背面之注意事項再谉本頁) 472515 A7 B7 五、發明說明（f) υ：匕介m材料可呈溶液或乾膜形式施加，當使用溶液時 ’該溶劑π隨後藉乾燥除去。介電質層的厚度須比電路板的 銅電路層高度更高’乾燥居宜爲約2()〜ι50μηΊ，且最好爲 30〜80 // m。 所-用介電:材料可爲一種光聚合物（光路徑程序 )(Photovia-Pr〇ZeSs)也可爲一種可熱硬化的聚合物(雷射路徑 程序）。 在光路壬序中可用正光抵抗物(PosituPhotoresist)也 可用負光抵抗物。 適當的光抵抗材料係行家所習知者。 其例子有歐洲專利EP_A 689098所提的正光抵抗物及 EP-A 605361所提/負光抵抗物。 在方法步驟(A)中所用之電路板可以爲傳統之多層.電路 ’其貫穿接點孔尙未鑽出或是其已發出的貫穿接點孔用樹 脂封閉。 在方法步驟(B)中，在設有電路構造的那一面上利用產 生圖像的方法將設貫穿接點孔的位置(5)的介電質除去。 在光路徑程序中，將光抵抗覆層係利用一個光罩(它與 所要施覆的導電路線構造相當)照射及顯影。爲了達成完全 的顯影’在此方法步驟(B)之後宜接著一道熱後硬化作業。 當使用一種負性工作的光路徑介電質時，則宜在熱硬 化之前或之後另將兩面做整面照射。 在電路板的後側，該未先前構造化的介電材料整面完 全硬化。 7 (請先閱讀背面之注意事項再填寫本頁) =口 r 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 472515 A7 137 經濟部智慧財產局員工消費合作社印製 五、發明說明（f) 這點在一種負性光抵抗物的情形係用全面照射以及還 有後處理而達成。在正性光抵抗物的情形，電路板後不做 先行的照射，而整面做熱硬化。 . 如果不需附加的電路面，且電路板的前面與後面之間 沒有貫穿接點，則這些貫穿接點可在實施方法步驟(B)後， 藉鑽孔而預製。 如此所得之電路板的兩面用習知方法刻蝕(例如用水性 之KMn〇4溶液)使表面粗糙。然後將整個表面作化學方式鍍 銅（第四圖），換言之，利用無電流式的鍍覆施一薄銅層(6) 。如有必要作後乾燥’並利用電鍍法析出而將銅層加厚。 然後在此方法步驟(D)中’將該銅層兩側利用選擇性刻 飩而作構造化（第五圖），一般將電路板兩側用一種刻蝕抵 抗物施覆’依所要之圖形作照射，顯影，並將自由的銅除 去。 這點可在一道刻蝕程序〔“面板鍍覆程序“（panel plating process)〕或在電鍍程序〔”圖形鍍覆程序“(pattern plating practss)〕中達成。 如果需要附加的導線路，則可將方法步驟（A)〜（D)任 意多次地重覆。 8 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公楚） ------------------l· I I --------- (請先閱讀背面之注意事項再壤寫本頁)

Claims (1)

  1. 472515 A8 B8 C8 D8 t、申請專利範圍 1. 一種製造序列構成之電路板的方法，該電路板在層 狀物核心兩面具有不同數目的線路面，其特徵在以下方法 步驟： A) 將一個只一面有電路構造的電路板用一種介電質將 兩面施覆，該介電質含有一種光聚合物或一種可用熱硬化 的聚合物； B) 將該含光聚合物的介電質照射在具有電路構造的一 面上做接觸孔(通道)構造化，然後用一種溶劑或利用接觸 ?L(通道）的雷射鑽孔器顯影到該含有可熱硬化聚合物的介 電質中， C) 將一銅層析出到如此所得到的電路板兩面上； D) 如果電路板兩面進一步地不對稱構造形成，則在前( 正）面形成電路構造，而在後（背）面完全刻蝕掉，或者當沒 有或有進一步對稱構造時，利用抵抗物作選擇性蝕刻而在 電路板兩面形成電路構造； E) 如果有進一步之不對稱的構造，則重覆程序步驟(A) 〜（D)，或者如果進一步形成對稱構造，則隨後做介電質層 之兩面構造化(F)。 2. 如申請專利範圍第1項之方法，其中： 在方法步驟(A)中將電路板用遮幕鑄造或網版印刷施覆 〇 3. 如申請專利範圍第1項之方法，其中： 在方法步驟(B)之後接一道熱硬化以將聚合物完全交聯 ------------—------------------ (請先閱讀背面之注意事項再一，本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公t ) 472515 A8 B8 C8 - D8 t、申請專利範圍 4. 如申請專利範圍第3項之方法，其中： 當使用一種負性作用的光路徑介電質時，在方法步驟 (B)之後，在熱後硬化作業之前或之後，將其兩面作整面照 射，以使聚合物完全交聯。 5. 如申請專利範圍第1項之方法，其中： 在方法步驟(C)中將該電路板先變粗糙，然後作化學式 鍍銅，然後作電鍍式鍍銅。 6. 如申請專利範圍第1項之方法，其中： ^ 該方法步驟(B)後在電路板中鑽出貫穿孔。 i 丁 I I , , :1- III I=口 · j — — 111 矣 (請先間讀背面之注意事項再垵....本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW088115982A 1998-09-18 1999-09-16 Method for manufacturing multi-layer circuit TW472515B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH191198 1998-09-18

Publications (1)

Publication Number Publication Date
TW472515B true TW472515B (en) 2002-01-11

Family

ID=4221486

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088115982A TW472515B (en) 1998-09-18 1999-09-16 Method for manufacturing multi-layer circuit

Country Status (10)

Country Link
US (1) US6638690B1 (zh)
EP (1) EP1123644B1 (zh)
JP (1) JP2002525882A (zh)
KR (1) KR100642167B1 (zh)
CN (1) CN1237856C (zh)
AT (1) ATE265131T1 (zh)
CA (1) CA2343173C (zh)
DE (1) DE59909260D1 (zh)
TW (1) TW472515B (zh)
WO (1) WO2000018201A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI412310B (zh) * 2009-10-23 2013-10-11 Samsung Electro Mech 凹槽基板及其製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6869750B2 (en) * 1999-10-28 2005-03-22 Fujitsu Limited Structure and method for forming a multilayered structure
US6877653B2 (en) * 2002-02-27 2005-04-12 Advanced Semiconductor Engineering, Inc. Method of modifying tin to lead ratio in tin-lead bump
US7211289B2 (en) * 2003-12-18 2007-05-01 Endicott Interconnect Technologies, Inc. Method of making multilayered printed circuit board with filled conductive holes
US7627947B2 (en) * 2005-04-21 2009-12-08 Endicott Interconnect Technologies, Inc. Method for making a multilayered circuitized substrate
US7293355B2 (en) * 2005-04-21 2007-11-13 Endicott Interconnect Technologies, Inc. Apparatus and method for making circuitized substrates in a continuous manner
US7827682B2 (en) 2005-04-21 2010-11-09 Endicott Interconnect Technologies, Inc. Apparatus for making circuitized substrates having photo-imageable dielectric layers in a continuous manner
US7211470B2 (en) * 2005-09-01 2007-05-01 Endicott Interconnect Technologies, Inc. Method and apparatus for depositing conductive paste in circuitized substrate openings
US20110024898A1 (en) * 2009-07-31 2011-02-03 Ati Technologies Ulc Method of manufacturing substrates having asymmetric buildup layers
EP2489072A4 (en) * 2009-10-14 2014-05-28 Lockheed Corp PROTECTIVE COVER FOR PCB
US8947889B2 (en) 2010-10-14 2015-02-03 Lockheed Martin Corporation Conformal electromagnetic (EM) detector
CN102137551B (zh) * 2011-03-16 2012-07-25 蔡新民 一种高频四层电路板的制作方法
JP2014143221A (ja) * 2011-05-18 2014-08-07 Panasonic Corp 回路基板の製造方法、並びに、その製造方法で得られる回路基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63229897A (ja) * 1987-03-19 1988-09-26 古河電気工業株式会社 リジツド型多層プリント回路板の製造方法
DE3840207A1 (de) 1988-11-29 1990-05-31 Draegerwerk Ag Verfahren zur herstellung einer leiterplatte mit mehreren leiterbahnebenen und entsprechende multilayer-leiterplatte
JP2739726B2 (ja) * 1990-09-27 1998-04-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層プリント回路板
US5532105A (en) * 1992-08-07 1996-07-02 Hitachi Chemical Company, Ltd. Photolithographically viahole-forming photosensitive element comprising two photosensitive layers for the fabrication process of multilayer wiring board
TW269017B (zh) 1992-12-21 1996-01-21 Ciba Geigy Ag
JP3624967B2 (ja) * 1995-06-01 2005-03-02 日立化成工業株式会社 多層プリント配線板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI412310B (zh) * 2009-10-23 2013-10-11 Samsung Electro Mech 凹槽基板及其製造方法

Also Published As

Publication number Publication date
CN1237856C (zh) 2006-01-18
CN1318273A (zh) 2001-10-17
KR20010074918A (ko) 2001-08-09
KR100642167B1 (ko) 2006-11-02
JP2002525882A (ja) 2002-08-13
DE59909260D1 (de) 2004-05-27
EP1123644A1 (de) 2001-08-16
ATE265131T1 (de) 2004-05-15
EP1123644B1 (de) 2004-04-21
CA2343173A1 (en) 2000-03-30
WO2000018201A1 (de) 2000-03-30
US6638690B1 (en) 2003-10-28
CA2343173C (en) 2008-08-19

Similar Documents

Publication Publication Date Title
JP3384775B2 (ja) プリント回路カード、及び、その製造方法
US5258094A (en) Method for producing multilayer printed wiring boards
TW472515B (en) Method for manufacturing multi-layer circuit
JPH09298362A (ja) ビルドアップ多層印刷回路基板の製造方法
KR20010009975A (ko) 빌드업 다층 인쇄회로기판의 제조방법
KR950003244B1 (ko) 다층 회로판 제조공정
JPH1187865A (ja) プリント配線板およびその製造方法
KR20040061410A (ko) 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법
JP3395222B2 (ja) プリント配線板の製造方法
JPH06314865A (ja) プリント配線板
JPH036880A (ja) ブリント配線板及びその製造方法
US6274291B1 (en) Method of reducing defects in I/C card and resulting card
JP2622848B2 (ja) プリント配線板の製造方法
JP3432534B2 (ja) プリント配線板
JPH0964543A (ja) 多層フレキシブルプリント配線板の製造方法
JPH077264A (ja) 印刷配線板の製造方法
JPH053388A (ja) 多層プリント基板の製造方法及び多層プリント基板用絶縁層
JPH03225894A (ja) プリント配線板の製造方法
JPH09205268A (ja) プリント配線板の製造方法
JP2000306429A (ja) 絶縁材料組成物及び多層配線板
JPH06318774A (ja) 印刷配線板の製造方法
JPH05243709A (ja) 印刷配線板の製造方法
JPH02119298A (ja) 半導体素子搭載用多層印刷配線板の製造方法
JPH088541A (ja) 多層プリント配線板およびその製造方法
JPH10341081A (ja) 多層プリント配線板製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees