KR20010074918A - 다층 회로의 제조방법 - Google Patents

다층 회로의 제조방법 Download PDF

Info

Publication number
KR20010074918A
KR20010074918A KR1020017002725A KR20017002725A KR20010074918A KR 20010074918 A KR20010074918 A KR 20010074918A KR 1020017002725 A KR1020017002725 A KR 1020017002725A KR 20017002725 A KR20017002725 A KR 20017002725A KR 20010074918 A KR20010074918 A KR 20010074918A
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
sides
dielectric
carried out
Prior art date
Application number
KR1020017002725A
Other languages
English (en)
Other versions
KR100642167B1 (ko
Inventor
마이어쿠르트
뮌첼노르베르트
Original Assignee
베르너 훽스트, 지크프리트 포트호프
반티코 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베르너 훽스트, 지크프리트 포트호프, 반티코 아게 filed Critical 베르너 훽스트, 지크프리트 포트호프
Publication of KR20010074918A publication Critical patent/KR20010074918A/ko
Application granted granted Critical
Publication of KR100642167B1 publication Critical patent/KR100642167B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 다음 공정을 갖는 것을 특징으로 하는, 적층 코어의 양면상에 홀수의 도전체층을 갖는, 순차적으로 작성된 인쇄회로판의 제조방법에 관한 것이다:
(A) 한면에만 도전체 구조가 제공된 인쇄회로판 양면에 광중합성 또는 열경화성 중합체를 함유하는 유전체를 도포하는 공정; (B) 광중합성 또는 열경화성 중합체를 함유하는 유전체를 노광시킨 다음 용매로 현상하는 것에 의하거나 또는 광중합성 또는 열경화성 중합체를 함유하는 유전체에 콘택트 홀(바이어스)을 레이저 천공하는 것에 의해 도전체 구조를 포함하는 면상에 콘택트 홀(바이어스)을 작성하는 공정; (C) 상기 수득한 인쇄회로판의 양면에 구리층을 퇴적하는 공정; (D) 비대칭 구조를 제조하려는 경우, 도전체 구조를 전면(前面)에 형성하고 레지스트를 사용한 선택적인 에칭을 이용하여 전체 에칭 제거를 이면에서 실시하거나, 또는 더 이상의 구조를 필요하지 않거나 구조가 대칭인 경우 레지스트를 사용한 선택적인 에칭을 이용하여 인쇄회로판인쇄회로판상에서 전체 에칭 제거를 실시하는 공정; (E) 추가의 비대칭 구조를 제조할 필요가 있는 경우 상기 공정 (A) 내지 (D)를 반복하거나, 또는 추가의 대칭 구조가 필요한 경우 (A) 공정 및 유전체의 양면 구조화 공정(F)을 실시한 다음 (C) 및 (D) 공정을 실시하는 공정.

Description

다층 회로의 제조방법{Method for producing multi-layer circuits}
높은 배선 밀도를 갖는 다층 인쇄회로판은 종래에는 소위 SBU(sequential build-up) 방법에 따라 제조되었다. 개별 랜드 패턴간의 전기적 결합(관통 도금)은 통상적으로 랜드 패턴이 확산되고 금속화되는, 화학제로 천공된 홀(hole)을 형성하게된다. 그러나 기계적으로 천공된 홀은 비교적 크고(최소 직경 약 0.3 mm) 또 인쇄회로판의 배선밀도를 제한한다.
DE-A 38 40 270호에는 포토레지스트 재료를 이용하여 직경이 작은 관통도금이 광화학적으로 제조되는 다층 인쇄회로판의 제조방법이 기재되어 있다.
또한 미국 특허 5,451,721호에는 우선 포토레지스트를 사용하여 개별 랜드패턴 사이에 관통 도금을 설치하는 SBU 방법이 개시되어 있다. 기계적으로 천공되고 금속화된 관통공을 통하여 최외부 배선층 사이에 도전성 화합물이 제조된다. 이렇게 제조된 인쇄회로판에서는 양쪽의 최외부 배선층이 전력 공급 도전체로 배치되어 있는 반면에 적층의 내부에서는 신호 배선 도전체로 이용된다. 미국 특허 5,451,721호에 기재된 적층 코어의 양면에 홀수개의 배선층을 갖는 인쇄회로판의 제조방법은 조건부적으로 적합할 뿐인데, 이것은 비대칭적 구조의 강한 시프팅을갖는 실시예일 때, 특히 0.8 mm 정도의 작은 두께의 적층 코어를 사용할 때 중합반응 수축으로 인하여 한쪽에만 유전층이 형성되어야하기 때문이다. 뿐만 아니라 인쇄회로판의 양면상에 상이한 구리 두께로 1회 내지 수회 이면 구리층을 구리도금한다. 적합한 통상적인 방법으로 실시된 동시 양면 에칭은 얇은 구리층상에 상부에칭으로 실시된다.
본 발명은 다층 인쇄회로판의 제조방법에 관한 것이다.
도 1은 본 발명에 따른 인쇄회로판의 제조방법에 있어서 한 면에만 도전체 구조가 제공된 절연 기판을 도시,
도 2는 본 발명에 따른 인쇄회로판의 제조방법에 있어서 공정(A)를 도시,
도 3은 본 발명에 따른 인쇄회로판의 제조방법에 있어서 공정(B)를 도시,
도 4는 본 발명에 따른 인쇄회로판의 제조방법에 있어서 공정(C)를 도시,
도 5는 본 발명에 따른 인쇄회로판의 제조방법에 있어서 공정(D)를 도시.
본 발명의 목적은 상기에서 제시한 결점을 전혀 나타내지 않는, 현상할 적층 코어의 양면에 홀수개의 도전체층을 갖는 인쇄회로판을 순차적으로 제조하는 방법을 제공하는 것이다.
놀랍게도, 한면에만 도전체 구조가 제공된 적층 코어 양면에 유전층이 도포된 적층 코어를 노출시키면 한면만 구조화되고 나머지 한면은 완전히 경화된다는 것이 밝혀졌다.
본 발명의 주제는 다음 공정을 갖는 것을 특징으로 하는, 적층 코어의 양면에 홀수의 도전체층을 갖는, 순차적으로 작성된 인쇄회로판의 제조방법에 관한 것이다:
(A) 한면에만 도전체 구조(2)가 제공된 인쇄회로판 양면에 광중합성 또는 열경화성 중합체를 함유하는 유전체(3)를 도포하는 공정;
(B) 광중합성 또는 열경화성 중합체를 함유하는 유전체(3)를 노광시킨 다음 용매로 현상하는 것에 의하거나 또는 광중합성 또는 열경화성 중합체를 함유하는 유전체(3)에 콘택트 홀(바이어스)(5)을 레이저 천공하는 것에 의해 도전체 구조(2)를 포함하는 면상에 콘택트 홀(바이어스)(5)을 작성하는 공정;
(C) 상기 수득한 인쇄회로판의 양면에 구리층(6)을 퇴적하는 공정;
(D) 비대칭 구조를 제조하려는 경우, 도전체 구조를 전면(前面)에 형성하고 레지스트를 사용한 선택적인 에칭을 이용하여 전체 에칭 제거를 이면에서 실시하거나, 또는 더 이상의 구조를 필요하지 않거나 구조가 대칭인 경우 레지스트를 사용한 선택적인 에칭을 이용하여 인쇄회로판의 양면상에서 전체 에칭 제거를 실시하는 공정;
(E) 추가의 비대칭 구조를 제조할 필요가 있는 경우 상기 공정 (A) 내지 (D)를 반복하거나, 또는 추가의 대칭 구조가 필요한 경우 (A) 공정 및 유전체의 양면 구조화 공정(F)을 실시한 다음 (C) 및 (D) 공정을 실시하는 공정.
본 발명을 첨부한 도면을 기초로 구체적으로 설명한다.
도 1은 한 면에만 도전체 구조가 제공된 절연 기판, 바람직하게는 유리 섬유 강화 에폭시 수지를 도시한다.
공정(A)에서는 인쇄회로판 양면에 유전성 경화성 재료(도 2에서 3 및 4)를 도포한다. 상기 도포는 캐스팅, 침지, 독터 블레이드 코팅, 커튼 캐스팅, 실크 스크린, 브러싱, 분무, 정전분무 또는 리버스 롤 코팅과 같은 통상의 방법으로 실시한다.
바람직하게는 인쇄회로판은 커튼 캐스팅 또는 실크 스크린에 의해 도포된다.
유전성 재료는 용액 또는 건조막으로 형성될 수 있다. 용액을 사용하는 경우 그 용매는 뒤이어 건조에 의해 제거된다. 유전층 두께는 인쇄회로판의 구리 도전체의 두께보다 더 두꺼워야한다. 건조층 두께는 약 20 내지 150 ㎛, 바람직하게는 30 내지 80 ㎛인 것이 유리하다.
유전성 재료로서는 광중합체(광에 의한 공정) 뿐만 아니라 열경화성 중합체(레이저에 의한 공정)를 이용할 수 있다. 광에 의한 공정에서 포지티브 포토레지스트 뿐만 아니라 네가티브 포토레지스트가 이용될 수 있다.
적합한 포토레지스트 재료는 당업자에게 공지되어 있다. 포지티브 포토레지스트의 예는 EP-A-689 098호에 개시되어 있고; 네가티브 포토레지스트의 예는 EP-A 605 361호에 개시되어 있다.
공정(A)에 이용된 인쇄회로판은 관통도금공이 전혀 천공되지않거나 또는 천공된 관통도금공이 수지에 의해 폐색되는 기존의 통상적인 다층회로판일 수 있다.
공정(B)(도 3)에서는 상 형성 방법을 이용하여 도전체 구조를 갖는 면상의 유전물질이 관통도금공이 준비된 위치(5)로부터 제거된다.
포토비아 공정에서는 형성할 인쇄 랜드패턴 구조의 적합한 마스크를 통하여 포토레지스트 피막이 노광되고 현상된다. 완전한 가교에 도달하기 위하여 공정(B)와 관련하여 후경화가 바람직하다.
네가티브 작용성 포토-비아-유전체를 사용할 때 열적 후경화 전 또는 후에 부가적으로 양면 전체가 노광되는 것이 바람직하다.
인쇄회로판의 이면에서는 전체 영역의 사전의 구조화없이 유전체 재료가 완전히 경화된다. 이것은, 네가티브 포토레지스트의 경우, 전체 노광 및 경우에 따라 열적 후경화를 통하여 실시된다. 포지티브 포토레지스트의 경우 사전의 노광없이인쇄회로판 이면이 전체적으로 열적으로 경화된다.
부가적 도전체층이 필요하지 않는 경우 및 인쇄회로판의 전면 및 후면 사이에 관통도금이 존재하지 않는 경우, 공정(B)를 실시한 후 천공을 통하여 관통도금이 제공될 수 있다.
이렇게 수득한 인쇄회로판은 공지된 방법에 따른 에칭(예컨대 수성 KMnO4-용액 이용)을 통하여 양면상에서 조면화된다. 적합하게는 전체 상부 영역이 화학적으로 구리도금(도 4)되며, 즉 무전해 도금을 통하여 얇은 구리층(6)이 형성된다. 경우에 따라 건조된 후 전기도금에 의해 구리층이 퇴적된다.
공정(D)에서는 구리층은 선택적 에칭에 의해 양면상에서 구조화되며(도 5), 일반적으로 인쇄회로판의 양면을 에칭레지스트로 피복한 다음 상형성 방향으로 노광시키고 현상시킨 다음 벗겨진 구리를 제거한다. 상기 공정은 에칭 공정(패널 도금 공정) 또는 갈바노 공정(패턴 도금 공정)으로 실시할 수 있다.
경우에 따라 부가적인 도전체층이 필요한 경우, 흔히 공정(A) 내지 (D)를 임의로 반복할 수 있다.

Claims (6)

  1. 다음 공정을 갖는 것을 특징으로 하는, 적층 코어의 양면상에 홀수의 도전체층을 갖는, 순차적으로 작성된 인쇄회로판의 제조방법:
    (A) 한면에만 도전체 구조가 제공된 인쇄회로판 양면에 광중합성 또는 열경화성 중합체를 함유하는 유전체를 도포하는 공정;
    (B) 광중합성 또는 열경화성 중합체를 함유하는 유전체를 노광시킨 다음 용매로 현상하는 것에 의하거나 또는 광중합성 또는 열경화성 중합체를 함유하는 유전체에 콘택트 홀(바이어스)을 레이저 천공하는 것에 의해 도전체 구조를 포함하는 면상에 콘택트 홀(바이어스)을 작성하는 공정;
    (C) 상기 수득한 인쇄회로판의 양면에 구리층을 퇴적하는 공정;
    (D) 비대칭 구조를 제조하려는 경우, 도전체 구조를 전면(前面)에 형성하고 레지스트를 사용한 선택적인 에칭을 이용하여 전체 에칭 제거를 이면에서 실시하거나, 또는 더 이상의 구조를 필요하지 않거나 구조가 대칭인 경우 레지스트를 사용한 선택적인 에칭을 이용하여 인쇄회로판의 양면상에서 전체 에칭 제거를 실시하는 공정;
    (E) 추가의 비대칭 구조를 제조할 필요가 있는 경우 상기 공정 (A) 내지 (D)를 반복하거나, 또는 추가의 대칭 구조가 필요한 경우 (A) 공정 및 유전체의 양면 구조화 공정(F)을 실시한 다음 (C) 및 (D) 공정을 실시하는 공정.
  2. 제1항에 있어서, 공정(A)에서 인쇄회로판 물질이 커튼 캐스팅 또는 실크 스크린에 의해 도포되는 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 공정(B)와 관련하여 포토-비아 공정일 때 중합체의 완전한 가교를 위하여 열적 후경화가 실시되는 것을 특징으로 하는 방법.
  4. 제3항에 있어서, 공정(B) 이후에 네가티브 작용성 포토-비아-유전체를 사용할 때 중합체의 완전한 가교를 위한 열적 후경화 전 또는 후에 양면 전체를 노광시키는 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 공정(C)에서 인쇄회로판이 먼저 조면화된 다음 화학적으로 구리도금되거나 적합한 전기도금에 의해 구리도금되는 것을 특징으로 하는 방법.
  6. 제1항에 있어서, 공정(B) 이후에 관통공이 인쇄회로판에 천공되는 것을 특징으로 하는 방법.
KR1020017002725A 1998-09-18 1999-09-09 다층 회로의 제조방법 KR100642167B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH191198 1998-09-18
CH1911/98 1998-09-18

Publications (2)

Publication Number Publication Date
KR20010074918A true KR20010074918A (ko) 2001-08-09
KR100642167B1 KR100642167B1 (ko) 2006-11-02

Family

ID=4221486

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017002725A KR100642167B1 (ko) 1998-09-18 1999-09-09 다층 회로의 제조방법

Country Status (10)

Country Link
US (1) US6638690B1 (ko)
EP (1) EP1123644B1 (ko)
JP (1) JP2002525882A (ko)
KR (1) KR100642167B1 (ko)
CN (1) CN1237856C (ko)
AT (1) ATE265131T1 (ko)
CA (1) CA2343173C (ko)
DE (1) DE59909260D1 (ko)
TW (1) TW472515B (ko)
WO (1) WO2000018201A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6869750B2 (en) * 1999-10-28 2005-03-22 Fujitsu Limited Structure and method for forming a multilayered structure
US6877653B2 (en) * 2002-02-27 2005-04-12 Advanced Semiconductor Engineering, Inc. Method of modifying tin to lead ratio in tin-lead bump
US7211289B2 (en) * 2003-12-18 2007-05-01 Endicott Interconnect Technologies, Inc. Method of making multilayered printed circuit board with filled conductive holes
US7627947B2 (en) * 2005-04-21 2009-12-08 Endicott Interconnect Technologies, Inc. Method for making a multilayered circuitized substrate
US7293355B2 (en) * 2005-04-21 2007-11-13 Endicott Interconnect Technologies, Inc. Apparatus and method for making circuitized substrates in a continuous manner
US7827682B2 (en) 2005-04-21 2010-11-09 Endicott Interconnect Technologies, Inc. Apparatus for making circuitized substrates having photo-imageable dielectric layers in a continuous manner
US7211470B2 (en) * 2005-09-01 2007-05-01 Endicott Interconnect Technologies, Inc. Method and apparatus for depositing conductive paste in circuitized substrate openings
US20110024898A1 (en) * 2009-07-31 2011-02-03 Ati Technologies Ulc Method of manufacturing substrates having asymmetric buildup layers
EP2489072A4 (en) * 2009-10-14 2014-05-28 Lockheed Corp PROTECTIVE COVER FOR PCB
KR20110044369A (ko) * 2009-10-23 2011-04-29 삼성전기주식회사 트렌치기판 및 그 제조방법
US8947889B2 (en) 2010-10-14 2015-02-03 Lockheed Martin Corporation Conformal electromagnetic (EM) detector
CN102137551B (zh) * 2011-03-16 2012-07-25 蔡新民 一种高频四层电路板的制作方法
JP2014143221A (ja) * 2011-05-18 2014-08-07 Panasonic Corp 回路基板の製造方法、並びに、その製造方法で得られる回路基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63229897A (ja) * 1987-03-19 1988-09-26 古河電気工業株式会社 リジツド型多層プリント回路板の製造方法
DE3840207A1 (de) 1988-11-29 1990-05-31 Draegerwerk Ag Verfahren zur herstellung einer leiterplatte mit mehreren leiterbahnebenen und entsprechende multilayer-leiterplatte
JP2739726B2 (ja) * 1990-09-27 1998-04-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層プリント回路板
US5532105A (en) * 1992-08-07 1996-07-02 Hitachi Chemical Company, Ltd. Photolithographically viahole-forming photosensitive element comprising two photosensitive layers for the fabrication process of multilayer wiring board
TW269017B (ko) 1992-12-21 1996-01-21 Ciba Geigy Ag
JP3624967B2 (ja) * 1995-06-01 2005-03-02 日立化成工業株式会社 多層プリント配線板の製造方法

Also Published As

Publication number Publication date
CN1237856C (zh) 2006-01-18
CN1318273A (zh) 2001-10-17
KR100642167B1 (ko) 2006-11-02
JP2002525882A (ja) 2002-08-13
DE59909260D1 (de) 2004-05-27
EP1123644A1 (de) 2001-08-16
ATE265131T1 (de) 2004-05-15
EP1123644B1 (de) 2004-04-21
CA2343173A1 (en) 2000-03-30
WO2000018201A1 (de) 2000-03-30
US6638690B1 (en) 2003-10-28
TW472515B (en) 2002-01-11
CA2343173C (en) 2008-08-19

Similar Documents

Publication Publication Date Title
US4915983A (en) Multilayer circuit board fabrication process
JP3786554B2 (ja) フレキシブル膜の両面に微細構造体層を形成する回路基板の製造方法
KR100642167B1 (ko) 다층 회로의 제조방법
JP3224803B2 (ja) 回路板の製造方法
KR950003244B1 (ko) 다층 회로판 제조공정
JP4128649B2 (ja) 薄膜多層回路基板の製造方法
JPH05259639A (ja) プリント配線板の製造方法
JPH10215072A (ja) 多層印刷配線板の製造方法
JPH06314865A (ja) プリント配線板
JP2005108941A (ja) 多層配線板及びその製造方法
KR20030073919A (ko) 단일 에칭 세미 애디티브 방식을 이용한 다층인쇄회로기판의 제조방법
JP2622848B2 (ja) プリント配線板の製造方法
JPH077264A (ja) 印刷配線板の製造方法
JPH06252529A (ja) プリント配線板の製造方法
KR20000050723A (ko) 다층 피씨비의 제조방법
CA1269759A (en) Multi-layer circuit board fabrication process
JPH02119298A (ja) 半導体素子搭載用多層印刷配線板の製造方法
JPH0233994A (ja) 回路製造方法
JPH05206644A (ja) 印刷配線板の製造方法
JP2755019B2 (ja) 多層配線基板の製造方法
JP3648753B2 (ja) 配線基板の製造方法
CN114521041A (zh) 一种线路板及其制造方法
JPH05243709A (ja) 印刷配線板の製造方法
JPH0567871A (ja) 印刷配線板及びその製造方法
JPS62283697A (ja) 印刷配線板のソルダ−レジスト層の形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee