JPH10215072A - 多層印刷配線板の製造方法 - Google Patents
多層印刷配線板の製造方法Info
- Publication number
- JPH10215072A JPH10215072A JP9016787A JP1678797A JPH10215072A JP H10215072 A JPH10215072 A JP H10215072A JP 9016787 A JP9016787 A JP 9016787A JP 1678797 A JP1678797 A JP 1678797A JP H10215072 A JPH10215072 A JP H10215072A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- hole
- conductive film
- substrate
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000007747 plating Methods 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims description 36
- 238000005553 drilling Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 4
- 239000002923 metal particle Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 21
- 239000004020 conductor Substances 0.000 abstract description 5
- 238000009713 electroplating Methods 0.000 abstract description 5
- 230000007613 environmental effect Effects 0.000 abstract description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 18
- 229910052802 copper Inorganic materials 0.000 description 18
- 239000010949 copper Substances 0.000 description 18
- 239000000243 solution Substances 0.000 description 11
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 10
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 9
- WSFSSNUMVMOOMR-UHFFFAOYSA-N Formaldehyde Chemical compound O=C WSFSSNUMVMOOMR-UHFFFAOYSA-N 0.000 description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- 238000007772 electroless plating Methods 0.000 description 5
- 229910052763 palladium Inorganic materials 0.000 description 5
- KAESVJOAVNADME-UHFFFAOYSA-N Pyrrole Chemical compound C=1C=CNC=1 KAESVJOAVNADME-UHFFFAOYSA-N 0.000 description 4
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 4
- 239000003054 catalyst Substances 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- NUJOXMJBOLGQSY-UHFFFAOYSA-N manganese dioxide Chemical compound O=[Mn]=O NUJOXMJBOLGQSY-UHFFFAOYSA-N 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- -1 pyrrole compound Chemical class 0.000 description 4
- 239000007788 liquid Substances 0.000 description 3
- 229920000128 polypyrrole Polymers 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- KRVSOGSZCMJSLX-UHFFFAOYSA-L chromic acid Substances O[Cr](O)(=O)=O KRVSOGSZCMJSLX-UHFFFAOYSA-L 0.000 description 2
- 229910000365 copper sulfate Inorganic materials 0.000 description 2
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 2
- AWJWCTOOIBYHON-UHFFFAOYSA-N furo[3,4-b]pyrazine-5,7-dione Chemical compound C1=CN=C2C(=O)OC(=O)C2=N1 AWJWCTOOIBYHON-UHFFFAOYSA-N 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 239000011734 sodium Substances 0.000 description 2
- 229910000029 sodium carbonate Inorganic materials 0.000 description 2
- UOCLXMDMGBRAIB-UHFFFAOYSA-N 1,1,1-trichloroethane Chemical compound CC(Cl)(Cl)Cl UOCLXMDMGBRAIB-UHFFFAOYSA-N 0.000 description 1
- YTPLMLYBLZKORZ-UHFFFAOYSA-N Divinylene sulfide Natural products C=1C=CSC=1 YTPLMLYBLZKORZ-UHFFFAOYSA-N 0.000 description 1
- PAYRUJLWNCNPSJ-UHFFFAOYSA-N N-phenyl amine Natural products NC1=CC=CC=C1 PAYRUJLWNCNPSJ-UHFFFAOYSA-N 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 1
- 239000011162 core material Substances 0.000 description 1
- KPVWDKBJLIDKEP-UHFFFAOYSA-L dihydroxy(dioxo)chromium;sulfuric acid Chemical compound OS(O)(=O)=O.O[Cr](O)(=O)=O KPVWDKBJLIDKEP-UHFFFAOYSA-L 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000012286 potassium permanganate Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- YLQBMQCUIZJEEH-UHFFFAOYSA-N tetrahydrofuran Natural products C=1C=COC=1 YLQBMQCUIZJEEH-UHFFFAOYSA-N 0.000 description 1
- 229930192474 thiophene Natural products 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
- H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
Abstract
(57)【要約】
【課題】積層後の外層パターン部及び貫通穴への導体化
については導電性皮膜形成法による直接電解めっきを行
うことにより製造コスト低減及び時間短縮、環境問題回
避を図る。 【解決手段】銅張り絶縁基板１にブラインドバイアホー
ル６となる所望の位置に穴明けし、全面めっきした後内
層パターン及び外層パターンを形成した基板を用いプレ
ス積層し、その後貫通穴７を所望位置に穴明けした後、
基板全面に導電性皮膜８を形成し、めっき用レジスト１
１を形成し、配線回路部１４及び貫通穴７内、表面実装
用パッド１５に電解銅めっき１２を施し、めっきレジス
ト１１を剥離後、基板表面上の導電性皮膜８を除去し、
多層印刷配線板を得る。
については導電性皮膜形成法による直接電解めっきを行
うことにより製造コスト低減及び時間短縮、環境問題回
避を図る。 【解決手段】銅張り絶縁基板１にブラインドバイアホー
ル６となる所望の位置に穴明けし、全面めっきした後内
層パターン及び外層パターンを形成した基板を用いプレ
ス積層し、その後貫通穴７を所望位置に穴明けした後、
基板全面に導電性皮膜８を形成し、めっき用レジスト１
１を形成し、配線回路部１４及び貫通穴７内、表面実装
用パッド１５に電解銅めっき１２を施し、めっきレジス
ト１１を剥離後、基板表面上の導電性皮膜８を除去し、
多層印刷配線板を得る。
Description
【０００１】
【発明の属する技術分野】本発明は、多層印刷配線板の
製造方法に関し、特にブラインドバイアホールを有する
多層印刷配線板の製造方法に関する。
製造方法に関し、特にブラインドバイアホールを有する
多層印刷配線板の製造方法に関する。
【０００２】
【従来の技術】一般にブラインドバイアホールを有する
多層印刷配線板の製造方法には、アディティブ工法、ビ
ルドアップ工法があり、既に公知である特開平４−１１
８９８９によれば、無電解銅めっき工法によるブライン
ドバイアホールを有する多層印刷配線板の製造方法とそ
の技術が公開されている。
多層印刷配線板の製造方法には、アディティブ工法、ビ
ルドアップ工法があり、既に公知である特開平４−１１
８９８９によれば、無電解銅めっき工法によるブライン
ドバイアホールを有する多層印刷配線板の製造方法とそ
の技術が公開されている。
【０００３】これは、図４（ａ）に示す様に、０．０５
〜０．２ｍｍの銅張り積層絶縁基板１に、図４（ｂ）に
示すように所望の位置に穴明けを行った後、図４（ｃ）
の様に穴内を含む基板表裏全面に銅めっきを施して銅め
っき層２を形成する。続いて図４（ｄ）の様に基板表裏
面にアルカリ可溶型ドライフィルムをラミネートした
後、外層形成用マスクフィルム３及び内層形成用マスク
フィルム４を介して紫外線によって露光した後、塩化銅
エッチング液で所望の回路以外の部分をエッチングし、
続いて炭酸ナトリウム等の液により所望の回路部のドラ
イフィルムを剥離する公知のテンティング工法によって
所望の回路形成を行って図４（ｅ）に示す内外層用コア
材を作成する。次に図４（ｅ）の基板を２枚用い、図４
（ｆ）の様にボンディングシート用プリプレグ５を介
し、真空プレスによって１８０℃、６０分加熱圧着し図
４（ｇ）の基板を得る。
〜０．２ｍｍの銅張り積層絶縁基板１に、図４（ｂ）に
示すように所望の位置に穴明けを行った後、図４（ｃ）
の様に穴内を含む基板表裏全面に銅めっきを施して銅め
っき層２を形成する。続いて図４（ｄ）の様に基板表裏
面にアルカリ可溶型ドライフィルムをラミネートした
後、外層形成用マスクフィルム３及び内層形成用マスク
フィルム４を介して紫外線によって露光した後、塩化銅
エッチング液で所望の回路以外の部分をエッチングし、
続いて炭酸ナトリウム等の液により所望の回路部のドラ
イフィルムを剥離する公知のテンティング工法によって
所望の回路形成を行って図４（ｅ）に示す内外層用コア
材を作成する。次に図４（ｅ）の基板を２枚用い、図４
（ｆ）の様にボンディングシート用プリプレグ５を介
し、真空プレスによって１８０℃、６０分加熱圧着し図
４（ｇ）の基板を得る。
【０００４】続いて前記基板の表裏全面に基板表面にめ
っきレジスト形成するために、基板表面全体に２５〜５
０μｍ厚の有機溶剤可溶型ドライフィルム１６をラミネ
ートし、レジスト形成用マスクフィルム１０を介して露
光し、図４（ｈ）の様にφ０．２ｍｍ〜２．０ｍｍのス
ルーホール１３部のみにめっきレジスト１１となる部分
のドライフィルムを硬化させ、続いて未露光部分のドラ
イフィルムを１−１−１トリクロロエタン等の有機溶剤
で現像除去し、スルーホール１３以外の箇所にめっきレ
ジスト１１を形成し、めっきレジスト形成後の状態、図
４（ｉ）を得る。さらに図４（ｊ）の様に表裏導通を得
るための貫通穴７を所望の位置に穴あけした後、穴内を
含む基板全体に図４（ｋ）の様にパラジウム触媒１７を
全面に施した後、穴内をのぞく基板表面をすべて研磨し
不要なパラジウム触媒を除去し図５（ａ）を得る。
っきレジスト形成するために、基板表面全体に２５〜５
０μｍ厚の有機溶剤可溶型ドライフィルム１６をラミネ
ートし、レジスト形成用マスクフィルム１０を介して露
光し、図４（ｈ）の様にφ０．２ｍｍ〜２．０ｍｍのス
ルーホール１３部のみにめっきレジスト１１となる部分
のドライフィルムを硬化させ、続いて未露光部分のドラ
イフィルムを１−１−１トリクロロエタン等の有機溶剤
で現像除去し、スルーホール１３以外の箇所にめっきレ
ジスト１１を形成し、めっきレジスト形成後の状態、図
４（ｉ）を得る。さらに図４（ｊ）の様に表裏導通を得
るための貫通穴７を所望の位置に穴あけした後、穴内を
含む基板全体に図４（ｋ）の様にパラジウム触媒１７を
全面に施した後、穴内をのぞく基板表面をすべて研磨し
不要なパラジウム触媒を除去し図５（ａ）を得る。
【０００５】さらに図５（ｂ）の様に公知の無電解アデ
ィティブ工法によって穴内にホルママリンを含有する無
電解銅めっき液によって無電解銅めっき層１８を形成し
基板表裏の導体化を図り、ブラインドバイアホールを有
する多層印刷配線板が得られる。
ィティブ工法によって穴内にホルママリンを含有する無
電解銅めっき液によって無電解銅めっき層１８を形成し
基板表裏の導体化を図り、ブラインドバイアホールを有
する多層印刷配線板が得られる。
【０００６】
【発明が解決しようとする課題】従来の技術では、ブラ
インドバイアホールを有する多層印刷配線板の製造に関
し、特に積層後の貫通穴及び外層パターン、基板表面が
導体化されていないため導通化するための工法としては
無電解めっき工法しか適用できず、この無電解めっき工
法を使用した場合、無電解めっき液中に含まれるホルマ
リン等による環境問題の発生及び製造コスト増となる。
インドバイアホールを有する多層印刷配線板の製造に関
し、特に積層後の貫通穴及び外層パターン、基板表面が
導体化されていないため導通化するための工法としては
無電解めっき工法しか適用できず、この無電解めっき工
法を使用した場合、無電解めっき液中に含まれるホルマ
リン等による環境問題の発生及び製造コスト増となる。
【０００７】さらに、表裏貫通穴内にパラジウム触媒を
付着させた後の表面上の不要パラジウム除去は、研磨処
理だけでの完全除去は困難であり、無電解銅めっきのみ
で導体形成を行う為、めっき時間が１０時間程度と長
く、めっき液浸漬中にレジストの浮き及び溶解が起こり
レジスト不良に伴うショート不良発生率が１０〜１５％
ときわめて高いという問題があった。
付着させた後の表面上の不要パラジウム除去は、研磨処
理だけでの完全除去は困難であり、無電解銅めっきのみ
で導体形成を行う為、めっき時間が１０時間程度と長
く、めっき液浸漬中にレジストの浮き及び溶解が起こり
レジスト不良に伴うショート不良発生率が１０〜１５％
ときわめて高いという問題があった。
【０００８】
【課題を解決するための手段】前記課題を解決するため
本発明によれば、銅張り積層基板にブラインドバイアホ
ールとなる所望の位置に穴明けする工程と、その銅張り
積層基板に全面めっきを施す工程と、その後内層パター
ン及び外層パターンを形成する工程と、その銅張り積層
基板を用いプレス積層する工程と、その後部品実装用穴
を所望の位置に穴明けする工程と、基板全面に導電性皮
膜を形成する工程と、パターンめっき用レジストを形成
する工程と、外層パターン部及び実装穴内にめっきを施
す工程と、続いてめっきレジストを剥離する工程と、基
板表面上の導電性皮膜を除去する工程とを有することを
特徴とする多層印刷配線板の製造方法が得られる。
本発明によれば、銅張り積層基板にブラインドバイアホ
ールとなる所望の位置に穴明けする工程と、その銅張り
積層基板に全面めっきを施す工程と、その後内層パター
ン及び外層パターンを形成する工程と、その銅張り積層
基板を用いプレス積層する工程と、その後部品実装用穴
を所望の位置に穴明けする工程と、基板全面に導電性皮
膜を形成する工程と、パターンめっき用レジストを形成
する工程と、外層パターン部及び実装穴内にめっきを施
す工程と、続いてめっきレジストを剥離する工程と、基
板表面上の導電性皮膜を除去する工程とを有することを
特徴とする多層印刷配線板の製造方法が得られる。
【０００９】本発明では、積層後の多層基板全面にポリ
ピロール等の導電性皮膜を形成し一旦、貫通穴を含む基
板全体を導通化した後、貫通穴、外層回路部等以外にめ
っきレジストを形成して電解めっきでレジスト以外の部
分にめっきを施しその後、不要部分の導電性皮膜をクロ
ム酸等により完全に除去するため、従来の工法による研
磨による不完全な触媒除去方法に比べ高密度回路が容易
に形成できる。
ピロール等の導電性皮膜を形成し一旦、貫通穴を含む基
板全体を導通化した後、貫通穴、外層回路部等以外にめ
っきレジストを形成して電解めっきでレジスト以外の部
分にめっきを施しその後、不要部分の導電性皮膜をクロ
ム酸等により完全に除去するため、従来の工法による研
磨による不完全な触媒除去方法に比べ高密度回路が容易
に形成できる。
【００１０】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。図１（ａ）〜（ｉ）、図２（ａ）〜
（ｆ）は本発明の第１の実施の形態を説明する工程順に
示した断面図である。まず図１（ａ）に示す様に、０．
０５〜０．２ｍｍの銅張り積層絶縁基板１に図１（ｂ）
に示すように所望の位置に穴明けを行った後、図１
（ｃ）の様に穴内を含む基板表裏全面に銅めっきを施し
銅めっき層２を形成する。続いて、図１（ｄ）の様に基
板表裏面にアルカリ可溶型ドライフィルムをラミネート
した後、外層形成用マスクフィルム３及び内層形成用マ
スクフィルム４を介して紫外線にて露光した後、塩化銅
エッチング液で所望の回路以外の部分をエッチングし、
続いて炭酸ナトリウム等の液で所望の回路部のドライフ
ィルムを剥離する公知のテンティグ工法によって所望の
回路形成を行って図１（ｅ）に示す基板を作成する。前
記した工法にて作成した図１（ｅ）の基板を２枚用い、
図１（ｆ）の様にボンディングシート用プリプレグ５を
介し、真空プレスにて１８０℃、６０分加熱圧着し図１
（ｇ）の基板を得る。
して説明する。図１（ａ）〜（ｉ）、図２（ａ）〜
（ｆ）は本発明の第１の実施の形態を説明する工程順に
示した断面図である。まず図１（ａ）に示す様に、０．
０５〜０．２ｍｍの銅張り積層絶縁基板１に図１（ｂ）
に示すように所望の位置に穴明けを行った後、図１
（ｃ）の様に穴内を含む基板表裏全面に銅めっきを施し
銅めっき層２を形成する。続いて、図１（ｄ）の様に基
板表裏面にアルカリ可溶型ドライフィルムをラミネート
した後、外層形成用マスクフィルム３及び内層形成用マ
スクフィルム４を介して紫外線にて露光した後、塩化銅
エッチング液で所望の回路以外の部分をエッチングし、
続いて炭酸ナトリウム等の液で所望の回路部のドライフ
ィルムを剥離する公知のテンティグ工法によって所望の
回路形成を行って図１（ｅ）に示す基板を作成する。前
記した工法にて作成した図１（ｅ）の基板を２枚用い、
図１（ｆ）の様にボンディングシート用プリプレグ５を
介し、真空プレスにて１８０℃、６０分加熱圧着し図１
（ｇ）の基板を得る。
【００１１】続いて、図１（ｈ）の様に前記基板の表裏
導通を得るための貫通穴７を所望の位置に穴あけする。
次に、図１（ｉ）の様に１０〜３０ｇ／Ｌの過マンガン
酸カリウム及び１０〜２０ｇ／Ｌの水酸化ナトリウムか
らなるアルカリ性溶液で６０〜８０℃で３〜５分処理
し、エポキシ樹脂表面を粗化し銅めっき皮膜から成る導
体層の密着性を向上させると共に穴内及びエポキシ樹脂
表面上に二酸化マンガンを形成した後、３０〜５０モル
％のピロール溶液に浸漬し、前記した二酸化マンガンの
酸化力を用いピロールをポリマー化させポリピロール誘
導体からなる金属を含有しない導電性皮膜８を形成し図
２（ａ）を得る。なお、導電性皮膜８は金属粒子を含ん
でいるものでもよい。
導通を得るための貫通穴７を所望の位置に穴あけする。
次に、図１（ｉ）の様に１０〜３０ｇ／Ｌの過マンガン
酸カリウム及び１０〜２０ｇ／Ｌの水酸化ナトリウムか
らなるアルカリ性溶液で６０〜８０℃で３〜５分処理
し、エポキシ樹脂表面を粗化し銅めっき皮膜から成る導
体層の密着性を向上させると共に穴内及びエポキシ樹脂
表面上に二酸化マンガンを形成した後、３０〜５０モル
％のピロール溶液に浸漬し、前記した二酸化マンガンの
酸化力を用いピロールをポリマー化させポリピロール誘
導体からなる金属を含有しない導電性皮膜８を形成し図
２（ａ）を得る。なお、導電性皮膜８は金属粒子を含ん
でいるものでもよい。
【００１２】尚、導電性皮膜８の厚さとしては、皮膜と
エポキシ樹脂の密着性を得るために、エポキシ樹脂粗化
面の表面粗さが１μｍ以下であることと、導電性皮膜自
体の厚みが厚すぎると後記する電解銅めっき層１２との
密着性が得られないことを考慮すると０．０５〜０．５
μｍの厚みが妥当である。又、皮膜形成用導電性高分子
モノマーとしては、ピロール系化合物、アニリン系化合
物、チオフェン系化合物、フラン系化合物が使用でき
る。
エポキシ樹脂の密着性を得るために、エポキシ樹脂粗化
面の表面粗さが１μｍ以下であることと、導電性皮膜自
体の厚みが厚すぎると後記する電解銅めっき層１２との
密着性が得られないことを考慮すると０．０５〜０．５
μｍの厚みが妥当である。又、皮膜形成用導電性高分子
モノマーとしては、ピロール系化合物、アニリン系化合
物、チオフェン系化合物、フラン系化合物が使用でき
る。
【００１３】さらに図２（ｂ）のごとく基板表面全体に
めっきレジスト形成用の２５〜５０μｍ厚のアルカリ現
像型耐めっき性ドライフィルム９をラミネートし、ライ
ン／スペース＝５０μｍ／５０μｍの配線回路１４とφ
０．２ｍｍ〜２．０ｍｍのスルーホール１３とφ０．１
ｍｍ〜０．４ｍｍブラインドバイアホール６とそのラン
ド部及び表面実装用パッド１５のめっきレジスト形成用
マスクフィルム１０を介して露光し、図２（ｃ）に示す
めっきレジスト１１となる部分のドライフィルムを硬化
させ、続いて未露光部分のドライフィルムを１〜３ｗｔ
％のＮａ2 ＣＯ3 等の現像液で除去し、全ての配線回路
部１４のスルーホール１３とブラインドバイアホール６
とそのランド部及び表面実装用パッド１５以外の箇所に
めっきレジスト１１を形成する。
めっきレジスト形成用の２５〜５０μｍ厚のアルカリ現
像型耐めっき性ドライフィルム９をラミネートし、ライ
ン／スペース＝５０μｍ／５０μｍの配線回路１４とφ
０．２ｍｍ〜２．０ｍｍのスルーホール１３とφ０．１
ｍｍ〜０．４ｍｍブラインドバイアホール６とそのラン
ド部及び表面実装用パッド１５のめっきレジスト形成用
マスクフィルム１０を介して露光し、図２（ｃ）に示す
めっきレジスト１１となる部分のドライフィルムを硬化
させ、続いて未露光部分のドライフィルムを１〜３ｗｔ
％のＮａ2 ＣＯ3 等の現像液で除去し、全ての配線回路
部１４のスルーホール１３とブラインドバイアホール６
とそのランド部及び表面実装用パッド１５以外の箇所に
めっきレジスト１１を形成する。
【００１４】続いて硫酸銅６５〜８５ｇ／Ｌ、硫酸１５
０〜２００ｇ／Ｌ、塩素３０〜５０ｐｐｍからなる電解
銅めっき液で配線回路１４とスルーホール１３、ブライ
ンドバイアホール６とそのランド部及び表面実装用パッ
ド１５に１５〜３５μｍの電解銅めっき層１２を形成
し、表裏導通及び表裏面を導体化し図２（ｄ）を得る。
０〜２００ｇ／Ｌ、塩素３０〜５０ｐｐｍからなる電解
銅めっき液で配線回路１４とスルーホール１３、ブライ
ンドバイアホール６とそのランド部及び表面実装用パッ
ド１５に１５〜３５μｍの電解銅めっき層１２を形成
し、表裏導通及び表裏面を導体化し図２（ｄ）を得る。
【００１５】その後、前記配線回路１４間の絶縁を得る
為にめっきレジスト１１を２〜５％のＮａＯＨ等の溶液
で除去し図２（ｅ）を得た後、更に露出した絶縁基板表
面上の導電性皮膜８をクロム酸−硫酸混液で溶解除去
し、図２（ｆ）の所望の配線回路及びブラインドバイア
ホールを有する多層印刷配線板が得られる。
為にめっきレジスト１１を２〜５％のＮａＯＨ等の溶液
で除去し図２（ｅ）を得た後、更に露出した絶縁基板表
面上の導電性皮膜８をクロム酸−硫酸混液で溶解除去
し、図２（ｆ）の所望の配線回路及びブラインドバイア
ホールを有する多層印刷配線板が得られる。
【００１６】図３は、本発明の第２の実施の形態のブラ
インドバイアホールを有する多層印刷配線板の製造方法
を説明する断面図である。本発明の第２の実施の形態は
図３に示す基板表裏導通化を図る為の貫通穴へのめっき
を施す際のめっきレジスト形成が異なるのみでその他の
工程は第１の実施の形態と同じである。
インドバイアホールを有する多層印刷配線板の製造方法
を説明する断面図である。本発明の第２の実施の形態は
図３に示す基板表裏導通化を図る為の貫通穴へのめっき
を施す際のめっきレジスト形成が異なるのみでその他の
工程は第１の実施の形態と同じである。
【００１７】第２の実施の形態は、第１の実施の形態に
おいて図２（ａ）の基板表面にめっきレジスト形成する
ために、基板表面全体に２５〜５０μｍ厚のアルカリ現
像型耐めっき性ドライフィルム９をラミネートし、めっ
きレジスト形成用マスクフィルム１０を介して露光し、
図３（ａ）の様にφ０．２ｍｍ〜２．０ｍｍのスルーホ
ール１３とφ０．１ｍｍ〜０．４ｍｍブラインドバイア
ホール６とそのランド部及び表面実装用パッド部１５以
外の箇所にのみにめっきレジスト１１となる部分のドラ
イフィルムを硬化させ、続いて未露光部分のドライフィ
ルムを１〜３ｗｔ％のＮａ2 ＣＯ3 等の現像液で除去
し、めっきレジスト形成後の状態、図３（ｂ）を得る。
おいて図２（ａ）の基板表面にめっきレジスト形成する
ために、基板表面全体に２５〜５０μｍ厚のアルカリ現
像型耐めっき性ドライフィルム９をラミネートし、めっ
きレジスト形成用マスクフィルム１０を介して露光し、
図３（ａ）の様にφ０．２ｍｍ〜２．０ｍｍのスルーホ
ール１３とφ０．１ｍｍ〜０．４ｍｍブラインドバイア
ホール６とそのランド部及び表面実装用パッド部１５以
外の箇所にのみにめっきレジスト１１となる部分のドラ
イフィルムを硬化させ、続いて未露光部分のドライフィ
ルムを１〜３ｗｔ％のＮａ2 ＣＯ3 等の現像液で除去
し、めっきレジスト形成後の状態、図３（ｂ）を得る。
【００１８】続いて硫酸銅６５〜８５ｇ／Ｌ、硫酸１５
０〜２００ｇ／Ｌ、塩素３０〜５０ｐｐｍからなる電解
銅めっき液で配線回路１４とスルーホール１３、ブライ
ンドバイアホール６とそのランド部及び表面実装用パッ
ド１５に１５〜３５μｍの電解銅めっき層１２を形成
し、表裏導通及び表裏面を導体化し図３（ｃ）を得る。
０〜２００ｇ／Ｌ、塩素３０〜５０ｐｐｍからなる電解
銅めっき液で配線回路１４とスルーホール１３、ブライ
ンドバイアホール６とそのランド部及び表面実装用パッ
ド１５に１５〜３５μｍの電解銅めっき層１２を形成
し、表裏導通及び表裏面を導体化し図３（ｃ）を得る。
【００１９】その後、前記配線回路１４間の絶縁を得る
為にめっきレジスト１１を２〜５％のＮａＯＨ等の溶液
で除去し図３（ｄ）を得た後、更に露出した絶縁基板表
面上の導電性皮膜８をクロム酸−硫酸混液で溶解除去
し、第２の実施の形態による図３（ｅ）の所望の配線回
路及びブラインドバイアホールを有する多層印刷配線板
を得る。
為にめっきレジスト１１を２〜５％のＮａＯＨ等の溶液
で除去し図３（ｄ）を得た後、更に露出した絶縁基板表
面上の導電性皮膜８をクロム酸−硫酸混液で溶解除去
し、第２の実施の形態による図３（ｅ）の所望の配線回
路及びブラインドバイアホールを有する多層印刷配線板
を得る。
【００２０】第２の実施の形態はスルーホール形成時に
外層回路部にめっきを施さないため第１の実施の形態に
比べ外層回路部のショート不良モードに関し１０〜１４
％の歩留改善が出来る。
外層回路部にめっきを施さないため第１の実施の形態に
比べ外層回路部のショート不良モードに関し１０〜１４
％の歩留改善が出来る。
【００２１】
【発明の効果】本発明によれば、従来工法に対して下記
に列挙する効果がある。（１）導体形成を全て電解めっ
きで実施する為、めっき時間を１０時間から１時間に短
縮すると共にめっき液浸漬によるレジストの浮き及び溶
解に伴うショート不良を最小限に抑えることが出来る、
（２）無電解めっき工法を使用しない為、無電解銅めっ
き液中に含まれるホルマリン等の使用による環境問題も
回避できる、（３）めっき処理を電解めっき工法で実施
するため、従来の無電解めっき工法よりも３０〜５０％
コスト低減できる。
に列挙する効果がある。（１）導体形成を全て電解めっ
きで実施する為、めっき時間を１０時間から１時間に短
縮すると共にめっき液浸漬によるレジストの浮き及び溶
解に伴うショート不良を最小限に抑えることが出来る、
（２）無電解めっき工法を使用しない為、無電解銅めっ
き液中に含まれるホルマリン等の使用による環境問題も
回避できる、（３）めっき処理を電解めっき工法で実施
するため、従来の無電解めっき工法よりも３０〜５０％
コスト低減できる。
【図１】（ａ）〜（ｉ）は、本発明による第１の実施の
形態の印刷配線板の製造工程を示す断面図である。
形態の印刷配線板の製造工程を示す断面図である。
【図２】（ａ）〜（ｆ）は、本発明による第１の実施の
形態の印刷配線板の図１に続く製造工程を示す断面図で
ある。
形態の印刷配線板の図１に続く製造工程を示す断面図で
ある。
【図３】（ａ）〜（ｅ）は、本発明による第２の実施の
形態の印刷配線板の製造工程を示す断面図である。
形態の印刷配線板の製造工程を示す断面図である。
【図４】（ａ）〜（ｋ）は、従来の印刷配線板の製造工
程を示す断面図である。
程を示す断面図である。
【図５】（ａ）〜（ｂ）は、従来の印刷配線板の図４に
続く製造工程を示す断面図である。
続く製造工程を示す断面図である。
１ 銅張り絶縁基板 ２ 銅めっき層 ３ 外層形成用マスクフィルム ４ 内層形成用マスクフィルム ５ プリプレグ ６ ブラインドバイアホール ７ 貫通穴 ８ 導電性皮膜（ポリピロール誘導体） ９ 耐めっき性ドライフィルム １０ めっきレジスト形成用マスクフィルム １１ めっきレジスト １２ 電解銅めっき層 １３ スルーホール １４ 配線回路 １５ 表面実装用パッド １６ 有機溶剤可溶型ドライフィルム １７ パラジウム触媒 １８ 無電解銅めっき
Claims (2)
- 【請求項１】 銅張り積層基板にブラインドバイアホー
ルとなる所望の位置に穴明けする工程と、その銅張り積
層基板に全面めっきを施す工程と、その後内層パターン
及び外層パターンを形成する工程と、その銅張り積層基
板を用いプレス積層する工程と、その後部品実装用穴を
所望の位置に穴明けする工程と、基板全面に非金属性の
導電性皮膜を形成する工程と、パターンめっき用レジス
トを形成する工程と、外層パターン部及び実装穴内にめ
っきを施す工程と、続いてめっきレジストを剥離する工
程と、基板表面上の導電性皮膜を除去する工程とを有す
ることを特徴とする多層印刷配線板の製造方法。 - 【請求項２】 前記導電性皮膜として金属粒子を含有す
る導電性皮膜を用いる工程を含むことを特徴とする請求
項１記載の多層印刷配線板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9016787A JPH10215072A (ja) | 1997-01-30 | 1997-01-30 | 多層印刷配線板の製造方法 |
| US09/013,085 US6120670A (en) | 1997-01-30 | 1998-01-26 | Method of fabricating a multi-layered printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9016787A JPH10215072A (ja) | 1997-01-30 | 1997-01-30 | 多層印刷配線板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10215072A true JPH10215072A (ja) | 1998-08-11 |
Family
ID=11925899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9016787A Pending JPH10215072A (ja) | 1997-01-30 | 1997-01-30 | 多層印刷配線板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6120670A (ja) |
| JP (1) | JPH10215072A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010005136A (ko) * | 1999-06-30 | 2001-01-15 | 이형도 | 패키지 기판 제조방법 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100632552B1 (ko) * | 2004-12-30 | 2006-10-11 | 삼성전기주식회사 | 내부 비아홀의 필 도금 구조 및 그 제조 방법 |
| JP4520392B2 (ja) * | 2005-05-12 | 2010-08-04 | 株式会社丸和製作所 | プリント基板の製造方法 |
| CN101180727B (zh) * | 2005-05-23 | 2010-06-16 | 揖斐电株式会社 | 印刷线路板及其制造方法 |
| JP5023738B2 (ja) * | 2007-02-28 | 2012-09-12 | 富士通株式会社 | プリント配線板の製造方法 |
| NL2004888A (en) * | 2009-06-29 | 2010-12-30 | Asml Netherlands Bv | Deposition method and apparatus. |
| CN101640983B (zh) * | 2009-09-10 | 2011-01-19 | 深南电路有限公司 | 印刷电路板盲孔的加工方法 |
| EP2453471A3 (de) * | 2010-11-15 | 2013-05-15 | Dyconex AG | Verfahren zur galvanischen Abscheidung einer Elektrode auf einem dielektrischen Substrat |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5693209A (en) * | 1989-09-14 | 1997-12-02 | Atotech Deutschland Gmbh | Process for metallization of a nonconductor surface |
| US5183552A (en) * | 1989-09-14 | 1993-02-02 | Schering Aktiengesellschaft | Process for metallization of a nonconductor surface, especially on a circuit board having preexisting copper surfaces |
| JPH04118989A (ja) * | 1990-09-10 | 1992-04-20 | Hitachi Chem Co Ltd | 配線板の製造法 |
| JP3528924B2 (ja) * | 1993-01-22 | 2004-05-24 | ソニー株式会社 | プリント配線板及びその製造方法 |
| US5840363A (en) * | 1993-04-30 | 1998-11-24 | Grundig Ag | Process for throughplating printed circuit boards using conductive plastics |
| DE4436391A1 (de) * | 1994-10-12 | 1996-04-18 | Bayer Ag | Verfahren zur direkten galvanischen Durchkontaktierung von zweilagigen Leiterplatten und Multilayern |
| JPH08204339A (ja) * | 1995-01-30 | 1996-08-09 | Nec Toyama Ltd | 印刷配線板の製造方法 |
| US5827386A (en) * | 1996-06-14 | 1998-10-27 | International Business Machines Corporation | Method for forming a multi-layered circuitized substrate member |
-
1997
- 1997-01-30 JP JP9016787A patent/JPH10215072A/ja active Pending
-
1998
- 1998-01-26 US US09/013,085 patent/US6120670A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010005136A (ko) * | 1999-06-30 | 2001-01-15 | 이형도 | 패키지 기판 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6120670A (en) | 2000-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2636537B2 (ja) | プリント配線板の製造方法 | |
| US5258094A (en) | Method for producing multilayer printed wiring boards | |
| JP4520392B2 (ja) | プリント基板の製造方法 | |
| KR100642167B1 (ko) | 다층 회로의 제조방법 | |
| US5733468A (en) | Pattern plating method for fabricating printed circuit boards | |
| JPH10215072A (ja) | 多層印刷配線板の製造方法 | |
| KR20010009975A (ko) | 빌드업 다층 인쇄회로기판의 제조방법 | |
| KR100969439B1 (ko) | 랜드리스 비아를 갖는 인쇄회로기판의 제조방법 | |
| KR20030016515A (ko) | 비어 필링을 이용한 빌드업 다층 인쇄회로기판의 제조 방법 | |
| JP3500977B2 (ja) | 両面回路板の製造方法 | |
| JPH05327224A (ja) | 多層配線基板の製造方法及びその製造方法で製造される多層配線基板 | |
| JP4127213B2 (ja) | 半導体装置用両面配線テープキャリアおよびその製造方法 | |
| KR20040061410A (ko) | 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법 | |
| JP2002271026A (ja) | 多層型プリント配線基板及び多層型プリント配線基板の製造方法 | |
| JPH077264A (ja) | 印刷配線板の製造方法 | |
| JPH08204339A (ja) | 印刷配線板の製造方法 | |
| JP3828205B2 (ja) | 転写用部材の製造方法及び転写用部材 | |
| JP3217563B2 (ja) | プリント配線板の製造方法 | |
| JP2531466B2 (ja) | 印刷配線板の製造方法 | |
| JPH05308194A (ja) | 多層印刷配線板の製造方法 | |
| JPS62156898A (ja) | スル−ホ−ルプリント配線板の製造方法 | |
| JPH07321461A (ja) | 印刷配線板の製造方法 | |
| JP3817291B2 (ja) | プリント配線板 | |
| JP4337408B2 (ja) | プリント配線板の製造方法 | |
| JPH0521954A (ja) | プリント配線板の製造方法 |