JP3528924B2 - プリント配線板及びその製造方法 - Google Patents
プリント配線板及びその製造方法Info
- Publication number
- JP3528924B2 JP3528924B2 JP2724393A JP2724393A JP3528924B2 JP 3528924 B2 JP3528924 B2 JP 3528924B2 JP 2724393 A JP2724393 A JP 2724393A JP 2724393 A JP2724393 A JP 2724393A JP 3528924 B2 JP3528924 B2 JP 3528924B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring board
- printed wiring
- conductive
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Description
【０００１】
【産業上の利用分野】本発明、絶縁層に形成されたブラ
インドバイアホールを介して第１層回路と第２層回路と
が接続されているプリント配線板及びその製造方法に関
するものである。
インドバイアホールを介して第１層回路と第２層回路と
が接続されているプリント配線板及びその製造方法に関
するものである。
【０００２】
【従来の技術】表面側及び裏面側に導電回路を有する複
数の両面配線板をプリプレグ（ガラス繊維強化樹脂）に
より接着して積層した多層印刷（プリント）配線板にお
いて、実装部品や配線の密度を高める手法として、配線
板全体を貫通せずに必要層間のみを接続するいわゆるブ
ラインドバイアホールの採用が進んでいる。
数の両面配線板をプリプレグ（ガラス繊維強化樹脂）に
より接着して積層した多層印刷（プリント）配線板にお
いて、実装部品や配線の密度を高める手法として、配線
板全体を貫通せずに必要層間のみを接続するいわゆるブ
ラインドバイアホールの採用が進んでいる。
【０００３】特に、薄板の配線板への適用として、両面
配線板と同様に、あらかじめ内層工程で内層スルーホー
ルを設け、これを多層成形して、ブラインドバイア構造
を得る方法が提唱されている。こうしたブラインドバイ
ア構造を有する両面積層式の多層プリント配線板の一例
を図11〜図18に示すその製造方法によって説明する。
配線板と同様に、あらかじめ内層工程で内層スルーホー
ルを設け、これを多層成形して、ブラインドバイア構造
を得る方法が提唱されている。こうしたブラインドバイ
ア構造を有する両面積層式の多層プリント配線板の一例
を図11〜図18に示すその製造方法によって説明する。
【０００４】まず、図11のように、絶縁基板17の両面に
銅箔18、19を接着したコア材11Ａを用意する。
銅箔18、19を接着したコア材11Ａを用意する。
【０００５】次いで、図12のように、コア材11Ａをドリ
ルで穴開け加工して、ブラインドバイアホールとなるス
ルーホール15を形成し、更にこのスルーホール15を含め
て全面に銅メッキ22を施す。
ルで穴開け加工して、ブラインドバイアホールとなるス
ルーホール15を形成し、更にこのスルーホール15を含め
て全面に銅メッキ22を施す。
【０００６】次いで図13のように、コア材11Ａの裏面側
（図では下側）の銅メッキ22及び銅箔19をフォトリソグ
ラフィ技術により同一パターンにエッチングし、内層の
導電回路30Ａを形成する。また、同様にして、他方のコ
ア材12Ａも作製し、これに内層の導電回路30Ｂを形成す
る。
（図では下側）の銅メッキ22及び銅箔19をフォトリソグ
ラフィ技術により同一パターンにエッチングし、内層の
導電回路30Ａを形成する。また、同様にして、他方のコ
ア材12Ａも作製し、これに内層の導電回路30Ｂを形成す
る。
【０００７】次いで図14のように、コア材11Ａと同様に
加工された他方のコア材12Ａとを、回路パターンのある
面同士でプリプレグ14（例えばガラスエポキシ：ガラス
繊維強化エポキシ樹脂）によって熱圧着し、図１のよう
に多層板20Ａを形成する。この熱圧着によって、プリプ
レグ14の一部分14ａをスルーホール15中に下方から侵入
させ、メッキ層22の上面にまで充填し、これによってブ
ラインドバイアホールとする。
加工された他方のコア材12Ａとを、回路パターンのある
面同士でプリプレグ14（例えばガラスエポキシ：ガラス
繊維強化エポキシ樹脂）によって熱圧着し、図１のよう
に多層板20Ａを形成する。この熱圧着によって、プリプ
レグ14の一部分14ａをスルーホール15中に下方から侵入
させ、メッキ層22の上面にまで充填し、これによってブ
ラインドバイアホールとする。
【０００８】次いで図16のように、この多層板20Ａの所
定箇所をドリルで穴開けし、貫通したスルーホール23を
形成し、更に図17のように、スルーホール23を含む全面
に銅メッキ21を施す。
定箇所をドリルで穴開けし、貫通したスルーホール23を
形成し、更に図17のように、スルーホール23を含む全面
に銅メッキ21を施す。
【０００９】次いで図18のように、コア材11Ａ及び12Ａ
の各表面を所定パターンにエッチングし、外層の導電回
路パターン31Ａ、31Ｂに夫々加工する。これによって、
積層された両面配線板11及び12の外層の回路31Ａ−31Ｂ
同士がスルーホール23を通して接続され、かつ各両面配
線板11及び12の各両面の回路30Ａ−31Ａ、30Ｂ−31Ｂ同
士がブラインドバイアホール15を通して接続されている
多層プリント配線板20を得る。
の各表面を所定パターンにエッチングし、外層の導電回
路パターン31Ａ、31Ｂに夫々加工する。これによって、
積層された両面配線板11及び12の外層の回路31Ａ−31Ｂ
同士がスルーホール23を通して接続され、かつ各両面配
線板11及び12の各両面の回路30Ａ−31Ａ、30Ｂ−31Ｂ同
士がブラインドバイアホール15を通して接続されている
多層プリント配線板20を得る。
【００１０】しかしながら、上記した両面積層式の多層
プリント配線板20の製造においては、ドリルによる穴開
け回数が３回（図12及び図13に示す２枚のコア材の各穴
開け工程と図16のスルーホール開け）必要であり、これ
に伴って、デスミア処理（ドリルの回転による摩擦熱で
基板樹脂が溶融して発生した汚れ（レジンスミア）を薬
品で除去し、スルーホールメッキのつき廻りを良くし、
スルーホール断線を防ぐための処理）がその都度必要と
なる。
プリント配線板20の製造においては、ドリルによる穴開
け回数が３回（図12及び図13に示す２枚のコア材の各穴
開け工程と図16のスルーホール開け）必要であり、これ
に伴って、デスミア処理（ドリルの回転による摩擦熱で
基板樹脂が溶融して発生した汚れ（レジンスミア）を薬
品で除去し、スルーホールメッキのつき廻りを良くし、
スルーホール断線を防ぐための処理）がその都度必要と
なる。
【００１１】また、メッキ回数も３回（図12及び図13に
示す２枚のコア材の各銅メッキと図17の銅メッキ）必要
である。
示す２枚のコア材の各銅メッキと図17の銅メッキ）必要
である。
【００１２】従って、製造の工数が多くなり、コストア
ップとなってしまう。
ップとなってしまう。
【００１３】そこで、こうした問題点を軽減した多層プ
リント配線板として、図19〜図28に示す製造方法で作製
されるビルドアップ方式の多層構造のものがある。
リント配線板として、図19〜図28に示す製造方法で作製
されるビルドアップ方式の多層構造のものがある。
【００１４】この多層プリント配線板を製造するには、
まず図19のように、絶縁基板44（例えばガラスエポキシ
基板）の両面に銅箔49を接着したコア材を用意する。こ
うしたコア材としては、例えば東芝ケミカル社製のＴＬ
Ｃ−Ｗ−５５１（全厚 0.2mm、銅箔厚さ35μｍ）が使用
可能である。
まず図19のように、絶縁基板44（例えばガラスエポキシ
基板）の両面に銅箔49を接着したコア材を用意する。こ
うしたコア材としては、例えば東芝ケミカル社製のＴＬ
Ｃ−Ｗ−５５１（全厚 0.2mm、銅箔厚さ35μｍ）が使用
可能である。
【００１５】そして、このコア材について、銅箔の表面
をバフ研磨およびスクラビングにより整面した後、各銅
箔の全面にそれぞれドライフィルム（例えば旭化成工業
社製のサンフォートＡＱ５０４４）を貼り合わせる。次
に、パターンフィルムを介して露光（例えばオーク社製
の露光機ＨＭＷ−５５１Ｄを使用）した後、３％炭酸ソ
ーダにより30℃で60秒間現像してエッチングマスクと
し、これを用いて下地の銅箔を塩化第２鉄溶液でエッチ
ングし、３％苛性ソーダでドライフィルムを剥離する。
これによって、図20のように、絶縁基板44の両面に所定
パターンに残された銅箔49からなる内層導体回路40Ａ、
40Ｂを形成する。
をバフ研磨およびスクラビングにより整面した後、各銅
箔の全面にそれぞれドライフィルム（例えば旭化成工業
社製のサンフォートＡＱ５０４４）を貼り合わせる。次
に、パターンフィルムを介して露光（例えばオーク社製
の露光機ＨＭＷ−５５１Ｄを使用）した後、３％炭酸ソ
ーダにより30℃で60秒間現像してエッチングマスクと
し、これを用いて下地の銅箔を塩化第２鉄溶液でエッチ
ングし、３％苛性ソーダでドライフィルムを剥離する。
これによって、図20のように、絶縁基板44の両面に所定
パターンに残された銅箔49からなる内層導体回路40Ａ、
40Ｂを形成する。
【００１６】次いで図21及び図22のように、銅箔49の表
面をバフ研摩及びスクラビングにより整面した後、基板
の両面にそれぞれ絶縁層47を形成する。すなわち、液状
フォトレジスト（例えばチバガイギー社製のプロピマー
５２、粘度５〜15Pa・Ｓ）を一方の面にバーコーターに
より塗布し、ボックスオーブンで80℃、30分加熱乾燥
し、つづいて反対面についても同様に液状フォトレジス
トをバーコーターにより塗布し、ボックスオーブンで80
℃、30分加熱乾燥する。
面をバフ研摩及びスクラビングにより整面した後、基板
の両面にそれぞれ絶縁層47を形成する。すなわち、液状
フォトレジスト（例えばチバガイギー社製のプロピマー
５２、粘度５〜15Pa・Ｓ）を一方の面にバーコーターに
より塗布し、ボックスオーブンで80℃、30分加熱乾燥
し、つづいて反対面についても同様に液状フォトレジス
トをバーコーターにより塗布し、ボックスオーブンで80
℃、30分加熱乾燥する。
【００１７】次いで、絶縁層47のブラインドバイアホー
ル形成位置に直径 0.1mm〜0.3mm のブラインドホールを
形成するため、フォトマスクフィルムを密着させ、片面
ずつ露光（例えばオーク社製の露光機ＨＭＷ−５５１Ｄ
（露光量6400mJ／cm2)を使用）し、有機溶剤系現像液
（例えばチバガイギー社製のプロピマー現像液ＤＹ−９
０）により現像を行い、図23のようにブラインドホール
45を形成する。
ル形成位置に直径 0.1mm〜0.3mm のブラインドホールを
形成するため、フォトマスクフィルムを密着させ、片面
ずつ露光（例えばオーク社製の露光機ＨＭＷ−５５１Ｄ
（露光量6400mJ／cm2)を使用）し、有機溶剤系現像液
（例えばチバガイギー社製のプロピマー現像液ＤＹ−９
０）により現像を行い、図23のようにブラインドホール
45を形成する。
【００１８】次いで図24のように、スルーホール43を形
成する。このスルーホールは、ＮＣドリルマシーン（例
えば日立精工社製のＨ−ＭＡＲＫ９０Ｊ）に装着した径
0.25mmのドリルによって形成する。
成する。このスルーホールは、ＮＣドリルマシーン（例
えば日立精工社製のＨ−ＭＡＲＫ９０Ｊ）に装着した径
0.25mmのドリルによって形成する。
【００１９】次いで図25のように、両面の絶縁層47に対
してデスミア処理と称される膨潤及び粗面化処理を行
い、一部拡大図示する如くに絶縁層47を粗面47ａに仕上
げる。
してデスミア処理と称される膨潤及び粗面化処理を行
い、一部拡大図示する如くに絶縁層47を粗面47ａに仕上
げる。
【００２０】即ち、コンディショナー・クリーナー（例
えば上村工業社製のエレクトロブライトＭＬＢデスミア
イニシエーターＤＩ−４６）を使用し、ジメチルホルム
アミドの如き溶剤で上記した樹脂絶縁層47を膨潤し、過
マンガン酸カリウム／NaOHにより粗面化処理を施す。
えば上村工業社製のエレクトロブライトＭＬＢデスミア
イニシエーターＤＩ−４６）を使用し、ジメチルホルム
アミドの如き溶剤で上記した樹脂絶縁層47を膨潤し、過
マンガン酸カリウム／NaOHにより粗面化処理を施す。
【００２１】次いで図26のように、スルーホール43を含
む全面に無電解銅メッキ（化学メッキ）を施して銅メッ
キ層42を形成し、更に図27のようにその上に電気銅メッ
キを施して銅メッキ層41を形成する。この際、図25に示
した処理によって、樹脂絶縁層47とメッキ層との密着性
の向上を上記した粗面によるアンカー効果（投錨効果）
で図ることができる。樹脂絶縁層47とメッキ層との密着
性を向上するため、更に、加熱処理を 175℃で15分、ボ
ックスオーブンにて行ってよい。
む全面に無電解銅メッキ（化学メッキ）を施して銅メッ
キ層42を形成し、更に図27のようにその上に電気銅メッ
キを施して銅メッキ層41を形成する。この際、図25に示
した処理によって、樹脂絶縁層47とメッキ層との密着性
の向上を上記した粗面によるアンカー効果（投錨効果）
で図ることができる。樹脂絶縁層47とメッキ層との密着
性を向上するため、更に、加熱処理を 175℃で15分、ボ
ックスオーブンにて行ってよい。
【００２２】次いで、図20で述べたエッチング処理と同
様のエッチング処理を銅メッキ層41及び42に行い、これ
らを同一パターンに残し、図28のように、外層導体回路
51Ａ、51Ｂをそれぞれ形成する。
様のエッチング処理を銅メッキ層41及び42に行い、これ
らを同一パターンに残し、図28のように、外層導体回路
51Ａ、51Ｂをそれぞれ形成する。
【００２３】こうして、スルーホール43を介して両面の
外層回路51Ａ−51Ｂ同士が接続され、かつ、樹脂絶縁層
47のブラインドバイアホール45を介してその両面の回路
40Ａ−51Ａ、40Ｂ−51Ｂ同士が接続され、配線層が４層
でプリプレグを使用しないビルドアップ方式の多層プリ
ント配線板50を得る。
外層回路51Ａ−51Ｂ同士が接続され、かつ、樹脂絶縁層
47のブラインドバイアホール45を介してその両面の回路
40Ａ−51Ａ、40Ｂ−51Ｂ同士が接続され、配線層が４層
でプリプレグを使用しないビルドアップ方式の多層プリ
ント配線板50を得る。
【００２４】この多層プリント配線板50は、上記した製
造方法から明らかなように、ドリルによる穴開け回数が
１回（図24のスルーホール開け）ですみ、メッキも２回
（図26、図27の各メッキ）でよいため、図11〜図18に示
したものに比べて、工数を低減でき、コストダウンが図
れる。
造方法から明らかなように、ドリルによる穴開け回数が
１回（図24のスルーホール開け）ですみ、メッキも２回
（図26、図27の各メッキ）でよいため、図11〜図18に示
したものに比べて、工数を低減でき、コストダウンが図
れる。
【００２５】しかしながら、この多層プリント配線板50
の製造において、図25で述べた絶縁層47の粗面化処理に
よりメッキ層42や41の付きを向上させようとしても、実
際には、絶縁層47の粗度はあまり大きくはならず、２〜
３μｍ程度にしかならない。
の製造において、図25で述べた絶縁層47の粗面化処理に
よりメッキ層42や41の付きを向上させようとしても、実
際には、絶縁層47の粗度はあまり大きくはならず、２〜
３μｍ程度にしかならない。
【００２６】このため、回路パターンのピール強度（Ｊ
ＩＳ−Ｃ−６４８１の方法に準ずるもの）は600g／cmに
しかならず、外部衝撃によってパターンが剥がれてしま
うことがある。一般に、要求される被着強度（ピール強
度）は1,000g／cm以上であるが、従来のピール強度はそ
れより低いために望ましくはない。
ＩＳ−Ｃ−６４８１の方法に準ずるもの）は600g／cmに
しかならず、外部衝撃によってパターンが剥がれてしま
うことがある。一般に、要求される被着強度（ピール強
度）は1,000g／cm以上であるが、従来のピール強度はそ
れより低いために望ましくはない。
【００２７】
【発明が解決しようとする課題】本発明の目的は、製造
の工数が少なくて低コスト化が可能であると共に、無電
解メッキを省略できる点でも更に工程の簡略化、材料費
等の低減を図れ、回路パターンの被着強度を向上させる
ことのできるプリント配線板、及びその製造方法を提供
することにある。
の工数が少なくて低コスト化が可能であると共に、無電
解メッキを省略できる点でも更に工程の簡略化、材料費
等の低減を図れ、回路パターンの被着強度を向上させる
ことのできるプリント配線板、及びその製造方法を提供
することにある。
【００２８】
【課題を解決するための手段】即ち、本発明は、絶縁層
に形成されたブラインドバイアホールを介して第１層回
路と第２層回路とが接続されているプリント配線板にお
いて、前記絶縁層上に導電性ペースト層が被着され、こ
の導電性ペースト層の表面が薬品でのバインダの除去に
より粗面化されて導電性粒子が露出しており、この粗面
上に電気メッキによる前記第２層回路が形成されている
ことを特徴とするプリント配線板に係り、また、前記絶
縁層上に導電性高分子材料からなる導電性高分子材料層
が被着され、この導電性高分子材料層の表面が粗面化さ
れ、この粗面上に電気メッキによる前記第２層回路が形
成されていると共に、前記第２層回路の非存在領域では
前記導電性高分子材料層が失活により絶縁化されている
ことを特徴とするプリント配線板にも係るものである。
に形成されたブラインドバイアホールを介して第１層回
路と第２層回路とが接続されているプリント配線板にお
いて、前記絶縁層上に導電性ペースト層が被着され、こ
の導電性ペースト層の表面が薬品でのバインダの除去に
より粗面化されて導電性粒子が露出しており、この粗面
上に電気メッキによる前記第２層回路が形成されている
ことを特徴とするプリント配線板に係り、また、前記絶
縁層上に導電性高分子材料からなる導電性高分子材料層
が被着され、この導電性高分子材料層の表面が粗面化さ
れ、この粗面上に電気メッキによる前記第２層回路が形
成されていると共に、前記第２層回路の非存在領域では
前記導電性高分子材料層が失活により絶縁化されている
ことを特徴とするプリント配線板にも係るものである。
【００２９】また、本発明は、上記プリント配線板の製
造方法として、第１層回路上に設けた絶縁層のブライン
ドバイアホールを介して、前記第１層回路と前記絶縁層
上の第２層回路とを接続するに際し、前記絶縁層上に導
電性ペースト層を被着した後、この導電性ペースト層の
表面のバインダを薬品で除去することにより前記表面を
粗面化して導電性粒子を露出させ、この粗面上に電気メ
ッキを施し、前記第２層回路を形成する、プリント配線
板の製造方法を提供し、また、前記絶縁層上に導電性高
分子材料からなる導電性高分子材料層を被着し、この導
電性高分子材料層の粗面化された表面上に電気メッキを
施し、前記第２層回路を形成すると共に、前記第２層回
路の非存在領域では前記導電性高分子材料層を失活させ
て絶縁化する、プリント配線板の製造方法も提供するも
のである。
造方法として、第１層回路上に設けた絶縁層のブライン
ドバイアホールを介して、前記第１層回路と前記絶縁層
上の第２層回路とを接続するに際し、前記絶縁層上に導
電性ペースト層を被着した後、この導電性ペースト層の
表面のバインダを薬品で除去することにより前記表面を
粗面化して導電性粒子を露出させ、この粗面上に電気メ
ッキを施し、前記第２層回路を形成する、プリント配線
板の製造方法を提供し、また、前記絶縁層上に導電性高
分子材料からなる導電性高分子材料層を被着し、この導
電性高分子材料層の粗面化された表面上に電気メッキを
施し、前記第２層回路を形成すると共に、前記第２層回
路の非存在領域では前記導電性高分子材料層を失活させ
て絶縁化する、プリント配線板の製造方法も提供するも
のである。
【００３０】本発明によるプリント配線板及びその製造
方法においては、第２層回路の形成前に、絶縁層上が予
め膨潤処理及び粗面化処理されていること（即ち、第２
層回路の形成前に、導電性ペースト層を予め膨潤処理及
び粗面化処理すること、又は、絶縁層を予め膨潤処理及
び粗面化処理すること）が望ましい。また、導電性ペー
スト層を印刷によって、導電性高分子材料層を浸漬塗布
によって被着すること、更には電気メッキが電気銅メッ
キであることが望ましい。
方法においては、第２層回路の形成前に、絶縁層上が予
め膨潤処理及び粗面化処理されていること（即ち、第２
層回路の形成前に、導電性ペースト層を予め膨潤処理及
び粗面化処理すること、又は、絶縁層を予め膨潤処理及
び粗面化処理すること）が望ましい。また、導電性ペー
スト層を印刷によって、導電性高分子材料層を浸漬塗布
によって被着すること、更には電気メッキが電気銅メッ
キであることが望ましい。
【００３１】
【実施例】以下、本発明の実施例を説明する。図１〜図
４は、本発明の第１の実施例によるプリント配線板とそ
の製造方法を示すものである。
４は、本発明の第１の実施例によるプリント配線板とそ
の製造方法を示すものである。
【００３２】本実施例によるプリント配線板60は、上述
したビルドアップ方式の多層構造をなすものであって、
以下に説明する工程を経て作製可能である。
したビルドアップ方式の多層構造をなすものであって、
以下に説明する工程を経て作製可能である。
【００３３】本実施例によれば、上述した図19〜図24ま
での工程は同様に実施するので、ここでは繰り返して説
明はしない。重要なことは、図24の工程後に、図１に示
すように、スルーホール43及び樹脂絶縁層47を含む全面
に導電性ペーストである銅ペースト層52を厚さ５μｍ程
度に印刷することである。
での工程は同様に実施するので、ここでは繰り返して説
明はしない。重要なことは、図24の工程後に、図１に示
すように、スルーホール43及び樹脂絶縁層47を含む全面
に導電性ペーストである銅ペースト層52を厚さ５μｍ程
度に印刷することである。
【００３４】銅ペースト層52の全面印刷に際しては、 3
00メッシュで乳剤層（マスク部分）の厚みが12μｍのス
クリーンを用い、スキージにより銅ペースト（例えばタ
ツタ電線社製のＮＦ−２０００）を所定厚に押し出す。
印刷された銅ペースト層52は、図１に拡大図示するよう
に、多数の銅粒子53がバインダ54中に分散した状態で塗
布されている。
00メッシュで乳剤層（マスク部分）の厚みが12μｍのス
クリーンを用い、スキージにより銅ペースト（例えばタ
ツタ電線社製のＮＦ−２０００）を所定厚に押し出す。
印刷された銅ペースト層52は、図１に拡大図示するよう
に、多数の銅粒子53がバインダ54中に分散した状態で塗
布されている。
【００３５】次いで図２のように、既述したと同様の膨
潤及び粗面化処理（デスミア処理）を行い、銅ペースト
52の表面領域のバインダを除去し、銅粒子53を露出さ
せ、かつ、粗面52ａに仕上げる。
潤及び粗面化処理（デスミア処理）を行い、銅ペースト
52の表面領域のバインダを除去し、銅粒子53を露出さ
せ、かつ、粗面52ａに仕上げる。
【００３６】この処理は既述した如く、本来、スルーホ
ール43の加工後のレジンスミアを除去するためのデスミ
ア処理として行われるものであるが、本実施例ではこの
処理を適用することによって、銅ペースト層52の表面を
上記のように粗面化することができる。
ール43の加工後のレジンスミアを除去するためのデスミ
ア処理として行われるものであるが、本実施例ではこの
処理を適用することによって、銅ペースト層52の表面を
上記のように粗面化することができる。
【００３７】本実施例でこの処理を行うには、まず、ジ
メチルホルムアミド、ジメチルスルホキシド、Ｎ−メチ
ル−２−ピロリドン、ピリジン等の溶剤（例えば既述し
たデスミアイニシエーターＤＩ−４６４）で膨潤処理
し、更にアルカリ性過マンガン酸塩溶液（例えば KMnO4
／NaOH）で粗面化処理する。
メチルホルムアミド、ジメチルスルホキシド、Ｎ−メチ
ル−２−ピロリドン、ピリジン等の溶剤（例えば既述し
たデスミアイニシエーターＤＩ−４６４）で膨潤処理
し、更にアルカリ性過マンガン酸塩溶液（例えば KMnO4
／NaOH）で粗面化処理する。
【００３８】こうして処理された銅ペースト層52は銅粒
子53が露出しているため、その上に電気メッキを施すこ
とができる。即ち、図３のように、電気銅メッキにより
銅メッキ層51を銅ペースト層52上の全面に形成する。従
って、電気銅メッキ層51の下地は従来のような無電解メ
ッキ層ではなく、塗布による銅ペースト52となってい
る。
子53が露出しているため、その上に電気メッキを施すこ
とができる。即ち、図３のように、電気銅メッキにより
銅メッキ層51を銅ペースト層52上の全面に形成する。従
って、電気銅メッキ層51の下地は従来のような無電解メ
ッキ層ではなく、塗布による銅ペースト52となってい
る。
【００３９】この際、銅ペースト層52のメッキ面は粗面
52ａとなっているため、そのアンカー効果（投錨効果）
によって銅メッキ層51の密着性は十分なものとなる。し
かも、銅ペースト52の銅粒子53に対して銅メッキ層51が
被着されるから、その間に金属間の結合が生じ、結合力
（密着力）が向上している。
52ａとなっているため、そのアンカー効果（投錨効果）
によって銅メッキ層51の密着性は十分なものとなる。し
かも、銅ペースト52の銅粒子53に対して銅メッキ層51が
被着されるから、その間に金属間の結合が生じ、結合力
（密着力）が向上している。
【００４０】銅メッキ層51の密着性を高めるために 175
℃で15分、ボックスオーブンにて加熱処理してよい。
℃で15分、ボックスオーブンにて加熱処理してよい。
【００４１】次いで図４のように、既述したと同様のフ
ォトリソグラフィ技術により、銅メッキ層51及び銅ペー
スト層52を同時にエッチングし、所定の導体パターンに
残す。このエッチングには、塩化銅（CuCl2)又は塩化鉄
(FeCl3）溶液を使用する。
ォトリソグラフィ技術により、銅メッキ層51及び銅ペー
スト層52を同時にエッチングし、所定の導体パターンに
残す。このエッチングには、塩化銅（CuCl2)又は塩化鉄
(FeCl3）溶液を使用する。
【００４２】こうして、スルーホール43を介して両面の
外層回路61Ａ−61Ｂ同士が接続され、かつ、樹脂絶縁層
47のブラインドバイアホール45を介してその両面の回路
40Ａ−61Ａ、40Ｂ−61Ｂ同士が接続され、配線層が４層
でプリプレグを使用しないビルドアップ方式の多層プリ
ント配線板60を得る。このプリント配線板60では、銅ペ
ースト層52の存在は容易に識別できる。
外層回路61Ａ−61Ｂ同士が接続され、かつ、樹脂絶縁層
47のブラインドバイアホール45を介してその両面の回路
40Ａ−61Ａ、40Ｂ−61Ｂ同士が接続され、配線層が４層
でプリプレグを使用しないビルドアップ方式の多層プリ
ント配線板60を得る。このプリント配線板60では、銅ペ
ースト層52の存在は容易に識別できる。
【００４３】この多層プリント配線板60は、上記した製
造方法から明らかなように、ドリルによる穴開け回数が
１回（図23のスルーホール開け）ですみ、メッキは１回
（図３の電気メッキ）でよいため、図11〜図18に示した
ものに比べて、工数を低減でき、コストダウンが図れ
る。
造方法から明らかなように、ドリルによる穴開け回数が
１回（図23のスルーホール開け）ですみ、メッキは１回
（図３の電気メッキ）でよいため、図11〜図18に示した
ものに比べて、工数を低減でき、コストダウンが図れ
る。
【００４４】この場合、更に、図19〜図28のものに比べ
ると、外層回路を形成するための電気銅メッキ層51の形
成に際し、その下地52は無電解（化学）メッキではなく
単に塗布で形成できるから、工程が更に簡略化され、副
資材や消耗材料費等の低減を図ることができる。
ると、外層回路を形成するための電気銅メッキ層51の形
成に際し、その下地52は無電解（化学）メッキではなく
単に塗布で形成できるから、工程が更に簡略化され、副
資材や消耗材料費等の低減を図ることができる。
【００４５】しかも、回路パターンの被着強度（ピール
強度）については、図４に拡大図示する如くに、銅ペー
スト層52の粗面52ａによるアンカー効果（投錨効果）と
共に金属間の結合によって、銅メッキ層51が十分な強度
で被着されるため、そのピール強度は従来の600g／cmか
ら1,200g／cmに大幅に向上することが確認されている。
強度）については、図４に拡大図示する如くに、銅ペー
スト層52の粗面52ａによるアンカー効果（投錨効果）と
共に金属間の結合によって、銅メッキ層51が十分な強度
で被着されるため、そのピール強度は従来の600g／cmか
ら1,200g／cmに大幅に向上することが確認されている。
【００４６】図５〜図８は、本発明の第２の実施例によ
るプリント配線板とその製造方法を示すものである。
るプリント配線板とその製造方法を示すものである。
【００４７】本実施例によれば、上述した図19〜図25ま
での工程は同様に実施するので、ここでは繰り返して説
明しない。重要なことは、図25のデスミア工程後に、図
５に示すように、スルーホール43及び樹脂絶縁層47を含
む全面に導電性高分子材料であるポリピロール層72を浸
漬処理によって塗布することである。
での工程は同様に実施するので、ここでは繰り返して説
明しない。重要なことは、図25のデスミア工程後に、図
５に示すように、スルーホール43及び樹脂絶縁層47を含
む全面に導電性高分子材料であるポリピロール層72を浸
漬処理によって塗布することである。
【００４８】このポリピロール層７２の塗布に際して
は、ポリピロール液に図２５の状態の基板を浸漬し、乾
燥させる。このポリピロールは、図８に示す如く、ピロ
ールを重合して合成されるが、その分子内のπ電子の移
動によって導電性を示す性質がある。また、ポリピロー
ル層７２は、樹脂絶縁層４７に対しその粗面４７ａによ
るアンカー効果で十分に密着している。なお、粗面４７
ａを形成するためのデスミア処理の条件は、図２５又は
図２で述べたものと同様であってよい。
は、ポリピロール液に図２５の状態の基板を浸漬し、乾
燥させる。このポリピロールは、図８に示す如く、ピロ
ールを重合して合成されるが、その分子内のπ電子の移
動によって導電性を示す性質がある。また、ポリピロー
ル層７２は、樹脂絶縁層４７に対しその粗面４７ａによ
るアンカー効果で十分に密着している。なお、粗面４７
ａを形成するためのデスミア処理の条件は、図２５又は
図２で述べたものと同様であってよい。
【００４９】ポリピロール層72は導電性があるため、そ
の上に電気メッキを施すことができる。即ち、図６のよ
うに、電気銅メッキにより銅メッキ層71をポリピロール
層72上の全面に形成する。従って、電気銅メッキ層71の
下地は従来のような無電解メッキ層ではなく、塗布によ
るポリピロール層72となっている。
の上に電気メッキを施すことができる。即ち、図６のよ
うに、電気銅メッキにより銅メッキ層71をポリピロール
層72上の全面に形成する。従って、電気銅メッキ層71の
下地は従来のような無電解メッキ層ではなく、塗布によ
るポリピロール層72となっている。
【００５０】この際、ポリピロール層７２のメッキ面は
樹脂絶縁層４７の粗面４７ａに追随した粗面７２ａとな
っているため、そのアンカー効果は保持され、銅メッキ
層５１の密着性は良好なものとなる。
樹脂絶縁層４７の粗面４７ａに追随した粗面７２ａとな
っているため、そのアンカー効果は保持され、銅メッキ
層５１の密着性は良好なものとなる。
【００５１】銅メッキ層71の密着性を高めるために 175
℃で15分、ボックスオーブンにて加熱処理してよい。
℃で15分、ボックスオーブンにて加熱処理してよい。
【００５２】次いで図７のように、既述したと同様のフ
ォトリソグラフィ技術により、銅メッキ層71をエッチン
グし、所定の導体パターンに残す。このエッチングに
は、塩化銅（CuCl2)又は塩化鉄(FeCl3）溶液を使用す
る。
ォトリソグラフィ技術により、銅メッキ層71をエッチン
グし、所定の導体パターンに残す。このエッチングに
は、塩化銅（CuCl2)又は塩化鉄(FeCl3）溶液を使用す
る。
【００５３】このエッチングによって、除去された銅メ
ッキ層下のポリピロール層７２ｂは、図７に拡大図示す
るように、エッチング後に残っていても失活し、導電性
がなくなる（絶縁性となる）。従って、外層回路７１間
の絶縁性を確保できる。但し、残された銅メッキ層７１
の下地となるポリピロール層７２は依然として導電性を
示す。
ッキ層下のポリピロール層７２ｂは、図７に拡大図示す
るように、エッチング後に残っていても失活し、導電性
がなくなる（絶縁性となる）。従って、外層回路７１間
の絶縁性を確保できる。但し、残された銅メッキ層７１
の下地となるポリピロール層７２は依然として導電性を
示す。
【００５４】こうして、スルーホール43を介して両面の
外層回路81Ａ−81Ｂ同士が接続され、かつ、樹脂絶縁層
47のブラインドバイアホール45を介してその両面の回路
40Ａ−81Ａ、40Ｂ−81Ｂ同士が接続され、配線層が４層
でプリプレグを使用しないビルドアップ方式の多層プリ
ント配線板80を得る。
外層回路81Ａ−81Ｂ同士が接続され、かつ、樹脂絶縁層
47のブラインドバイアホール45を介してその両面の回路
40Ａ−81Ａ、40Ｂ−81Ｂ同士が接続され、配線層が４層
でプリプレグを使用しないビルドアップ方式の多層プリ
ント配線板80を得る。
【００５５】この多層プリント配線板80も、上記した製
造方法から明らかなように、ドリルによる穴開け回数が
１回（図23のスルーホール開け）ですみ、メッキは１回
（図６の電気メッキ）でよいため、図11〜図18に示した
ものに比べて、工数を低減でき、コストダウンが図れ
る。
造方法から明らかなように、ドリルによる穴開け回数が
１回（図23のスルーホール開け）ですみ、メッキは１回
（図６の電気メッキ）でよいため、図11〜図18に示した
ものに比べて、工数を低減でき、コストダウンが図れ
る。
【００５６】この場合、更に、図19〜図28のものに比べ
ると、外層回路を形成するための銅メッキ層71の形成に
際し、その下地72は無電解（化学）メッキではなく単に
塗布で形成できるから、工程が更に簡略化され、副資材
や消耗材料費等の低減を図ることができる。
ると、外層回路を形成するための銅メッキ層71の形成に
際し、その下地72は無電解（化学）メッキではなく単に
塗布で形成できるから、工程が更に簡略化され、副資材
や消耗材料費等の低減を図ることができる。
【００５７】しかも、回路パターンの被着強度（ピール
強度）については、図７に拡大図示する如くに、樹脂絶
縁層47の粗面47ａ及びポリピロール層72の粗面72ａによ
るアンカー効果によって、銅メッキ層71が十分な強度で
被着されるため、そのピール強度は従来の600g／cmから
1,200g／cmに大幅に向上することが確認されている。
強度）については、図７に拡大図示する如くに、樹脂絶
縁層47の粗面47ａ及びポリピロール層72の粗面72ａによ
るアンカー効果によって、銅メッキ層71が十分な強度で
被着されるため、そのピール強度は従来の600g／cmから
1,200g／cmに大幅に向上することが確認されている。
【００５８】図９には、本発明の第１及び第２の実施例
によるプリント配線板の回路パターンのピール強度を従
来例のものと比較してまとめて示している。ここで、図
10に概略的に示すように、ＪＩＳ−Ｃ−６４８１の方法
に準じ、ＪＯＭ２０００型万能引張圧縮試験機（新興通
信工業社製）を用い、上述した方法により樹脂絶縁層47
上に設けた銅メッキパターン41、51又は71のピール強度
を測定した。
によるプリント配線板の回路パターンのピール強度を従
来例のものと比較してまとめて示している。ここで、図
10に概略的に示すように、ＪＩＳ−Ｃ−６４８１の方法
に準じ、ＪＯＭ２０００型万能引張圧縮試験機（新興通
信工業社製）を用い、上述した方法により樹脂絶縁層47
上に設けた銅メッキパターン41、51又は71のピール強度
を測定した。
【００５９】この結果によれば、本発明に基いて形成し
た下地上に銅メッキ層を設けることによって、ピール強
度が大幅に向上することが明らかである。
た下地上に銅メッキ層を設けることによって、ピール強
度が大幅に向上することが明らかである。
【００６０】以上、本発明の実施例を説明したが、上述
の実施例は本発明の技術的思想に基いて更に変形が可能
である。
の実施例は本発明の技術的思想に基いて更に変形が可能
である。
【００６１】例えば、上述した電気メッキ層の下地は、
銅ペースト層やポリピロール層に限ることはなく、それ
以外の導電性ペースト（ニッケル粉、カーボンブラック
等の他の導電性粒子含有）や導電性高分子材料（ポリア
ニリン、ポリフェニレンサルファイド、ポリパラフェニ
レン等）等で形成することができる。
銅ペースト層やポリピロール層に限ることはなく、それ
以外の導電性ペースト（ニッケル粉、カーボンブラック
等の他の導電性粒子含有）や導電性高分子材料（ポリア
ニリン、ポリフェニレンサルファイド、ポリパラフェニ
レン等）等で形成することができる。
【００６２】また、上記の下地層の加工方法や処理方法
は種々変化させてよく、例えば上述したエッチング（電
気銅メッキ層との同時エッチング）だけでなく、別々に
エッチング又は変質処理したり、更にデスミア処理も予
め樹脂絶縁層に対して行っておくとスルーホールに対す
る下地層の付き廻りも良くなるものと考えられる。
は種々変化させてよく、例えば上述したエッチング（電
気銅メッキ層との同時エッチング）だけでなく、別々に
エッチング又は変質処理したり、更にデスミア処理も予
め樹脂絶縁層に対して行っておくとスルーホールに対す
る下地層の付き廻りも良くなるものと考えられる。
【００６３】その他、上述した多層プリント配線板の層
構成や各部の材質（電気メッキ層も含めて）、形成方法
等も変更してよい。
構成や各部の材質（電気メッキ層も含めて）、形成方法
等も変更してよい。
【００６４】
【発明の作用効果】本発明は上述した如く、第１層回路
上に設けた絶縁層のブラインドバイアホールを介して、
第１層回路と前記絶縁層上の第２層回路とを接続するに
際し、絶縁層上に導電性ペースト層を被着した後、この
導電性ペースト層の表面を薬品でのバインダの除去によ
り粗面化して導電性粒子を露出させ、この粗面上に電気
メッキを施し、第２層回路を形成するか、或いは、絶縁
層上に導電性高分子材料からなる導電性高分子材料層を
被着してこの導電性高分子材料層の粗面化された表面上
に電気メッキを施し、第２層回路を形成し、かつ第２層
回路の非存在領域では導電性高分子材料層を失活により
絶縁化しているので、第２層回路を形成するための電気
メッキ層の形成に際し、導電性ペースト又は導電性高分
子材料からなる下地導電層は無電解（化学）メッキでは
なく単に塗布で形成できるから、工程が簡略化され、コ
ストダウンを図ることができる。
上に設けた絶縁層のブラインドバイアホールを介して、
第１層回路と前記絶縁層上の第２層回路とを接続するに
際し、絶縁層上に導電性ペースト層を被着した後、この
導電性ペースト層の表面を薬品でのバインダの除去によ
り粗面化して導電性粒子を露出させ、この粗面上に電気
メッキを施し、第２層回路を形成するか、或いは、絶縁
層上に導電性高分子材料からなる導電性高分子材料層を
被着してこの導電性高分子材料層の粗面化された表面上
に電気メッキを施し、第２層回路を形成し、かつ第２層
回路の非存在領域では導電性高分子材料層を失活により
絶縁化しているので、第２層回路を形成するための電気
メッキ層の形成に際し、導電性ペースト又は導電性高分
子材料からなる下地導電層は無電解（化学）メッキでは
なく単に塗布で形成できるから、工程が簡略化され、コ
ストダウンを図ることができる。
【００６５】しかも、上記の下地導電層は、薬品でのバ
インダの除去により導電性粒子が露出しているか、或い
はそれ自体が導電性高分子材料からなっていて導電性が
あるため、その上に電気メッキを施すことができる。ま
た、上記の下地導電層のメッキ面は粗面化されているた
め、下地導電層に対するアンカー効果（投錨効果）によ
って電気メッキ層の被着強度を向上させることができ
る。
インダの除去により導電性粒子が露出しているか、或い
はそれ自体が導電性高分子材料からなっていて導電性が
あるため、その上に電気メッキを施すことができる。ま
た、上記の下地導電層のメッキ面は粗面化されているた
め、下地導電層に対するアンカー効果（投錨効果）によ
って電気メッキ層の被着強度を向上させることができ
る。
【図１】本発明の第１の実施例による多層プリント配線
板の製造工程の一段階を示す一部拡大断面図である。
板の製造工程の一段階を示す一部拡大断面図である。
【図２】同製造工程の他の一段階を示す一部拡大断面図
である。
である。
【図３】同製造工程の他の一段階を示す一部拡大断面図
である。
である。
【図４】同製造工程の他の一段階を示す一部拡大断面図
である。
である。
【図５】本発明の第２の実施例による多層プリント配線
板の製造工程の一段階を示す一部拡大断面図である。
板の製造工程の一段階を示す一部拡大断面図である。
【図６】同製造工程の他の一段階を示す一部拡大断面図
である。
である。
【図７】同製造工程の他の一段階を示す一部拡大断面図
である。
である。
【図８】同製造工程に用いる導電性ポリマーの説明図で
ある。
ある。
【図９】回路パターンのピール強度を比較して示すグラ
フである。
フである。
【図10】同ピール強度の測定方法を示す概略図である。
【図11】従来例による多層プリント配線板の製造工程の
一段階を示す断面図である。
一段階を示す断面図である。
【図12】同製造工程の他の一段階を示す一部拡大断面図
である。
である。
【図13】同製造工程の他の一段階を示す一部拡大断面図
である。
である。
【図14】同製造工程の他の一段階を示す一部拡大断面図
である。
である。
【図15】同製造工程の他の一段階を示す一部拡大断面図
である。
である。
【図16】同製造工程の他の一段階を示す一部拡大断面図
である。
である。
【図17】同製造工程の他の一段階を示す一部拡大断面図
である。
である。
【図18】同製造工程の他の一段階を示す一部拡大断面図
である。
である。
【図19】他の従来例による多層プリント配線板の製造工
程の一段階を示す断面図である。
程の一段階を示す断面図である。
【図20】同製造工程の他の一段階を示す一部拡大断面図
である。
である。
【図21】同製造工程の他の一段階を示す一部拡大断面図
である。
である。
【図22】同製造工程の他の一段階を示す一部拡大断面図
である。
である。
【図23】同製造工程の他の一段階を示す一部拡大断面図
である。
である。
【図24】同製造工程の他の一段階を示す一部拡大断面図
である。
である。
【図25】同製造工程の他の一段階を示す一部拡大断面図
である。
である。
【図26】同製造工程の他の一段階を示す一部拡大断面図
である。
である。
【図27】同製造工程の他の一段階を示す一部拡大断面図
である。
である。
【図28】同製造工程の他の一段階を示す一部拡大断面図
である。
である。
40Ａ、40Ｂ・・・内層導体回路
41、51、71・・・電気銅メッキ
42・・・無電解（化学）メッキ層
43・・・スルーホール
44・・・絶縁基板
45・・・ブラインドバイアホール
47・・・樹脂絶縁層
47ａ、52ａ、72ａ・・・粗面
49・・・銅箔
52・・・銅ペースト層
53・・・銅粒子
54・・・バインダ
60、80・・・多層プリント配線板
61Ａ、61Ｂ、81Ａ、81Ｂ・・・外層導体回路
72・・・ポリピロール層
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H05K 1/11
H05K 3/46
H05K 3/24
H05K 3/40
Claims (10)
- 【請求項１】 絶縁層に形成されたブラインドバイアホ
ールを介して第１層回路と第２層回路とが接続されてい
るプリント配線板において、前記絶縁層上に導電性ペー
スト層が被着され、この導電性ペースト層の表面が薬品
でのバインダの除去により粗面化されて導電性粒子が露
出しており、この粗面上に電気メッキによる前記第２層
回路が形成されていることを特徴とするプリント配線
板。 - 【請求項２】 導電性ペースト層が膨潤処理及び粗面化
処理されている、請求項１に記載したプリント配線板。 - 【請求項３】 絶縁層に形成されたブラインドバイアホ
ールを介して第１層回路と第２層回路とが接続されてい
るプリント配線板において、前記絶縁層上に導電性高分
子材料からなる導電性高分子材料層が被着され、この導
電性高分子材料層の表面が粗面化され、この粗面上に電
気メッキによる前記第２層回路が形成されていると共
に、前記第２層回路の非存在領域では前記導電性高分子
材料層が失活により絶縁化されていることを特徴とする
プリント配線板。 - 【請求項４】 絶縁層が膨潤処理及び粗面化処理されて
いる、請求項３に記載したプリント配線板。 - 【請求項５】 絶縁層に形成されたブラインドバイアホ
ールを介して、前記絶縁層下の第１層回路と前記絶縁層
上の第２層回路とを接続するに際し、前記絶縁層上に導
電性ペースト層を被着した後、この導電性ペースト層の
表面のバインダを薬品で除去することにより前記表面を
粗面化して導電性粒子を露出させ、この粗面上に電気メ
ッキを施し、前記第２層回路を形成する、プリント配線
板の製造方法。 - 【請求項６】 第２層回路の形成前に、導電性ペースト
層を予め膨潤処理及び粗面化処理する、請求項５に記載
したプリント配線板の製造方法。 - 【請求項７】 導電性ペースト層を印刷によって被着す
る、請求項５に記載したプリント配線板の製造方法。 - 【請求項８】 絶縁層に形成されたブラインドバイアホ
ールを介して、第１層回路と前記絶縁層上の第２層回路
とを接続するに際し、前記絶縁層上に導電性高分子材料
からなる導電性高分子材料層を被着し、この導電性高分
子材料層の粗面化された表面上に電気メッキを施し、前
記第２層回路を形成すると共に、前記第２層回路の非存
在領域では前記導電性高分子材料層を失活させて絶縁化
する、プリント配線板の製造方法。 - 【請求項９】 第２層回路の形成前に、絶縁層を予め膨
潤処理及び粗面化処理する、請求項７に記載したプリン
ト配線板の製造方法。 - 【請求項１０】 導電性高分子材料層を浸漬塗布によっ
て被着する、請求項８に記載したプリント配線板の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2724393A JP3528924B2 (ja) | 1993-01-22 | 1993-01-22 | プリント配線板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2724393A JP3528924B2 (ja) | 1993-01-22 | 1993-01-22 | プリント配線板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06224529A JPH06224529A (ja) | 1994-08-12 |
| JP3528924B2 true JP3528924B2 (ja) | 2004-05-24 |
Family
ID=12215645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2724393A Expired - Fee Related JP3528924B2 (ja) | 1993-01-22 | 1993-01-22 | プリント配線板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3528924B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10215072A (ja) * | 1997-01-30 | 1998-08-11 | Nec Toyama Ltd | 多層印刷配線板の製造方法 |
| WO2007144322A1 (de) * | 2006-06-14 | 2007-12-21 | Basf Se | Verfahren zur herstellung von elektrisch leitfähigen oberflächen auf einem träger |
| BRPI0714693A2 (pt) * | 2006-08-03 | 2013-05-14 | Basf Se | processo para a produÇço de superfÍcies eletricamente condutoras estruturadas e/ou de Área total sobre um suporte eletricamente nço- condutor, e, dispositivo |
| TWI377278B (en) | 2007-02-20 | 2012-11-21 | Ralf Noerenberg | Process for production of metallized textile surfaces comprising current-generating or current-consuming articles and textile prepared by the same |
| US20100170626A1 (en) * | 2007-05-24 | 2010-07-08 | Basf Se | Method for the production of polymer-coated metal foils, and use thereof |
| KR101203965B1 (ko) | 2009-11-25 | 2012-11-26 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그 제조방법 |
-
1993
- 1993-01-22 JP JP2724393A patent/JP3528924B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06224529A (ja) | 1994-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100522377B1 (ko) | 다층 회로기판과 그 제조방법 및 다층 회로용 기판 및 전자장치 | |
| JP3992225B2 (ja) | プリント配線板用樹脂付金属箔及びこれを用いた多層プリント配線板 | |
| KR100327705B1 (ko) | 빌드업 다층 인쇄회로기판의 제조방법 | |
| JP3528924B2 (ja) | プリント配線板及びその製造方法 | |
| JPH06275950A (ja) | 配線板の製造法 | |
| JPH05327224A (ja) | 多層配線基板の製造方法及びその製造方法で製造される多層配線基板 | |
| JPH10215072A (ja) | 多層印刷配線板の製造方法 | |
| JP2773710B2 (ja) | 多層プリント配線板の製造方法 | |
| JP4045120B2 (ja) | 多層プリント配線板とその製造方法 | |
| JP3217563B2 (ja) | プリント配線板の製造方法 | |
| JP2741238B2 (ja) | フレキシブルプリント配線板及びその製造方法 | |
| JPH098458A (ja) | プリント配線板及びその製造方法 | |
| JP3202840B2 (ja) | 多層プリント配線板 | |
| JPH08148810A (ja) | プリント配線板の製造法 | |
| JP3713726B2 (ja) | 多層プリント配線板 | |
| JP2002271026A (ja) | 多層型プリント配線基板及び多層型プリント配線基板の製造方法 | |
| JP3758197B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2008305906A (ja) | 多層プリント配線板の製造方法 | |
| JP2000114693A (ja) | 配線板の製造法 | |
| JP3984092B2 (ja) | 多層プリント配線板とその製造方法 | |
| JPH05308194A (ja) | 多層印刷配線板の製造方法 | |
| JPH0690087A (ja) | 多層プリント配線板の製造方法 | |
| JPS62156898A (ja) | スル−ホ−ルプリント配線板の製造方法 | |
| JPH03147394A (ja) | 印刷配線板の製造方法 | |
| JP2003304067A (ja) | 多層プリント配線板とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040218 |
|
| LAPS | Cancellation because of no payment of annual fees |