DE3840207A1

DE3840207A1 - Verfahren zur herstellung einer leiterplatte mit mehreren leiterbahnebenen und entsprechende multilayer-leiterplatte

Info

Publication number: DE3840207A1
Application number: DE19883840207
Authority: DE
Inventors: Theodor Kater
Original assignee: Draegerwerk AG and Co KGaA
Current assignee: Draegerwerk AG and Co KGaA
Priority date: 1988-11-29
Filing date: 1988-11-29
Publication date: 1990-05-31

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Lei terplatte mit mehreren Leiterbahnebenen, insbesondere für die SMD-Technik, bei dem die Leiterbahnen durch Entfernen von Tei len einer auf einer isolierenden Tragschicht befindlichen Leit schicht erzeugt und elektrische Verbindungen zwischen den Lei terbahnen verschiedener Leiterbahnebenen hergestellt werden. Weiter richtet sich die Erfindung auf eine Multilayer-Leiter platte mit einer isolierenden Tragschicht und mehreren Leiter bahnebenen, die durch elektrische Verbindungen miteinander ver bunden sind.

In der Elektronik schreitet die Miniaturisierung ständig fort. Einerseits werden die elektronischen Baugruppen immer kleiner, um eine möglichst kompakte Bauweise der Geräte, beispielsweise Meßgeräte, zu ermöglichen. Andererseits werden die Anforderungen an die elektronische Leistungsfähigkeit immer höher, so daß immer mehr elektronische Funktionen in dem gegebenen Raum untergebracht werden müssen.

Von erheblichem Einfluß auf die Größe elektronischer Bau gruppen ist die Konstruktion der Leiterplatte. Um komplizierte Schaltungen auf kleinstem Raum unterbringen zu können, wurden verschiedene Maßnahmen ergriffen, beispielsweise die Reduzie rung der Leiterbahnbreite und der Leiterbahnabstände, oder die zweiseitige Bestückung.

Eine weitere bekannte Maßnahme ist die Verwendung mehrerer Leiterbahnebenen. Diese Technik wird als Multilayertechnik bezeichnet.

Üblicherweise werden für die Multilayertechnik Leiterplatten verwendet, bei denen eine Leitschicht aus Kupfer beidseitig auf einer isolierenden Tragschicht kaschiert ist, welche meist aus Epoxid-Glasfaserpapier besteht. Das Leiterbahnen muster in den Leitschichten wird nach verschiedenen bekann ten Verfahren dadurch erzeugt, daß die zwischen den Leiter bahnen liegenden Teile der Leitschicht entfernt werden. Meist geschieht dies dadurch, daß photochemisch ein Schutzlack im Muster der Leiterbahnen aufgebracht und die nicht geschützten Teile der Leitschicht durch Ätzen entfernt werden.

Die notwendigen elektrischen Verbindungen zwischen den Leiterbahnen, die häufig auch als "Durchkontaktierungen" bezeichnet werden, bestehen üblicherweise aus feinen Boh rungen, die beide Leiterbahnebenen durchdringen und me tallisiert werden, um eine elektrisch leitende Verbindung zu erzeugen. Dieses Verfahren kann jedoch nicht in jeder Hinsicht befriedigen. Insbesondere wird eine Mindestfläche für die Durchkontaktierungen benötigt, die durch den Durch messer der notwendigen Bohrungen (meist ca. 0,5 mm) bedingt ist. Dies schränkt die Bestückungsdichte ein, zumal es bei dem bekannten Verfahren nicht möglich ist, Bauteilanschlüsse auf den Durchkontaktierungen zu plazieren.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung von Leiterplatten und entsprechende Leiterplatten zur Verfügung zu stellen, bei denen eine erhöhte Bestückungs dichte bei niedrigen Kosten möglich ist.

Die Aufgabe wird bei einem Verfahren der eingangs bezeichne ten Art dadurch gelöst, daß auf eine aus einer ersten Leit schicht erzeugte erste Leiterbahnebene eine Isolationsschicht aus Fotoresistmaterial aufgebracht wird, Teile der Isolations schicht photochemisch wieder entfernt werden, um an den vor gesehenen Verbindungsstellen zwischen der ersten Leiterbahn ebene und einer zweiten Leiterbahnebene Ausnehmungen in der Isolationsschicht zu erzeugen, die Isolationsschicht ein schließlich der Ausnehmungen mit einer zweiten Leitschicht beschichtet wird, wobei die zweite Leitschicht in den Ausneh mungen die erste Leitschicht kontaktiert und Teile der zwei ten Leitschicht entfernt werden, um eine zweite Leiterbahn ebene zu erzeugen, die mit der ersten Leiterbahnebene an den Ausnehmungen elektrisch verbunden ist.

Die erfindungsgemäße Multilayer-Leiterplatte weist eine erste Leiterbahnebene und eine zweite Leiterbahnebene auf der gleichen Seite der Tragschicht auf, wobei die erste Leiterbahnebene näher bei der Tragschicht ist, als die zweite Leiterbahnebene. Zwischen beiden Leiterbahnebenen befindet sich eine Isolationsschicht aus Fotoresistmaterial, welche Ausnehmungen aufweist, und die Leiterbahnen der zweiten Lei terbahnebene dringen in die Ausnehmungen bis auf die Leiter bahnen der ersten Leiterbahnebene ein und kontaktieren diese elektrisch.

Auf einem anderen Anwendungsgebiet, nämlich bei der Herstel lung von Multilayer-Hybridschaltungen, die mehrere verschie dene Schaltungsebenen aufweisen, ist bereits Fotoresistmate rial als Isolationsschicht zwischen Leiterbahnen verwendet worden (DE-A 34 07 799). Die Schaltungsebenen werden dabei durch Verlöten miteinander verbunden, wobei die Lötknoten photolitographisch freigelegt sind.

Die Erfindung führt zu einer erheblichen Verringerung des Platzbedarfs und damit zu einer sehr hohen Bestückungsdichte. Vor allem können die Leiterbahnen sehr dicht nebeneinander gelegt werden, weil der Platzbedarf der Durchkontaktierungen kleiner als die Leiterbahnbreite ist. Während bei nach bekann ten Verfahren hergestellten Leiterplatten die Leiterbahnen im Bereich der Durchkontaktierungen weit auseinander verlaufen müssen, wird erfindungsgemäß praktisch kein zusätzlicher Platz für die Verbindungen zwischen den Leiterbahnebenen benötigt. Gleichzeitig sind die Herstellungskosten verhältnismäßig ge ring und praktisch unabhängig von der Zahl der Durchkontaktie rungen. Die Erfindung ist deshalb bei Schaltungen mit sehr vielen Durchkontaktierungen besonders vorteilhaft einzusetzen.

Von besonderem Vorteil ist die Erfindung bei Leiterplatten für die SMD (surface mounted device)-Technik. Da bei dieser Technik die Bauteile ohne Bohrung auf der Oberfläche der Leiterplatte auf sogenannten "pads" befestigt werden, sind keine Bohrungen zur Befestigung der Bauteile erforderlich. Bei Anwendung der vorliegenden Erfindung kann somit der Bohr vorgang bei der Herstellung von Leiterplatten für die SMD- Technik vollständig entfallen. Weiterhin sind bei der SMD- Technik besonders viele Durchkontaktierungen erforderlich, so daß die Erfindung in besonderem Maße zu einer Erhöhung der möglichen Bestückungsdichte der Bauteile führt. Da bei der Erfindung die Lötpads der SMD-Bauteile direkt auf die Durchkontaktierungen gesetzt werden können, ergibt sich eine zusätzliche Platzersparnis.

Die erfindungsgemäße Technik ist auch geeignet, mehr als zwei Leiterbahnebenen zu erzeugen, wobei dann das Aufbringen der Isolationsschicht mit den Ausnehmungen und das Aufbringen weiterer Leitschichten entsprechend oft wiederholt wird. Ge genüber dem bekannten Multilayer-Verfahren besteht dabei ein besonderer Vorteil darin, daß sich der Flächenbedarf der Durch kontaktierungen jeweils nur auf die Schicht zwischen den zu verbindenden zwei Ebenen bezieht. Im Gegensatz dazu belegen bei dem bekannten Verfahren die Bohrungen für die Durchkontak tierungen die entsprechende Fläche auf sämtlichen Leiterbahn ebenen.

Die Erfindung wird im folgenden anhand eines in den Figuren schematisch dargestellten Ausführungsbeispiels näher erläu tert. Es zeigen:

Fig. 1-6 einen Querschnitt durch eine erfindungs gemäße Leiterplatte in mehreren Stadien der Herstellung, wobei die Dicke der Schich ten stark übertrieben dargestellt ist.

Fig. 1 zeigt das Ausgangsmaterial. Eine Tragschicht 1 aus glasfaserverstärktem Epoxidharzpapier ist mit einer Leitschicht 2, beispielsweise einer Kupferlage von 17 µm Dicke, kaschiert.

In die Leitschicht 2 wird die erste Leiterbahnebene 3 nach dem üblichen Verfahren geätzt. Herausgeätzte Bereiche 4 trennen die Leiterbahnen 5 der Ebene 3 (Fig. 2). Insoweit stimmt das Verfahren mit der üblichen Leiterplattenherstel lung überein, wobei eine konventionelle zweischichtige Lei terplatte eine weitere Leiterbahnebene auf der in den Fi guren nicht dargestellten Unterseite der Tragschicht 1 hätte.

Auf die erste Leiterbahnebene 3 wird eine Isolationsschicht 6 aus Photoresistmaterial aufgebracht. Geeignet ist insbe sondere ein photosensibler Zweikomponenten-Lötstopplack (z.B. "Elpemer SD 2461 AE/31" der Lackwerke Peters GmbH & Co. KG, Kempen, Bundesrepublik Deutschland). Er wird bevor zugt im Siebdruckverfahren oder im elektrostatischen Sprüh verfahren in einer Schichtstärke von 30-40 µm gleichmäßig auf die gesamte Oberfläche der Leiterplatte aufgetragen. Die ser Zustand ist in Fig. 3 dargestellt.

Im nächsten Verfahrensschritt werden auf photochemischem Wege Ausnehmungen 7 in der Isolationsschicht 6 an den Stellen erzeugt, an denen Durchkontaktierungen zwischen der zweiten Leiterbahnebene und der ersten Leiterbahnebene benötigt wer den. Nach dem Trocknen der Isolationsschicht 6 wird ein ent sprechender Film aufgelegt, der Photolack vorzugsweise unter Vakuum belichtet, entwickelt, gespült und ausgehärtet. Die Ausnehmungen 7 (Fig. 4) sind vorzugsweise rund und haben einen Durchmesser von weniger als 0,3 mm. Unter Umständen können auch andere Querschnittsformen der Ausnehmungen 7 zweck mäßig sein, wobei jedoch die Querschnittsfläche unter 0,1 mm², bevorzugt unter 0,03 mm² liegen sollte.

In dem in Fig. 5 dargestellten Verfahrensabschnitt wird die Isolationsschicht 6 einschließlich der Ausnehmungen 7 mit einer zweiten Leitschicht 8 beschichtet. Dies ge schieht vorzugsweise zweistufig. Zunächst wird eine dünne Metallschicht 9 abgelagert. Diese wird dann durch eine Ver stärkungsschicht 10 verstärkt. Die Schichten 9 und 10 bil den insgesamt die zweite Leitschicht 8.

Vorzugsweise erfolgt das Auftragen der Leitschicht 8 in der Weise, daß zunächst die Oberfläche der darunter lie genden Isolationsschicht durch Bürsten aufgerauht wird (Rauhtiefe etwa 3-5 µm ). Danach wird eine dünne Kupfer schicht 9 im chemischen Kupferbad auf die gesamte Leiter platte aufgebracht, wobei Verunreinigungen sorgfältig vermie den werden sollten. Die Schichtdicke liegt zweckmäßigerweise bei 3-7 µm. Schließlich wird in einem galvanischen Kupfer bad die Schicht 9 durch die Schicht 10 auf die gewünschte Gesamtschichtdicke der zweiten Leitschicht (z.B. 17 µm ) verstärkt.

Die Leitschicht 8 dringt in die Ausnehmungen 7 bis auf die Leiterbahnen 5 der ersten Leiterbahnebene 3 ein, so daß an dieser Stelle ein elektrischer Kontakt entsteht und die Durchkontaktierung 15 gebildet wird.

Schließlich werden Teile der zweiten Leitschicht 8 entfernt, um die zweite Leiterbahnebene 11 zu bilden (Fig. 6). Die herausgeätzten Bereiche sind mit 12 bezeichnet. Dabei sind die Leiterbahnen 13 in der Leiterbahnebene 11 vorteilhaf terweise so gestaltet, daß sie auch die Pads 14 für die Befestigung der Bauteile mit umfassen.

Wenn mehr als zwei Leiterbahnebenen erzeugt und erfindungs gemäß miteinander elektrisch verbunden werden sollen, wer den die anhand der Fig. 3 bis 6 erläuterten Schritte entsprechend oft wiederholt.

Schließlich wird die Leiterplatte in üblicher Weise wei terbehandelt. Hierzu gehört insbesondere das Zinnumschmel zen der Leiterbahnen, das Aufbringen von Lötstopplack und evtl. das Aufbringen von Lötpaste.

Claims

1. Verfahren zum Herstellen einer Leiterplatte mit mehreren Leiterbahnebenen, insbesondere für die SMD-Technik,
bei dem die Leiterbahnebenen durch Entfernen von Teilen einer auf einer isolierenden Tragschicht befindlichen Leitschicht erzeugt und
elektrische Verbindungen zwischen den Leiterbahnen verschiedener Leiterbahnebenen hergestellt werden,
dadurch gekennzeichnet, daß
auf eine aus einer ersten Leitschicht erzeugte erste Leiterbahnebene eine Isolationsschicht aus Fotoresistmaterial aufgebracht wird,
Teile der Isolationsschicht photochemisch wieder entfernt werden, um an den vorgesehenen Verbindungs stellen zwischen der ersten Leiterbahnebene und einer zweiten Leiterbahnebene Ausnehmungen in der Isolationsschicht zu erzeugen,
die Isolationsschicht einschließlich der Aus nehmungen mit einer zweiten Leitschicht beschichtet wird, wobei die zweite Leitschicht in den Aus nehmungen eine Leiterbahn der ersten Leiterbahn ebene kontaktiert, und
Teile der zweiten Leitschicht entfernt werden, um eine zweite Leiterbahnebene zu erzeugen, die mit der ersten Leiterbahnebene an den Ausnehmungen elektrisch verbunden ist.

2. Verfahren nach Anspruch 1, dadurch ge kennzeichnet, daß zur Erzeugung der zweiten Leitschicht auf der Foto resist-Isolationsschicht zunächst eine dünne Metall schicht chemisch abgelagert und diese dann mit einer Verstärkungsschicht galvanisch verstärkt wird.

3. Verfahren nach Anspruch 1, dadurch ge kennzeichnet, daß die in der Fotoresist-Isolationsschicht erzeugten Ausnehmungen eine Querschnittsfläche von weniger als 0,1 mm², bevorzugt weniger als 0,03 mm² haben.

4. Verfahren nach Anspruch 1, dadurch ge kennzeichnet, daß in der zweiten Leiterbahnebene Pads für die Ober flächenmontage von Bauteilen erzeugt werden.

5. Multilayer-Leiterplatte, insbesondere für die SMD- Technik, mit einer isolierenden Tragschicht (1) und mehreren Leiterbahnebenen (3, 11), die durch elektri sche Verbindungen miteinander verbunden sind, dadurch gekennzeichnet, daß
mindestens eine erste Leiterbahnebene (3) und eine zweite Leiterbahnebene (11) auf der gleichen Seite der Tragschicht (1) angeordnet sind, wobei die erste Leiterbahnebene (3) näher bei der Tragschicht ist als die zweite Leiterbahnebene (11),
zwischen beiden Leiterbahnebenen eine Isolations schicht (6) aus Fotoresistmaterial vorgesehen ist, welche Ausnehmungen (7) aufweist, und
die Leiterbahnen (13) der zweiten Leiterbahn ebene (11) in die Ausnehmungen (7) bis auf die Leiter bahnen (5) der ersten Leiterbahnebene eindringen und die elektrischen Verbindungen (15) bilden.