DE9102817U1 - Innenliegende Verbindung zum Aufbau von Multilayerschaltungen - Google Patents
Innenliegende Verbindung zum Aufbau von MultilayerschaltungenInfo
- Publication number
- DE9102817U1 DE9102817U1 DE9102817U DE9102817U DE9102817U1 DE 9102817 U1 DE9102817 U1 DE 9102817U1 DE 9102817 U DE9102817 U DE 9102817U DE 9102817 U DE9102817 U DE 9102817U DE 9102817 U1 DE9102817 U1 DE 9102817U1
- Authority
- DE
- Germany
- Prior art keywords
- hills
- signal levels
- adhesive films
- contact
- opposing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 13
- 239000002313 adhesive film Substances 0.000 claims description 9
- 229920006332 epoxy adhesive Polymers 0.000 claims description 7
- 239000012876 carrier material Substances 0.000 claims description 3
- 238000010276 construction Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000011888 foil Substances 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 238000004132 cross linking Methods 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 4
- 238000005553 drilling Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
Anmelder: Andus Electronic GmbH. 1000 Berlin
Vertreter: Patentanwalt Dipl.-Ing. V. Kruspig VNR 203300
Die Erfindung betrifft die Ausbildung und Anordnung von innenliegenden
Verbindungen, welche beim Aufbau von Multilayerschaltungen
als innenliegende Durchkontaktierungen Verwendung finden.
Der Trend zur Anwendung oberflächenmontierbarer Bauelemente in der Fertigung elektronischer Baugruppen auf der Basis gedruckter Schaltungen bei gleichzeitiger hoher Bestückungsdichte, erfordert von den Leiterplattenherstellern neu© Lösungswege bei der Verlegung von Signal leitungen und elektrischen Verbindungen. Die begrenzten Außenflächen der Schaltungsboards bedingen eine Verlegung der elektrischen Verbindungen in das Innere der nunmehr viel lagig aufgebauten Gedruckten Schaltungen. Weiterhin erfordern die hohen Signalverarbeitungsgeschwindigkeiten gegenwärtiger Logikschaltungen eine Optimierung der Leitungs- bzw. Verbindungslängen. Dies geschieht zweckmäßigerweise durch vertikale Umsteigekontakte zwischen den Ebenen der gedruckten Schaltungen. Neben den durch die gesamte Leiterplatte verlaufenden Umsteigekontakten, werden separate innenliegende Durchkontaktierungen, sogenannte versteckte Durchsteiger (burried vias) verwendet. Der Stand der Technik bei der Ausbildung derartiger vertikaler Umsteigekontakte ist dadurch gekennzeichnet, daß selbige eine Durchgangsbohrung erfordern, welche anschließend metallisiert wird. Mittels der Metallisierung wird dann gleichzeitig eine Ankontaktierung der entstehenden Hülse mit dem jeweiligen Signalnetz realisiert.
Der Trend zur Anwendung oberflächenmontierbarer Bauelemente in der Fertigung elektronischer Baugruppen auf der Basis gedruckter Schaltungen bei gleichzeitiger hoher Bestückungsdichte, erfordert von den Leiterplattenherstellern neu© Lösungswege bei der Verlegung von Signal leitungen und elektrischen Verbindungen. Die begrenzten Außenflächen der Schaltungsboards bedingen eine Verlegung der elektrischen Verbindungen in das Innere der nunmehr viel lagig aufgebauten Gedruckten Schaltungen. Weiterhin erfordern die hohen Signalverarbeitungsgeschwindigkeiten gegenwärtiger Logikschaltungen eine Optimierung der Leitungs- bzw. Verbindungslängen. Dies geschieht zweckmäßigerweise durch vertikale Umsteigekontakte zwischen den Ebenen der gedruckten Schaltungen. Neben den durch die gesamte Leiterplatte verlaufenden Umsteigekontakten, werden separate innenliegende Durchkontaktierungen, sogenannte versteckte Durchsteiger (burried vias) verwendet. Der Stand der Technik bei der Ausbildung derartiger vertikaler Umsteigekontakte ist dadurch gekennzeichnet, daß selbige eine Durchgangsbohrung erfordern, welche anschließend metallisiert wird. Mittels der Metallisierung wird dann gleichzeitig eine Ankontaktierung der entstehenden Hülse mit dem jeweiligen Signalnetz realisiert.
Besonders problematisch ist die Ausbildung von sogenannten Sacklochmultilayern, welche auf einem Lötauge der ersten oder
zweiten Innenlage enden und dadurch Raum für die übrigen Innenlagen lassen. Die hierfür notwendigen Sacklochbohrungen müssen
sehr präzise mit Tiefentoleranzen von ca. +/- 50 um hergestellt
werden. Dies bringt in der Serienfertigung erhebliche technologische
Probleme mit sich.
Aus der DE-PS 38 43 528 ist es bekannt eine Innenlage für Sacklochmulti
layer dadurch herzustellen, daß dünne hochduktile Kupferfolien gegen eine mit erhabenen Flächen im gewünschten
Kontaktmuster versehene Fläche gepreßt werden und die entstehenden Prägedrucke mit einem wärmeaushärtenden Harz ausgefüllt
werden. Dieses sich ausbildende Laminat mit erhabenen Stellen kann dann als erste Innenlage in einem Sacklochmultilayer verwendet
werden. Da in einem derart ausgebildeten Multilayer das anzubohrende
Lötauge dicht unter der Oberfläche liegt, verringert sich die Gefahr einer Kontaktierung mit einer darunterliegenden
Innenlage. Unabhängig von der erweiterten Tiefentoleranz ist als nachfolgender technologischer Schritt neben dem Bohren eine Verbindungs-
bzw. Kontaktmetal1isierung erforderlich.
Die bekannten vorstehend beschriebenen Lösungen sind insbesondere für sehr kleine, im Zuge der weiteren Miniaturisierung wünschenswerte innere Kontakte und Verbindungen, verfahrenstechnisch aufwendig und technologisch schwer zu beherrschen. Zusätzlich wirkt sich eine Lochwandmetallisierung als Leitungsdiskontinuität negativ auf die zu übertragende Signalform aus.
Die bekannten vorstehend beschriebenen Lösungen sind insbesondere für sehr kleine, im Zuge der weiteren Miniaturisierung wünschenswerte innere Kontakte und Verbindungen, verfahrenstechnisch aufwendig und technologisch schwer zu beherrschen. Zusätzlich wirkt sich eine Lochwandmetallisierung als Leitungsdiskontinuität negativ auf die zu übertragende Signalform aus.
Die Erfindung stellt sich daher die Aufgabe sichere kleinformatige,
technologisch beherrschbare innere Kontakte und Verbindungen, insbesondere für deren Verwendung in Multilayern anzugeben.
Diese Aufgabe wird durch einen Verbindungsaufbau wie folgt
gelöst.
An den Enden des lateralen, entsprechend der Schaltungsstruktur in bekannter Weise auf einem Trägermaterial realisierten Signalnetzes
werden dort, wo innere Verbindungen schaltungstechnisch
erforderlich sind, hervorstehende, halbkugel-, Pyramiden- oder pyramidenstumpfförmige Hügel durch galvanisches Aufwachsen oder
mittels Differenzätzung aus einer stärkeren Metallfolie oder -schicht ausgebildet. Mindestens zwei mit gegenüberliegenden
Hügeln versehene Signalebenen werden zueinander positioniert und zwischen den Signalebenen werden vorvernetzte Epoxydklebefolien
(Prepregs) eingebracht, mittels eines Druck-Temperatur-Zeitprozesses,
wobei die Signalebenen unter Temperatureinwirkung zusammengepresst
werden, erfolgt ein Durchstoßen der Epoxydklebefolien
mit gleichzeitiger Ausbildung eines elektrischen Kontaktes
zwischen den sich gegenüberliegenden Hügeln. Hierbei wird ein Multilayer ausgebildet, welcher bedingt durch die im Aushärteprozeß
der Klebefolien entstehende Kraftwirkung auf die Verbindungshügel eine sichere, andauernde Kontaktierung bewirkt.
Die erfindungswesentliche innere Verbindung zum Aufbau von und
zur Verwendung in Multilayern besteht demgemäß aus sich gegenüberliegenden
Hügeln, welche an den gewünschten Kontaktstellen bekannter auf Basis- oder Trägermaterial befindlichen Leitungsmustern, d.h. unterschiedlichen Signalebenen, angeordnet sind,
wobei zwischen den gegenüberliegend positionierten Hügeln eine
Epoxyklebefolie als Prepreg derart angeordet ist, daß dieses
Prepreg in einem Druck-Temperatur-Zeitprozeß von den Hügeln unter Kontaktbildung durchstoßen wird und im Ergebnis des Prepreg-Schrumpfungs-
und Vernetzungprozesses ein dauerhafter Multilayer mit inneren elektrischen Verbindungen vorhanden ist.
Durch die verfahrenstechnische Realisierung der vorstehend beschriebenen inneren Verbindung, entfallen die technologischen Schritte "Bohren" und "Metallisierung". Bedingt durch den möglichen fotolithografischen Prozeß zur Ausbildung der Kontakthügel, können die Abmessungen der Verbindungen und damit die hierfür benötigten Flächen erheblich verkleinert werden. Die Gefahr des ungewollten Durchbohrens einer weiteren Ebene besteht nicht. Weiterhin werden ansonsten auftretende Leitungsdiskontinuitäten vermieden.
Durch die verfahrenstechnische Realisierung der vorstehend beschriebenen inneren Verbindung, entfallen die technologischen Schritte "Bohren" und "Metallisierung". Bedingt durch den möglichen fotolithografischen Prozeß zur Ausbildung der Kontakthügel, können die Abmessungen der Verbindungen und damit die hierfür benötigten Flächen erheblich verkleinert werden. Die Gefahr des ungewollten Durchbohrens einer weiteren Ebene besteht nicht. Weiterhin werden ansonsten auftretende Leitungsdiskontinuitäten vermieden.
Im folgenden ist der Gegenstand der Erfindung anhand einer Figur und eines Ausführungsbeispieles naher erläutert.
Die Figur zeigt eine Schnittdarstellung durch einen mit einer
erfindungsgemäßen Verbindung ausgestatteten Multilayer. Zur anschaulichen
Darstellung besitzt dieser Multilayer lediglich zwei
Ebenen mit einem inneren Verbindungsniveau.
Auf der ersten Ebene 2 (Layer 1) befindet sich eine Signal leitung
1, an deren einem Ende ein Hügel 3, z.B. durch galvanisches Aufwachsen ausgebildet wurde. Die zweite Ebene 5 (Layer 2) weist
ebenfalls einen Leiterzug 6 auf, an dessen Ende gleichfalls durch Aufwachsprozeß ein Hügel 4 vorhanden ist. Im Ergebnis des Druck-Temperatur-Zeitprozesses
ist die im Zwischenraum angeordnete Epoxyklebefolie 7 von den Hügeln 3 und 4 durchstoßen worden.
Durch die Krafteinwirkung entsteht eine innige Verbindung mit teilweiser Verformung der Hügel 3 und 4 an der Kontaktstelle 8.
Durch die im Schrumpfungs- und Aushärteprozeß des Prepregs 7 fortwirkende Kraft auf die Kontaktstelle 8, bleibt eine hohe Kontaktsicherheit gewährleistet.
Durch die im Schrumpfungs- und Aushärteprozeß des Prepregs 7 fortwirkende Kraft auf die Kontaktstelle 8, bleibt eine hohe Kontaktsicherheit gewährleistet.
Für einen Multilayer mit innenliegenden Verbindungen kommt
beispielsweise herkömmliches MuItilayer-Tafelmaterial in Stärken
von 0,1 bis 0,6 mm zum Einsatz. Dieses Material ist mit Kupferfolie einer Dicke von 0,01 bis 0,07 mm laminiert. Nach
einer Oberflächenbehandlung und dem Maskierungsprozeß für die selektive Hügelerzeugung, wird das Material entweder einem
Ätzprozeß (subtraktive Hügelerzeugung) oder der Galvanik (additive Hügelerzeugung) zugeführt. Nachdem auch das Leiterbild
entstanden ist, werden beispielsweise zwei Innenlagen mittels Stiftpassungen zueinander positioniert. Die Kontakthügel stehen
sich nunmehr gegenüber und sind nur durch eine dazwischen angeordnete vorvernetzte Epoxyd-Klebefolie voneinander getrennt.
In einer Vorrichtung, welcher zweckmäßigerweise mit
Vakuumunterstützung zum Absaugen eingeschlossener Luft arbeitet, werden beide Laminate verpreßt. Die gewählte Umgebungstemperatur
ist dabei von der Polymerstruktur und vom Vernetzungsmechanismus
der Polymerketten abhängig. Für FR4-Epoxidharz liegt die Temperatur im Bereich von 150 bis 175 C. Bevor die
Vernetzungsreaktion einsetzt, wird am Gelierpunkt des Harzes (bei FR4-Epoxidharz etwa 130 C) die Viskosität so weit vermindert,
daß die Kontakthügel das Harz verdrängen und sich berühren können. Das verdrängte Harz steht zusätzlich als Klebemittel zur
Verfügung. Die Fließzeit bzw. das Fließfenster des Harzes liegt
&Pgr;? R17
zwischen 30 und 200 Sekunden. Sie wird so eingestellt, daß den Harzpartikeln genügend Zeit für den Ortswechsel im Bereich der
eigentlichen Kontaktstelle verbleibt. Bevor die Vernetzungsreaktion beginnt, können die Kontaktflächen durch
einen über das Preßwerkzeug eingeleiteten Ultraschallpegel zusätzlich
miteinander verschwelst werden. Die Vernetzungsreaktion bewirkt mit ca. 2% Harz-Schrumpfung eine dauerhafte Kontaktkraft
im cN-Breich auf jede einzelne Kontaktstelle.
817.
Claims (1)
- SchutzanspruchInnenliegende Verbindung zum Aufbau von MuItilayerschaltungen, wobei auf Trägermaterial Signalnetze in mehreren Signalebenen entsprechend der Schaltungsstruktur angeordnet sind,
gekennzeichnet dadurch, daßan Stellen, wo innere Verbindungen schaltungstechnisch erforderlich sind, hervorstehende, halbkugel-, pyramiden- oder pyramidenstumpf förmige Hügel (3;4) durch bekanntes galvanisches Aufwachsen oder mittels Diffenzätzung aus einer stärkeren Metallfolie oder -schicht ausgebildet sind, wobei mindestens zwei mit gegenüberliegenden Hügeln versehene Signalebenen (2;5 1;6) zueinander positioniert und zwischen den Signalebenen vorvernetzte Epoxydklebefolien (7) eingebracht sind sowie mittels eines Druck-Temperatur-Zeitprozesses unter Zusammenpressen der Signalebenen bei Temperatureinwirkung ein Durchstoßen der Epoxydklebefolien mit gleichzeitiger Ausbildung eines elektrischen Kontaktes (8) zwischen den sich gegenüberliegenden Hügeln erfolgt und durch die im Aushärteprozeß der Klebefolien entstehende Kraftwirkung auf die Verbindungshügel eine sichere, andauernde Kontaktierung gegeben ist.Hierzu eine Seite Zeichnung
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE9102817U DE9102817U1 (de) | 1991-03-07 | 1991-03-07 | Innenliegende Verbindung zum Aufbau von Multilayerschaltungen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE9102817U DE9102817U1 (de) | 1991-03-07 | 1991-03-07 | Innenliegende Verbindung zum Aufbau von Multilayerschaltungen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE9102817U1 true DE9102817U1 (de) | 1991-09-05 |
Family
ID=6865064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE9102817U Expired - Lifetime DE9102817U1 (de) | 1991-03-07 | 1991-03-07 | Innenliegende Verbindung zum Aufbau von Multilayerschaltungen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE9102817U1 (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0608726A1 (de) * | 1993-01-26 | 1994-08-03 | Dyconex Patente Ag | Verfahren zum Durchplattieren von Leiterfolien |
EP0620701A2 (de) * | 1993-04-16 | 1994-10-19 | Kabushiki Kaisha Toshiba | Schaltungsanordnungen und Verfahren zu deren Herstellung |
EP0647090A1 (de) * | 1993-09-03 | 1995-04-05 | Kabushiki Kaisha Toshiba | Leiterplatte und Verfahren zur Herstellung solcher Leiterplatten |
DE19515159A1 (de) * | 1994-04-28 | 1995-11-02 | Andus Electronic Gmbh Leiterpl | Verbindungsanordnung und Verfahren zur Herstellung einer Verbindungsanordnung für Multilayer-Schaltungen |
DE102014210895A1 (de) * | 2014-06-06 | 2015-12-17 | Continental Automotive Gmbh | Mehrlagige Leiterplatte und Verfahren zu dessen Herstellung |
-
1991
- 1991-03-07 DE DE9102817U patent/DE9102817U1/de not_active Expired - Lifetime
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0608726A1 (de) * | 1993-01-26 | 1994-08-03 | Dyconex Patente Ag | Verfahren zum Durchplattieren von Leiterfolien |
US5457881A (en) * | 1993-01-26 | 1995-10-17 | Dyconex Patente Ag | Method for the through plating of conductor foils |
EP0620701A2 (de) * | 1993-04-16 | 1994-10-19 | Kabushiki Kaisha Toshiba | Schaltungsanordnungen und Verfahren zu deren Herstellung |
EP0620701A3 (de) * | 1993-04-16 | 1995-02-15 | Tokyo Shibaura Electric Co | Schaltungsanordnungen und Verfahren zu deren Herstellung. |
US5600103A (en) * | 1993-04-16 | 1997-02-04 | Kabushiki Kaisha Toshiba | Circuit devices and fabrication method of the same |
US5822850A (en) * | 1993-04-16 | 1998-10-20 | Kabushiki Kaisha Toshiba | Circuit devices and fabrication Method of the same |
EP0647090A1 (de) * | 1993-09-03 | 1995-04-05 | Kabushiki Kaisha Toshiba | Leiterplatte und Verfahren zur Herstellung solcher Leiterplatten |
US5736681A (en) * | 1993-09-03 | 1998-04-07 | Kabushiki Kaisha Toshiba | Printed wiring board having an interconnection penetrating an insulating layer |
US5865934A (en) * | 1993-09-03 | 1999-02-02 | Kabushiki Kaisha Toshiba | Method of manufacturing printed wiring boards |
DE19515159A1 (de) * | 1994-04-28 | 1995-11-02 | Andus Electronic Gmbh Leiterpl | Verbindungsanordnung und Verfahren zur Herstellung einer Verbindungsanordnung für Multilayer-Schaltungen |
DE102014210895A1 (de) * | 2014-06-06 | 2015-12-17 | Continental Automotive Gmbh | Mehrlagige Leiterplatte und Verfahren zu dessen Herstellung |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0175045B1 (de) | Verfahren zur Herstellung von durchkontaktierten flexiblen Leiterplatten für hohe Biegebeanspruchung | |
DE69725689T2 (de) | Gedruckte Leiterplatte und elektronische Bauteile | |
DE69331511T2 (de) | Zweiseitig gedruckte Leiterplatte, mehrschichtige Leiterplatte und Verfahren zur Herstellung | |
DE3020196C2 (de) | Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung | |
DE112012003002T5 (de) | Herstellungsverfahren einer starrflexiblen gedruckten Leiterplatte und starrflexible gedruckte Leiterplatte | |
DE2539925A1 (de) | Verfahren zur herstellung einer mehrschichtigen gedruckten schaltungsplatte | |
DE69923205T2 (de) | Leiterplattenanordnung und verfahren zu ihrer herstellung | |
DE4020498C2 (de) | Verfahren zum Herstellen von Multiwire-Leiterplatten mit isolierten Metalleitern und/oder optischen Leitern | |
CH630202A5 (en) | Process for producing a printed circuit board having rigid areas and at least one flexible area | |
DE102007060510A1 (de) | Leiterplatten-Herstellungsverfahren, Leiterplatte und elektronische Anordnung | |
DE602005001826T2 (de) | RC Vorrichtungen, organische dielektrische Laminate und Leiterplatten dergleichen Vorrichtungen umfassend, und Verfahren um diese herzustellen | |
DE102020102372A1 (de) | Komponententräger mit Blindloch, das mit einem elektrisch leitfähigen Medium gefüllt ist und das eine Designregel für die Mindestdicke erfüllt | |
DE102012105488A1 (de) | Gedruckte Verdrahtungsplatine mit verbeserter Korrosionsbeständigkeit und Ausbeute | |
DE9102817U1 (de) | Innenliegende Verbindung zum Aufbau von Multilayerschaltungen | |
WO1993003593A1 (de) | Elektrische verbindung, insbesondere durchkontaktierung bei einer leiterplatte | |
CH628195A5 (en) | Printed-circuit board having at least two wiring layers | |
WO2018073128A1 (de) | Leiterplatte | |
DE1930642A1 (de) | Leiterplatte zum Aufnehmen und Verbinden elektrischer Bauelemente | |
EP0394678A2 (de) | Mehrlagen-Leiterplatten für Feinleiter und Verfahren zu ihrer Herstellung | |
DE3639443C2 (de) | ||
EP0183936A1 (de) | Multisubstrat-Schaltungsanordnung und Verfahren zur Herstellung der elektrischer Verbindungen | |
DE19512272C2 (de) | Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren | |
DE3840207A1 (de) | Verfahren zur herstellung einer leiterplatte mit mehreren leiterbahnebenen und entsprechende multilayer-leiterplatte | |
DE10330754B4 (de) | Verfahren zur Herstellung einer elektrischen Schaltung | |
DE4129835A1 (de) | Leistungselektroniksubstrat und verfahren zu dessen herstellung |