DE102014210895A1 - Mehrlagige Leiterplatte und Verfahren zu dessen Herstellung - Google Patents

Mehrlagige Leiterplatte und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102014210895A1
DE102014210895A1 DE102014210895.0A DE102014210895A DE102014210895A1 DE 102014210895 A1 DE102014210895 A1 DE 102014210895A1 DE 102014210895 A DE102014210895 A DE 102014210895A DE 102014210895 A1 DE102014210895 A1 DE 102014210895A1
Authority
DE
Germany
Prior art keywords
conductor
printed circuit
circuit board
core
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102014210895.0A
Other languages
English (en)
Inventor
Frank Baur
Daniela Wolf
Andreas Bernhardt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vitesco Technologies GmbH
Original Assignee
Continental Automotive GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Continental Automotive GmbH filed Critical Continental Automotive GmbH
Priority to DE102014210895.0A priority Critical patent/DE102014210895A1/de
Publication of DE102014210895A1 publication Critical patent/DE102014210895A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0305Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189Pressing leads, bumps or a die through an insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3478Applying solder preforms; Transferring prefabricated solder patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Die Erfindung betrifft eine mehrlagige Leiterplatte (1), die einen ersten Leiterkern (10) mit einer ersten Trägerschicht (11), auf dessen erster Hauptseite eine erste Leiterzugstruktur (12) angeordnet ist, umfasst. Ferner umfasst die mehrlagige Leiterplatte (1) einen zweiten Leiterkern (30) mit einer zweiten Trägerschicht (31), auf dessen zweiter Hauptseite eine zweite Leiterzugstruktur (32) angeordnet ist, sowie eine Füllmaterialschicht (50), die zwischen dem ersten und dem zweiten Leiterkern (30) angeordnet ist, wobei die erste und die zweite Leiterzugstruktur (32) einander zugewandt sind. Die mehrlagige Leiterplatte (1) umfasst ferner eine elektrische Verbindungsstruktur, welche elektrische Verbindungen zwischen der ersten und der zweiten Leiterzugstruktur (32) herstellt, wobei die Verbindungsstruktur eine Anzahl an Lothöckern (21, 41, 85) umfasst, die in der Füllmaterialschicht (50) angeordnet sind, und eine Kontaktfläche (14) der ersten Leiterzugstruktur (12) mit einer zugeordneten Kontaktfläche (33, 34) der zweiten Leiterzugstruktur (32) elektrisch miteinander verbinden.

Description

  • Die Erfindung betrifft eine mehrlagige Leiterplatte sowie ein Verfahren zu deren Herstellung.
  • Leiterplatten sind Träger für elektronische Bauelemente. Sie dienen der mechanischen Befestigung und Verbindung der elektronischen Bauelemente. Eine Leiterplatte besteht aus elektrisch isolierendem Material mit daran haftenden, leitenden Verbindungen, den Leiterbahnen. Als isolierendes Material ist faserverstärkter Kunststoff üblich. Die Leiterbahnen werden zumeist aus einer dünnen Schicht Kupfer geätzt. Die Bauelemente werden auf Lötflächen, den sogenannten Kontaktpads, oder in Lötaugen gelötet.
  • Es gibt eine Vielzahl an unterschiedlichen Leiterplattenarten. Beispielsweise sind einseitige und zweiseitige Leiterplatten bekannt, bei denen elektrisch leitende Verbindungen entweder nur auf einer Oberfläche oder auf den beiden gegenüberliegenden Oberflächen der Leiterplatten aufgebracht sind. Bei sogenannten Multilayer-Leiterplatten oder mehrlagigen Leiterplatten sind Leiterzugstrukturen in mehreren Lagen sowohl auf als auch im Inneren der Leiterplatte angeordnet. Zur Herstellung werden mehrere dünne Leiterplatten mit sogenannten Prepregs aufeinander geklebt. Diese mehrlagigen Leiterplatten können bis zu 48 Schichten aufweisen. Im Umfeld von Automobilen Anwendungen sind 4 bis 8 Lagen verbreitet. Verbindungen der Verbindungsschichten zwischen den einzelnen Lagen werden mittels sogenannter Durchkontaktierungen realisiert.
  • Die Herstellung von einseitigen oder doppelseitigen, optional durchkontaktierten, Leiterplatten erfolgt üblicherweise photochemisch. Die Herstellung der Leiterbahnen erfolgt in der Regel photolithographisch, indem eine dünne Schicht lichtempfindlichen Photolacks auf die Oberfläche der zunächst vollständig metallisierten Leiterplatte aufgebracht wird. Nach der Belichtung des Photolacks durch eine Maske mit dem gewünschten Layout der Leiterzugstruktur sind je nach verwendetem Photolack entweder die belichteten oder die unbelichteten Anteile des Lacks löslich in einer passenden Entwickler-Lösung und werden entfernt. Wird die so behandelte Leiterplatte in eine geeignete Ätzlösung eingebracht, so wird nur der freigelegte Teil der metallisierten Oberfläche angegriffen. Die vom Photolack bedeckten Anteile bleiben erhalten, weil der Lack beständig gegen die Ätzlösung ist. Anschließend können die Kupferschichten nach dem Ätzen galvanisch verstärkt werden, um die gewünschte Schichtstärke zu erzielen. Zusätzlich können galvanisch auf Teilflächen oder der gesamten Kupferfläche metallische Schutzund Kontaktschichten aus Zinn, Nickel oder Gold aufgebracht werden. Danach wird ein Lötstopplack aufgebracht, der die Leiterbahnen abdeckt und nur die Lötstellen freilässt.
  • Die Herstellung mehrlagiger Leiterplatten ist darüber hinaus mit einer Vielzahl von nasschemischen Prozessen verbunden. Beispielsweise werden nach dem Verpressen eines aus mehreren Lagen bestehenden Schichtaufbaus in die äußeren Materialschicht(en) eingebrachte Bohrungen mittels nasschemischer Prozesse gefüllt, um so eine Kontaktierung einzelner Leiter- oder Verbindungslagen herzustellen. Im Rahmen eines nasschemischen Prozesses wird in einer Galvanik üblicherweise Kupfer abgeschieden. Neben hohen Anforderungen an die Prozesssicherheit ist ein nasschemischer Prozess auch mit vielen ökologischen Aspekten verbunden. Bei diesen werden Säuren, Laugen, toxische Chemikalien eingesetzt. Teilweise ist die Entsorgung von Sondermüll erforderlich.
  • Es wäre daher wünschenswert, wenn die Herstellung einer mehrlagigen Leiterplatte mit einer möglichst geringen Anzahl an nasschemischen Prozessen erfolgen könnte.
  • Es ist Aufgabe der vorliegenden Erfindung, eine mehrlagige Leiterplatte sowie ein Verfahren zu deren Herstellung anzugeben, welche eine geringere Umweltbelastung nach sich ziehen.
  • Die Aufgaben werden gelöst durch eine Leiterplatte gemäß den Merkmalen des Patentanspruches 1 sowie ein Verfahren gemäß den Merkmalen des Patentanspruches 9. Vorteilhafte Ausgestaltungen ergeben sich aus den abhängigen Patentansprüchen.
  • Gemäß einem ersten Aspekt der Erfindung wird eine mehrlagige Leiterplatte vorgeschlagen, die einen ersten Leiterkern, einen zweiten Leiterkern, eine Füllmaterialschicht und eine elektrische Verbindungsstruktur umfasst. Der erste Leiterkern umfasst eine erste Trägerschicht, auf dessen erster Hauptseite eine erste Leiterzugstruktur angeordnet ist. Der zweite Leiterkern umfasst eine zweite Trägerschicht, auf dessen zweiter Hauptseite eine zweite Leiterzugstruktur angeordnet ist. Die Füllmaterialschicht ist zwischen dem ersten und dem zweiten Leiterkern angeordnet, wobei die erste und die zweite Leiterzugstruktur einander zugewandt sind. Die elektrische Verbindungsstruktur stellt elektrische Verbindungen zwischen der ersten und der zweiten Leiterzugstruktur her, wobei die Verbindungsstruktur eine Anzahl an Lothöckern umfasst, die in der Füllmaterialschicht angeordnet sind und eine Kontaktfläche der ersten Leiterzugstruktur mit einer zugeordneten Kontaktfläche der zweiten Leiterzugstruktur elektrisch miteinander verbinden.
  • Eine solche mehrlagige Leiterplatte kann unter Anwendung von Standard-Verbindungstechnologien für Elektronikkomponenten in der Leiterplattenfertigung mit einer geringeren Anzahl an nasschemischen Prozessen auskommen, welche lediglich zur Herstellung des ersten und des zweiten Leiterkerns eingesetzt werden. Die elektrische Verbindungsstruktur wird nach der Bereitstellung von erstem und zweitem Leiterkern als Halbzeug durch die Verwendung von Lothöckern (sog. Wire Bumps oder Stud Bumps) direkt auf den Leiterkernen und an Kontaktierungen über bekannte Verbindungstechnologien, wie z.B. einem Reibschweißen, hergestellt.
  • Die Verarbeitung zweier Leiterkerne zu der vorgeschlagenen mehrlagigen Leiterplatte ermöglicht es, eine mehrlagige Leiterplatte mit insgesamt vier elektrischen Verbindungslagen herzustellen. Die Realisierung der elektrischen Verbindungsstruktur unter zur Hilfenahme einer Füllmaterialschicht, in der eine Anzahl an Lothöckern eingebettet ist, lässt sich jedoch auch auf eine größere Anzahl an Leiterkernen und damit eine größere Anzahl an Verbindungslagen übertragen.
  • Zwischen einer der Kontaktflächen der ersten Leiterzugstruktur und der zugeordneten Kontaktfläche der zweiten Leiterzugstruktur können ein oder zwei Lothöcker angeordnet und stoffschlüssig miteinander und/oder mit der angrenzenden Kontaktfläche verbunden sein. Die stoffschlüssige Verbindung der zwei Lothöcker miteinander kann durch Reibschweißen (d.h. die Aufbringung von Ultraschall) erfolgen. Die stoffschlüssige Verbindung im Falle eines einzigen Lothöckers mit der angrenzenden Kontaktfläche kann ebenfalls durch Reibschweißen erfolgen.
  • Die Anzahl an Lothöckern kann aus Gold, Kupfer oder einem vergoldetem Metall, insbesondere vergoldetem Kupfer gebildet sein.
  • Um die Herstellung der stoffschlüssigen Verbindung zwischen den Lothöckern oder einem Lothöcker und einer zugeordneten Kontaktfläche zu verbessern, können die Lothöcker vor der stoffschlüssigen Verbindung planarisiert sein. Hierdurch steht für die stoffschlüssige Verbindung eine größere Fläche des Lothöckers für das Reibschweißen zur Verfügung.
  • Die Füllmaterialschicht kann aus zumindest einer Lage Prepreg gebildet sein. Ein Prepreg ist ein mit Harz benetztes beziehungsweise umgebenes Glasfasergewebe. Typischerweise kommt ein unter dem Begriff FR4 bekanntes Harz zum Einsatz.
  • Alternativ oder zusätzlich kann die Füllmaterialschicht aus einem anisotrop leitfähigen Klebstoff (anistropic conductive adhesive, ACA) gebildet sein. Hierunter ist eine mit leitfähigen Partikeln oder Flakes versetzte Kleberschicht zu verstehen. Unter Druckbeaufschlagung werden die leitfähigen Partikel gegeneinander gepresst, so dass in Richtung des Druckes eine leitfähige Verbindung geschaffen werden kann. In den Bereichen, in denen keine Druckbeaufschlagung erfolgte, sind die in der Paste eingebetteten leitfähigen Partikel soweit voneinander beabstandet, dass kein elektrischer Pfad entsteht.
  • Der erste und/oder zweite Leiterkern kann eine oder mehrere Bohrungen aufweisen, wobei eine jeweilige Wandung der Bohrung oder der Bohrungen mit elektrisch leitendem Material einer der Leiterzugstrukturen ausgekleidet ist und/oder mit einem leitfähigem Material oder Material der Füllmaterialschicht gefüllt ist.
  • Die Füllmaterialschicht kann zumindest ein unter Druck fließfähiges und unter Temperatureinwirkung aushärtbares Material, insbesondere ein Harz, umfassen.
  • Gemäß einem zweiten Aspekt wird ein Verfahren zum Herstellen einer mehrlagigen Leiterplatte vorgeschlagen. Dieses umfasst die Schritte: a) Bereitstellen eines ersten Leiterkerns mit einer ersten Trägerschicht, auf dessen erster Hauptseite eine erste Leiterzugstruktur angeordnet ist; b) Aufbringen einer Anzahl an Lothöckern auf Kontaktflächen der ersten Leiterzugstruktur; c) Bereitstellen eines zweiten Leiterkerns mit einer zweiten Trägerschicht, auf dessen zweiter Hauptseite eine zweite Leiterzugstruktur angeordnet ist; d) Bereitstellen einer Füllmaterialschicht aus einem Füllmaterial, das zumindest ein unter Druck fließfähiges und unter Temperatureinwirkung aushärtbares Material, insbesondere ein Harz, umfasst; e) Stapeln des ersten Leiterkerns, des zweiten Leiterkerns und der Füllmaterialschicht, sodass die Füllmaterialschicht zwischen dem ersten und dem zweiten Leiterkern angeordnet ist und die erste und die zweite Leiterzugstruktur einander zugewandt sind, so dass die Lothöcker jeweils einer zugeordneten Kontaktfläche der zweiten Leiterzugstruktur gegenüberliegen; f) Herstellen einer elektrischen Verbindungsstruktur, wobei der Stapel aus dem ersten Leiterkern, dem zweiten Leiterkern und der Füllmaterialschicht unter Aufbringung eines vorgegebenen Drucks, einer vorgegebenen Temperatur und Ultraschall verpresst wird.
  • Das Verfahren ermöglicht die Herstellung einer mehrlagigen Leiterplatte, wobei zur Herstellung zumindest zwei Leiterkerne als Halbzeug in herkömmlicher Weise bereitgestellt werden. Jeder der Leiterkerne kann auf seinen zwei gegenüberliegenden Hauptoder Oberseiten jeweils eine Leiterzugstruktur aufweisen. Eine der Leiterzugstrukturen stellt am Ende des Herstellungsverfahrens eine äußere Leiterzugstruktur und die andere eine innere Leiterzugstruktur dar. Die Herstellung einer elektrischen Verbindungsstruktur zwischen den Leiterzugstrukturen auf den zwei unterschiedlichen Leiterkernen erfolgt mittels Lothöckern, welche in einer zwischen den Leiterkernen angeordneten Füllmaterialschicht eingebettet sind. Die elektrische Verbindung von Lothöckern mit der Leiterzugstruktur oder Lothöckern untereinander erfolgt unter Aufbringung eines vorgegebenen Drucks, einer vorgegebenen Temperatur und Ultraschall und benötigt dadurch keine ökologisch nachteiligen nasschemischen Prozesse.
  • In einer Ausgestaltung des Verfahrens kann als Schritt c1) eine Anzahl an Lothöckern auf Kontaktflächen der zweiten Leiterzugstruktur aufgebracht werden, die jeweils einem Lothöcker der ersten Leiterzugstruktur zugeordnet sind. Gemäß dieser Ausgestaltung werden dann zwei einander zugeordnete Lothöcker durch Ultraschall stoffschlüssig verschweißt beziehungsweise verbunden.
  • Der vorgegebene Druck liegt zweckmäßiger Weise zwischen 10N und 100N. Hierdurch ist sichergestellt, dass der oder die Lothöcker durch das Material der Füllmaterialschicht hindurchgepresst werden, wobei gleichzeitig das Material der Füllmaterialschicht verdrängt wird. Sobald die elektrisch leitenden Oberflächen der Lothöcker beziehungsweise der Lothöcker und der Kontaktflächen aufeinander liegen, erfolgt das Verschweißen mittels Ultraschall.
  • Die vorgegebene Temperatur kann zwischen 180°C und 230°C betragen, wobei in diesem Temperaturbereich eine Aushärtung des Materials der Füllmaterialschicht erfolgt. Dadurch ist die im Ergebnis hergestellte mehrlagige Leiterplatte ausgehärtet.
  • Die Frequenz des Ultraschall-Reibschweißens beträgt gemäß einer Ausgestaltung zwischen 1 MHz und 9 MHz. Hierdurch ist eine sichere stoffschlüssige Verbindung zwischen den aufeinander angeordneten elektrischen Flächen gegeben.
  • Die Füllmaterialschicht kann aus einem anisotrop leitfähigen Klebstoff gebildet werden, der in Schritt d) auf eine der Leiterzugstrukturen des ersten oder des zweiten Leiterkerns durch Rakeln oder Dispensen aufgebracht wird.
  • Gemäß einer weiteren Ausgestaltung wird in Schritt d) in der Füllmaterialschicht ein dritter Leiterkern mit einer dritten Trägerschicht, auf dessen Hauptseite eine fünfte Leiterzugstruktur angeordnet ist, eingebettet.
  • Die Erfindung wird nachfolgend näher an Hand von Ausführungsbeispielen in der Zeichnung erläutert. Es zeigen:
  • 1a bis 1d unterschiedliche Varianten von in einer mehrlagigen Leiterplatte einsetzbaren Leiterkernen;
  • 2 eine schematische Darstellung zweier übereinander angeordneter Leiterkerne, welche zu einer mehrlagigen Leiterplatte verbunden werden sollen;
  • 3 einen Schichtenstapel aus den zwei in 2 dargestellten Leiterkernen und einer dazwischen angeordneten Füllmaterialschicht;
  • 4 die in 3 gezeigte Schichtenfolge in einer Vorrichtung zur Erzeugung der mehrlagigen Leiterplatte;
  • 5 eine fertig gestellte mehrlagige Leiterplatte gemäß einer ersten Ausführungsvariante der Erfindung;
  • 6 eine schematische Darstellung zweier übereinander angeordneter Leiterkerne mit einer weiteren, dazwischen angeordneten Füllmaterialschicht in einem noch nicht miteinander verbundenen Zustand;
  • 7 die in 6 gezeigte Schichtenfolge in einer Vorrichtung zur Erzeugung der mehrlagigen Leiterplatte;
  • 8 die fertig gestellte mehrlagige Leiterplatte gemäß einer zweiten Ausgestaltungsvariante der Erfindung;
  • 9 eine übereinander angeordnete Schichtenfolge aus zwei Leiterkernen und einer dritten Ausgestaltungsvariante einer Füllmaterialschicht;
  • 10 eine fertig gestellte mehrlagige Leiterplatte gemäß einer dritten Ausgestaltungsvariante der Erfindung, und
  • 11 eine fertig gestellte mehrlagige Leiterplatte gemäß einer vierten Ausgestaltungsvariante der Erfindung.
  • Die 1a bis 1d zeigen vier unterschiedliche Ausgestaltungsvarianten von Leiterkernen 10, welche zur Erzeugung einer erfindungsgemäßen mehrlagigen Leiterplatte verwendet werden. Der Leiterkern 10 umfasst eine Trägerschicht 11, beispielsweise ein in Harz eingebundenes Glasfasergewebe. Die Trägerschicht kann beispielsweise in Gestalt eines sogenannten Prepregs aus FR4 bereitgestellt werden. Auf den beiden gegenüberliegenden Hauptseiten, welche die Oberseiten der Trägerschicht 11 darstellen, sind jeweils Leiterzugstrukturen 12 und 15 aufgebracht. Jede der Leiterzugstrukturen umfasst Leiterbahnen 13 bzw. 16 und Kontaktflächen 14 bzw. 17. Die Kontaktflächen 14 bzw. 17 stellen Kontaktpads zur weiteren Verbindung mit nicht näher dargestellten elektronischen Bauelementen oder zur Verbindung mit einer internen elektrischen Verbindungsstruktur der zu erzeugenden mehrlagigen Leiterplatten dar. Die Leiterzugstrukturen 12, 15 sind beispielsweise aus einer dünnen Schicht Kupfer geätzt. Die Herstellung eines solchen Leiterkerns 10 kann in herkömmlicher Weise unter Nutzung von nasschemischen Prozessen erfolgen, wie dies einleitend erläutert wurde.
  • Die in den 1a bis 1d dargestellten Leiterkerne 10 weisen beispielhaft eine optionale Bohrung 18 auf. Im Ausführungsbeispiel gemäß 1a ist die Bohrung 18 unbehandelt. In 1b ist die Wandung der Bohrung 18 durch elektrisch leitfähiges Material 19 ausgekleidet. Diese Auskleidung kann beispielsweise im Zuge der nasschemischen Prozesse zur Erzeugung des Leiterkerns 10 realisiert werden. In 1c ist die Bohrung 19 zusätzlich zu der elektrischen Auskleidung 19 mit einem elektrisch leitfähigem Material, beispielsweise einem Silberleitkleber, ausgefüllt. 1d zeigt eine weitere Ausgestaltungsvariante, bei der die mit einem elektrischen Material ausgefüllte Bohrung 18 jedoch keine elektrische Auskleidung 19 der Wandung der Bohrung aufweist.
  • Zur Herstellung einer erfindungsgemäßen mehrlagigen Leiterplatte werden zumindest zwei, wie in den 1a bis 1d beschriebene, Leiterkerne benötigt. Nachfolgend wird lediglich zum Zwecke der Beschreibung ein erster Leiterkern mit dem Bezugszeichen 10 und ein zweiter Leiterkern mit dem Bezugszeichen 30 bezeichnet. Der erste Leiterkern und der zweite Leiterkern 10, 30 weisen dabei entsprechend der gewünschten Funktionalität entsprechende Leiterzugstrukturen auf. Jeder der Leiterkerne 10, 30 kann grundsätzlich einen der in den 1a bis 1d gezeigten Aufbau aufweisen.
  • Der in 2 oben dargestellte, erste Leiterkern 10 weist auf seiner Trägerschicht 11 eine Leiterstruktur 12 mit Leiterbahnen 13 und Kontaktflächen 14 sowie auf seiner zweiten gegenüberliegenden Hauptseite eine Leiterzugstruktur 15 mit Leiterbahnen 16 und Kontaktflächen 17 auf. Eine optional vorhandene Bohrung ist mit dem Bezugszeichen 18 gekennzeichnet, deren Wandung mit einer elektrischen Auskleidung 19 versehen ist. Die Leiterzugstruktur 12 stellt in Bezug auf die fertiggestellte Leiterplatte (5) eine innere Leiterzugstruktur dar, während die Leiterzugstruktur 15 in Bezug auf die fertiggestellte Leiterplatte eine äußere Leiterzugstruktur darstellt.
  • Der untere der beiden Leiterkerne in 2 stellt den zweiten Leiterkern 30 dar. Dieser weist auf einer Trägerschicht 31 eine Leiterzugstruktur 32 mit Leiterbahnen 33 und Kontaktflächen 34 sowie auf seiner gegenüberliegenden Hauptseite eine Leiterzugstruktur 35 mit Leiterbahnen 36 und Kontaktflächen 37 auf. Eine optional vorhandene Bohrung ist mit dem Bezugszeichen 38 gekennzeichnet, deren Wandung mit einer elektrischen Auskleidung 39 versehen ist. Die Leiterzugstruktur 32 stellt in Bezug auf die fertiggestellte Leiterplatte (5) eine innere Leiterzugstruktur dar, während die Leiterzugstruktur 35 in Bezug auf die fertiggestellte Leiterplatte eine äußere Leiterzugstruktur darstellt. Der erste und der zweite Leiterkern 10, 30 sind auf die gleiche Weise hergestellt. Die Leiterzugstrukturen 12, 15, 32 und 35 unterscheiden sich je nach der gewünschten, zu realisierenden Funktionalität in ihrem Verlauf, das heißt in der Anzahl und Anordnung der jeweiligen Leiterbahnen und Kontaktflächen.
  • Vor der Herstellung einer mechanischen und elektrischen Verbindung des ersten Leiterkerns 10 mit dem zweiten Leiterkern 30 werden lediglich beispielhaft auf zumindest manche der Kontaktflächen 14 (und optional auf die Leiterbahnen 17) der Leiterstruktur 12 Lothöcker 21 aufgebracht. Diese Lothöcker, welche auch unter dem namen Wire Bump oder Stud Bump bekannt sind, können durch einen Bondprozess aufgebracht werden. In entsprechender Weise werden auf zumindest manche der Kontaktflächen 34 und/oder manche der Leiterbahnen 33 der Leiterzugstruktur 32 entsprechende Lothöcker 41 aufgebracht. Die Lothöcker können z.B. aus einem Golddraht, einem Kupferdraht oder einem vergoldetem Kupferdraht erzeugt sein. Optional können diese planarisiert werden. Dieses Planarisieren wird als „Coining“ bezeichnet.
  • Vor der Herstellung der elektrischen und mechanischen Verbindung wird zwischen dem ersten und dem zweiten Leiterkern 10, 30 eine Füllmaterialschicht 50 angeordnet. Der erste Leiterkern 10 wird dabei relativ zu dem zweiten Leiterkern 30 derart angeordnet, dass die mit den Lothöckern 21 versehenen Kontaktflächen 14 (ggf. auch Leiterbahnen 13) den mit dem Lothöcker 41 versehenen Kontaktflächen 34 und Leiterbahnen 33 des zweiten Leiterkerns 30 gegenüber liegen. Wie der 3, in der die Schichten der Übersichtlichkeit halber auseinander gezogen dargestellt sind, ohne weiteres zu entnehmen ist, kommt dabei ein Lothöcker 21 jeweils einem zugeordneten Lothöcker 41 des zweiten Leiterkerns 30 gegenüber zum Liegen. Mit anderen Worten ist jeweils eine Kontaktfläche 14 bzw. Leiterbahn 13 der späteren inneren Leiterzugstruktur 12 einer Kontaktfläche 34 bzw. Leiterbahn 33 der späteren inneren Leiterzugstruktur 32 gegenüber liegend zugeordnet.
  • In einem nächsten Schritt erfolgt ein Verpressen der in 3 übereinander angeordneten Schichten, d.h. des ersten Leiterkerns 10, der Füllmaterialschicht 50 und des zweiten Leiterkerns 30. Das Verpressen erfolgt mittels Kraft, Druck und Ultraschall. Dies ist schematisch in 4 dargestellt, wobei eine hierzu verwendete Vorrichtung eine Auflagefläche 70 und einen Bondkopf 71 umfasst, zwischen denen die Folge an Schichten 10, 30, 50 angeordnet ist. Die Füllmaterialschicht 50 besteht in diesem ersten Ausführungsbeispiel aus einem Prepreg, d.h. einem mit FR4-Harz umgebenen Glasfasergewebe. In der Vorrichtung wird die Schichtenfolge mit einem Druck zwischen 10 N und 100 N bei einer Temperatur von 180°C bis 230°C beaufschlagt, wobei gleichzeitig eine Ultraschallbeaufschlagung in einem Frequenzbereich von 1 MHz bis 9 MHz erfolgt. Durch die Temperatur und den Druck wird das Harz der Füllmaterialschicht 50 durch die Lothöcker 21, 41 zunächst verdrängt und gleichzeitig verbacken. Gleichzeitig findet zwischen den Lothöckern 21, 41 ein Reibschweißprozess statt, so dass diese stoffschlüssig miteinander verbunden werden.
  • Wie weiterhin aus 4 ersichtlich ist, wird im Rahmen der Verdrängung des viskosen Harzes der Füllmaterialschicht 50 auch die ungefüllte Bohrung 18 mit dem Harz ausgefüllt. Ist die Bohrung im Vorfeld mit einem vorzugsweise elektrisch leitenden Material 40 ausgefüllt worden (vergl. die Bohrung 38 des zweiten Leiterkerns 30), so kann kein Harz in die Bohrung eindringen.
  • Nach dem Entfernen des Bondkopfes 71 und der Auflagefläche 70 (vergl. 5) erhält man eine mehrlagige Leiterplatte 1, bei der die Bohrungen, wie beschrieben, entweder mit dem Harz der Füllmaterialschicht 50 gefüllt sind (Bohrung 18 des Leiterkerns 10) oder mit dem leitfähigen Material als Durchkontaktierung zu anderen Leiterbahnebenen (Bohrung 38 des Leiterkerns 30). 5 zeigt dabei eine erste Ausgestaltungsvariante einer erfindungsgemäßen Leiterplatte 1.
  • 6 zeigt ein zweites Ausführungsbeispiel, welches sich von dem in 2 bis 5 beschriebenen ersten Ausführungsbeispiel dadurch unterscheidet, dass die Füllmaterialschicht 50 durch einen anisotrop leitenden Kleber 52 gebildet ist. Der anisotrop leitende Kleber 52 enthält in einer aus isolierendem Material bestehenden Paste Silberleitkugeln oder elektrisch leitende Partikel, z.B. aus Silber. Der anisotrop leitende Klebstoff kann beispielsweise durch Rakeln oder Dispensen auf eine der mit den Lothöckern versehene Leiterzugstruktur einer der Leiterkerne 10, 30 aufgebracht werden. Wie aus 6 ohne weiteres ersichtlich ist, ist der anisotrop leitende Kleber 52 auf die zweite Leiterzugstruktur 32 des zweiten Leiterkerns 30 aufgebracht.
  • 7 zeigt den in 6 auseinander gezogenen Schichtstapel, wie er in der Verbindungsvorrichtung zwischen Auflagefläche 70 und Bondkopf 71 eingebracht ist. In der Vorrichtung erfolgt ein Verpressen unter Druck (zwischen 10 N und 100 N) bei gleichzeitiger Temperaturbeaufschlagung (zwischen 180°C und 230°C). Gleichzeitig erfolgt eine Ultraschallbeaufschlagung, so dass die Lothöcker 21, 41 stoffflüssig miteinander verschweißt werden. Im Rahmen der Verschweißung der Lothöcker 21, 41 können auch leitfähige Partikel des anisotrop leitfähigen Klebers 52 zwischen den Lothöckern mitverschweißt sein. Dies ist durch das Bezugszeichen 53 gekennzeichnet.
  • 8 zeigt die fertiggestellte, mehrlagige Leiterplatte 1 gemäß der zweiten Ausgestaltungsvariante. Dabei ist in die Bohrung 18 des ersten Leiterkerns 10 Material des anisotrop leitenden Klebers 52 geflossen und ausgehärtet. Da die Bohrung 38 des zweiten Leiterkerns vor dem Verpressen bereits mit elektrisch leitfähigem Material versehen war, fließt kein Material der Füllmaterialschicht 50 in die Bohrung 38.
  • 9 zeigt in einer schematischen Darstellung einen übereinander geordneten Stapel aus erstem Leiterkern 10, zweitem Leiterkern 30 und einer Füllmaterialschicht 50, welche einen dritten Leiterkern 80 umfasst, der anstelle eines Teils des Prepregs 51 der Füllmaterialschicht 50 vorgesehen ist. Der dritte Leiterkern 80 ist in das, z.B. durch Stanzen in seine entsprechende Form gebrachte, Prepreg 51 eingebettet. Der dritte Leiterkern 80 umfasst auf seiner dem ersten Leiterkern 10 zugewandten Hauptseite eine Leiterzugstruktur 82 mit Leiterbahnen 83 und Kontaktflächen 84. Auf manchen der Kontaktflächen 84 und Leiterbahnen 83 sind Lothöcker 85 angeordnet. Die Lothöcker 85 sind dabei den Lothöckern 21 des ersten Leiterkerns 10 zugewandt und zugeordnet. Teilweise ist auf dem zweiten Leiterkern 30 ein anisotrop leitender Kleber 52 vorgesehen, der als Teil der Füllmaterialschicht 50 betrachtet werden kann. Der anisotrop leitende Kleber ist optional anstelle des Pregregs 51 vorgesehen. D.h., stattdessen könnte in diesem Bereich auch das Prepreg vorgesehen sein.
  • 10 zeigt die mehrlagige Leiterplatte 1 nach dem Verpressen in der bereits erwähnten Vorrichtung. Dabei ist ersichtlich, dass die miteinander verschweißten Lothöcker 21, 85 teilweise vom Harz des Prepregs 51 und teilweise vom Harz des anisotrop leitfähigen Klebers 52 umgeben sind.
  • Die Menge des in Füllmaterialschicht 50 eingebrachten Harzmaterials ist derart bemessen, dass nach dem Verpressen die Füllmaterialschicht in etwa die Dicke des ersten und zweiten Leiterkerns 10, 30 einnimmt. Grundsätzlich könnte die Dicke der Materialschicht 50 auch eine andere Dicke als die Leiterkerne 10, 30 aufweisen.
  • 11 zeigt ein viertes Ausführungsbeispiel einer erfindungsgemäßen mehrlagigen Leiterplatte 1, bei der Lothöcker 21 lediglich auf die Leiterzugstruktur 12 der ersten Trägerschicht aufgebracht wurden. Eine stoffschlüssige Verbindung wird dabei zwischen den Lothöckern 21 und zugeordneten Kontaktflächen bzw. Leiterbahnen 33, 34 der Leiterzugstruktur 32 des zweiten Leiterkerns 30 hergestellt. Hierdurch lässt sich die Dicke der Füllmaterialschicht reduzieren, wodurch die mehrlagige Leiterplatte geringere Dicke als im vorangegangenen Ausführungsbeispielen aufweist.
  • Es versteht sich, dass das vorgeschlagene Vorgehen auch bei einer anderen, größeren Anzahl an Leiterkernen angewendet werden könnte. Beispielsweise könnten die in den 5, 8, 10 und 11 dargestellten mehrlagigen Leiterplatten auf ihren auf den Außenseiten vorgesehenen Leiterzugstrukturen wiederum mit Lothöckern versehen werden, die dann mit einem anderen entsprechend vorbereiteten Leiterkern oder einer bereits wie beschrieben erzeugten mehrlagigen Leiterplatte in der beschriebenen Weise miteinander verbunden werden.

Claims (15)

  1. Mehrlagige Leiterplatte (1), umfassend: – einen ersten Leiterkern (10) mit einer ersten Trägerschicht (11), auf dessen erster Hauptseite eine erste Leiterzugstruktur (12) angeordnet ist; – einen zweiten Leiterkern (30) mit einer zweiten Trägerschicht (31), auf dessen zweiter Hauptseite eine zweite Leiterzugstruktur (32) angeordnet ist; – eine Füllmaterialschicht (50), die zwischen dem ersten und dem zweiten Leiterkern (30) angeordnet ist, wobei die erste und die zweite Leiterzugstruktur (32) einander zugewandt sind; – eine elektrische Verbindungsstruktur, welche elektrische Verbindungen zwischen der ersten und der zweiten Leiterzugstruktur (32) herstellt, wobei die Verbindungsstruktur eine Anzahl an Lothöckern (21, 41, 85) umfasst, die in der Füllmaterialschicht (50) angeordnet sind, und eine Kontaktfläche (14) der ersten Leiterzugstruktur (12) mit einer zugeordneten Kontaktfläche (33, 34) der zweiten Leiterzugstruktur (32) elektrisch miteinander verbinden.
  2. Leiterplatte nach Anspruch 1, bei der zwischen einer der Kontaktflächen (14) der ersten Leiterzugstruktur (12) und der zugeordneten Kontaktfläche (33, 34) der zweiten Leiterzugstruktur (32) ein oder zwei Lothöcker (21, 41, 85) angeordnet und stoffschlüssig miteinander und/oder mit der angrenzenden Kontaktfläche verbunden sind.
  3. Leiterplatte nach Anspruch 1 oder 2, bei der die Anzahl an Lothöckern (21, 41, 85) aus Gold, Kuper oder einem vergoldeten Metall gebildet sind.
  4. Leiterplatte nach einem der vorhergehenden Ansprüche, bei der die Lothöcker (21, 41, 85) vor der stoffschlüssigen Verbindung planarisiert sind.
  5. Leiterplatte nach einem der vorhergehenden Ansprüche, bei der die Füllmaterialschicht (50) aus zumindest einer Lage Prepreg gebildet ist.
  6. Leiterplatte nach einem der vorhergehenden Ansprüche, bei der die Füllmaterialschicht (50) aus einem anisotrop leitfähigen Klebstoff gebildet ist.
  7. Leiterplatte nach einem der vorhergehenden Ansprüche, bei der der erste und/oder der zweite Leiterkern (10, 30) eine oder mehrere Bohrungen (18, 38) aufweisen, wobei eine jeweilige Wandung der Bohrung (18, 38) oder der Bohrungen mit elektrisch leitendem Material (20) einer der Leiterzugstrukturen ausgekleidet ist und/oder mit einem leitfähigen Material oder Material der Füllmaterialschicht gefüllt ist.
  8. Leiterplatte nach einem der vorhergehenden Ansprüche, bei der die Füllmaterialschicht (50) zumindest ein unter Druck fließfähiges und unter Temperatureinwirkung aushärtbares Material, insbesondere ein Harz, umfasst.
  9. Verfahren zum Herstellen einer mehrlagigen Leiterplatte, mit den Schritten: a) Bereitstellen eines ersten Leiterkerns (10) mit einer ersten Trägerschicht (11), auf dessen erster Hauptseite eine erste Leiterzugstruktur (12) angeordnet ist; b) Aufbringen einer Anzahl an Lothöckern (21, 41, 85) auf Kontaktflächen der ersten Leiterzugstruktur (12); c) Bereitstellen eines zweiten Leiterkerns (30) mit einer zweiten Trägerschicht (31), auf dessen zweiter Hauptseite eine zweite Leiterzugstruktur (32) angeordnet ist; d) Bereitstellen einer Füllmaterialschicht (50) aus einem Füllmaterial, das zumindest ein unter Druck fließfähiges und unter Temperatureinwirkung aushärtbares Material, insbesondere ein Harz, umfasst; e) Stapeln des ersten Leiterkerns (10), des zweiten Leiterkerns (30) und der Füllmaterialschicht (50), so dass die Füllmaterialschicht (50) zwischen dem ersten und dem zweiten Leiterkern (30) angeordnet ist und die erste und die zweite Leiterzugstruktur (32) einander zugewandt sind, so dass die Lothöcker (21, 41, 85) jeweils einer zugeordneten Kontaktfläche der zweiten Leiterzugstruktur (32) gegenüberliegen; f) Herstellen einer elektrischen Verbindungsstruktur, wobei der Stapel aus dem ersten Leiterkern (10), dem zweiten Leiterkern (30) und der Füllmaterialschicht (50) unter Aufbringung eines vorgegebenen Drucks, einer vorgegeben Temperatur und Ultraschall verpresst wird.
  10. Verfahren nach Anspruch 9, bei dem als Schritt c1) eine Anzahl an Lothöckern (21, 41, 85) auf Kontaktflächen der zweiten Leiterzugstruktur (32) aufgebracht wird, die jeweils einem Lothöcker (21, 41, 85) der ersten Leiterzugstruktur (12) zugeordnet sind.
  11. Verfahren nach Anspruch 9 oder 10, bei dem der vorgegebene Druck zwischen 10N und 100N beträgt.
  12. Verfahren nach einem der Ansprüche 9 bis 11, bei dem die vorgegebene Temperatur zwischen 180°C bis 230°C beträgt.
  13. Verfahren nach einem der Ansprüche 9 bis 12, bei dem die Frequenz des Ultraschall-Reibschweißens zwischen 1 MHz und 9 MHz beträgt.
  14. Verfahren nach einem der Ansprüche 9 bis 13, bei dem die Füllmaterialschicht (50) aus einem anisotrop leitfähigen Klebstoff gebildet ist, der in Schritt d) auf die die erste oder die zweite Hauptseite umfassende Leiterzugstruktur (12, 32) des ersten oder des zweiten Leiterkerns (30) durch Rakeln oder Dispensen aufgebracht wird.
  15. Verfahren nach einem der Ansprüche 9 bis 14, bei dem in Schritt d) in der Füllmaterialschicht (50) ein dritter Leiterkern (80) mit einer dritten Trägerschicht (81), auf dessen erster Hauptseite eine fünfte Leiterzugstruktur (82) angeordnet ist, eingebettet wird.
DE102014210895.0A 2014-06-06 2014-06-06 Mehrlagige Leiterplatte und Verfahren zu dessen Herstellung Pending DE102014210895A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102014210895.0A DE102014210895A1 (de) 2014-06-06 2014-06-06 Mehrlagige Leiterplatte und Verfahren zu dessen Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014210895.0A DE102014210895A1 (de) 2014-06-06 2014-06-06 Mehrlagige Leiterplatte und Verfahren zu dessen Herstellung

Publications (1)

Publication Number Publication Date
DE102014210895A1 true DE102014210895A1 (de) 2015-12-17

Family

ID=54706492

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014210895.0A Pending DE102014210895A1 (de) 2014-06-06 2014-06-06 Mehrlagige Leiterplatte und Verfahren zu dessen Herstellung

Country Status (1)

Country Link
DE (1) DE102014210895A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE9102817U1 (de) * 1991-03-07 1991-09-05 Andus Electronic GmbH Leiterplattentechnik, 10997 Berlin Innenliegende Verbindung zum Aufbau von Multilayerschaltungen
US5834848A (en) * 1996-12-03 1998-11-10 Kabushiki Kaisha Toshiba Electronic device and semiconductor package
US20020046880A1 (en) * 1997-06-03 2002-04-25 Kabushiki Kaisha Toshiba Hybrid wiring board, semiconductor apparatus, flexible substrate, and fabrication method of hybrid wiring board
DE69431740T2 (de) * 1993-04-21 2003-04-24 Nec Corp Mehrlagige Verdrahtungsplatine und ihre Herstellung
US20070137887A1 (en) * 1998-08-13 2007-06-21 Itsuo Watanabe Adhesive for bonding circuit members, circuit board and process for its production

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE9102817U1 (de) * 1991-03-07 1991-09-05 Andus Electronic GmbH Leiterplattentechnik, 10997 Berlin Innenliegende Verbindung zum Aufbau von Multilayerschaltungen
DE69431740T2 (de) * 1993-04-21 2003-04-24 Nec Corp Mehrlagige Verdrahtungsplatine und ihre Herstellung
US5834848A (en) * 1996-12-03 1998-11-10 Kabushiki Kaisha Toshiba Electronic device and semiconductor package
US20020046880A1 (en) * 1997-06-03 2002-04-25 Kabushiki Kaisha Toshiba Hybrid wiring board, semiconductor apparatus, flexible substrate, and fabrication method of hybrid wiring board
US20070137887A1 (en) * 1998-08-13 2007-06-21 Itsuo Watanabe Adhesive for bonding circuit members, circuit board and process for its production

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BRUCH, Herbert [et al.]: Handbuch der Leiterplattentechnik. 2. Aufl. Saulgau/Württ. : Leuze, 1982. S. 492-496. - ISBN 3-87480-005-9 *

Similar Documents

Publication Publication Date Title
DE69117381T2 (de) Mehrschichtleiterplatte und Verfahren zu ihrer Herstellung
DE69634597T2 (de) Mehrschichtige leiterplatte, vorgefertigtes material für diese leiterplatte, verfahren zur herstellung einer mehrschichtigen leiterplatte, packung elektronischer bauelemente und verfahren zur herstellung vertikaler, elektrisch leitender verbindungen
DE112004001727B4 (de) Verfahren zur Herstellung eines elektronischen Moduls
DE69725689T2 (de) Gedruckte Leiterplatte und elektronische Bauteile
DE68928150T2 (de) Herstellungsverfahren von einer mehrschichtigen Leiterplatte
DE112005000952T5 (de) Elektronik-Modul und Verfahren zur Herstellung desselben
DE112008003532T5 (de) Verfahren zum Herstellen eines Mehrschichtverdrahtungssubstrats
DE19615395A1 (de) Elektrostatische Schutzvorrichtung und Verfahren zu ihrer Herstellung
DE102011006489A1 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE10111718A1 (de) Elektronisches Schaltungsbauteil
DE60032067T2 (de) Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
EP3231261A1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
DE102007060510A1 (de) Leiterplatten-Herstellungsverfahren, Leiterplatte und elektronische Anordnung
DE102006036728B4 (de) Verfahren zur elektrischen Kontaktierung mikroelektronischer Bauelemente auf einer Leiterplatte
DE102012020477A1 (de) Gedruckte Schaltung und elektronische Vorrichtung mit der gedruckten Schaltung
DE102011007842A1 (de) Mehrschichtige Leiterplatte
WO2004030429A1 (de) Verfahren zur herstellung von starr-flexiblen leiterplatten und leiterplatte mit mindestens einem starren bereich und mindestens einem flexiblen bereich
WO2018073128A1 (de) Leiterplatte
WO2016030379A1 (de) Verfahren zum herstellen eines schaltungsträgers und schaltungsträger für elektronische bauelemente
DE60312947T2 (de) Druckplatte, leiterplatte und verfahren zum drucken einer leiterplatte
DE102014210895A1 (de) Mehrlagige Leiterplatte und Verfahren zu dessen Herstellung
DE102012112546A1 (de) Verfahren zur Herstellung von mischbestückten Leiterplatten
WO2018069315A1 (de) Verfahren zur herstellung einer mehrlagigen leiterplatte
DE102019132852B4 (de) Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement
DE212019000233U1 (de) Kommunikationsmodul und elektronisches Gerät

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: VITESCO TECHNOLOGIES GMBH, DE

Free format text: FORMER OWNER: CONTINENTAL AUTOMOTIVE GMBH, 30165 HANNOVER, DE

R081 Change of applicant/patentee

Owner name: VITESCO TECHNOLOGIES GMBH, DE

Free format text: FORMER OWNER: VITESCO TECHNOLOGIES GMBH, 30165 HANNOVER, DE

R016 Response to examination communication