DE69117381T2 - Mehrschichtleiterplatte und Verfahren zu ihrer Herstellung - Google Patents
Mehrschichtleiterplatte und Verfahren zu ihrer HerstellungInfo
- Publication number
- DE69117381T2 DE69117381T2 DE69117381T DE69117381T DE69117381T2 DE 69117381 T2 DE69117381 T2 DE 69117381T2 DE 69117381 T DE69117381 T DE 69117381T DE 69117381 T DE69117381 T DE 69117381T DE 69117381 T2 DE69117381 T2 DE 69117381T2
- Authority
- DE
- Germany
- Prior art keywords
- layered
- subassembly
- holes
- subassemblies
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 23
- 229910052802 copper Inorganic materials 0.000 claims description 23
- 239000010949 copper Substances 0.000 claims description 23
- 239000004020 conductor Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 239000003989 dielectric material Substances 0.000 claims description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- -1 polytetrafluoroethylene Polymers 0.000 claims description 4
- 229920001343 polytetrafluoroethylene Polymers 0.000 claims description 4
- 239000004810 polytetrafluoroethylene Substances 0.000 claims description 4
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims description 3
- 238000000608 laser ablation Methods 0.000 claims description 3
- 238000005304 joining Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 80
- 239000002131 composite material Substances 0.000 description 15
- 239000004642 Polyimide Substances 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 238000010276 construction Methods 0.000 description 6
- 238000003475 lamination Methods 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 3
- 239000004809 Teflon Substances 0.000 description 3
- 229920006362 Teflon® Polymers 0.000 description 3
- 238000005553 drilling Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 239000003365 glass fiber Substances 0.000 description 2
- 238000010348 incorporation Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0352—Differences between the conductors of different layers of a multilayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
- H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
- Die vorliegende Erfindung betrifft eine Mehrschichtleiterplatten-Baugruppe und ein Verfahren zur Herstellung einer Mehrschichtleiterplatten-Baugruppe.
- Gedruckte Leiterplatten mit hoher Dichte sind typischerweise aus verschiedenen elektrisch leitenden Schichten, die durch Schichten aus dielektrischem Material getrennt werden, konstruiert. Einige der leitenden Schichten können als Stromversorgungs- und Masseebenen verwendet werden, während andere leitende Schichten für elektrische Signalverbindungen (z.B. zwischen integrierten Schaltungschips) strukturiert sein können. Zwischenverbindungen von Schicht zu Schicht können in derartigen Konstruktionen verwendet werden und als sogenannte plattierte Durchgangslöcher (PTH's) ausgeführt werden, wobei derartige Löcher typischerweise ein Plattieren von elektrisch leitendem Material (z.B. Kupfer) darin einschließen. In derartigen Situationen, in denen elektrische Zwischenverbindungen zwischen benachbarten leitenden Schichten gewünscht werden, ist es in der Technik üblich, solche Verbindungen, die allgemein als "Durchkontakte" bezeichnet werden, bereitzustellen. Diese lochartigen Verbindungen werden, obwohl sie sich typischerweise nicht durch die ganze Leiterplattendicke erstrecken, auch mit einer inneren, leitenden Schicht (z.B. Kupfer) beschichtet (z.B. plattiert). Derartige "Durchkontakte" und Durchgangslöcher werden typischerweise durch Bohren bereitgestellt.
- Beispiele für unterschiedliche Arten von Mehrschichtleiterplatten-Konstruktionen werden in den US-Patentschriften 4 030 190 (K. Varker), 4 554 405 (K. Varker), 4 854 038 (J. Wiley) und 4 868 350 (J. Hoffarth et al.) definiert.
- Wie in den obigen und anderen Patenten definiert und wie auch bestens in der Technik bekannt, verwenden derartige Mehrschichtleiterplatten-Konstruktionen typischerweise Kupfer oder ein ähnlich hochleitendes Material für die Signal- und/oder Stromversorgungs- und/oder Masseebenen. Ein bestens bekanntes Beispiel eines dielektrischen Materials für eine Verwendung in derartigen Konstruktionen ist Glasfaser-Epoxidharz. Andere Materialien können Polyimid und Polytetrafluorethylen (z.B. Teflon, ein Warenzeichen von E.I. du Pont de Nemoure und Company) einschließen, wobei das letztere von neuerer Herstellung ist, wenn relativ schwach dielektrisches Material gewünscht wird.
- US-A-4 830 691 beschreibt ein Verfahren zum Herstellen einer Verdrahtungsleiterplatte mit hoher Dichte, die für die Realisation eines "Chip-auf-Leiterplatten"-Verfahrens geeignet ist. Gemäß des darin beschriebenen Verfahrens wird eine Kupferschicht auf einem vorläufigen Substrat gebildet, deren verläufiges Substrat bei Vollendung des Verfahrens entfernt wird. Auf der Oberfläche der Kupferschicht wird ein photoempfindlicher Photolackfilm gebildet, der dann belichtet wird, um ein verbleibendes Lackmuster auf der Kupferoberfläche zu entwickeln. Das Lackmuster wird dann einem Goldplattieren ausgesetzt, das gegenüber Ätzmitteln, die zum Ätzen der Kupferschicht zur Bildung eines Verdrahtungsmusters verwendet werden, widerstandsfähig ist. Dann wird das Lackmuster entfernt und anstelle dessen eine Polyimidschicht über der gesamten Oberfläche der Kupferschicht gebildet. Als nächstes werden Verdrahtungslöcher gebildet, und ein Dünnfilm-Verdrahtungsmuster wird auf der Polyimidschicht geformt, das die Kupferschicht durch die Verdrahtungslöcher kontaktiert. Danach werden die obigen Schritte wiederholt, um eine Mehrschichtstruktur zu bilden, nach deren Vollendung das vorläufige Substrat von der Struktur entfernt werden kann. Weiterhin wird vorgeschlagen, die Mehrschichtsubstrate mit einem einseitig kupferplattierten Laminat zu kombinieren, auf dem die notwendigen Muster, einschließlich einer Stromquelle, einer Masseschicht usw. bereits auf einer Seite geformt sind, mit einer dazwischen angeordneten Verbundfolie, so daß die Polyimidschicht des Polyimid-Mehrschichtsubstrats der Seite des einseitig kupferplattierten Laminats gegenübersteht. Danach wird die gesamte Baugruppe unter Erwärmung gepreßt, um eine integrale laminierte Struktur zu erhalten. Weiterhin wird vorgeschlagen, Durchgangslöcher auf erforderlichen Teilen des integrierten Laminats durch Bohren der Struktur zu bilden und das Kupferplattieren auf der Innenseite dieser Durchgangslöcher anzuwenden, um die geschichteten Verdrahtungsmuster miteinander zu verbinden.
- Eine primäre Aufgabe der vorliegenden Erfindung ist es, wie beansprucht, die Technik der Mehrschichtleiterplatten zu verbessern.
- Diese Aufgabe wird durch die Gegenstände der Ansprüche 1, 10, und 14 gelöst.
- Wie hierin definiert wird, umfaßt die vorliegende Erfindung eine Mehrschichtleiterplatten-Konstruktion von einzelnen geschichteten Unterbaugruppen, wobei jede eine elektrisch leitende Verdrahtung und mindestens ein Durchgangsloch darin einschließt. Die sich ergebende Mehrschichtstruktur, wie sie hierin definiert wird, ist gekennzeichnet durch die Bereitstellung einer ersten dieser Schichten, die eine im wesentlichen hohe Verdrahtungsdichte besitzt und mindestens einer anderen Schicht, die einen im wesentlichen geringeren Stromwiderstand im Vergleich zu den anderen Schichten der Struktur besitzt. Unter dem Ausdruck Verdrahtungsdichte, wie er hierin verwendet wird, ist als Definition die Anzahl geradliniger, leitender Verdrahtung in Millimeter pro Quadratmillimeter der Fläche pro einzelner Schicht innerhalb jeder Unterbaugruppe gemeint. Diese Verdrahtungsleitungen können abhängig von betrieblichen Anforderungen zur Signalleitung, für Stromversorgungs- und/oder Massefunktionen verwendet werden. Deshalb besitzt eine geschichtete Unterbaugruppe, die eine leitende Schicht mit vier getrennten und mit Abstand versehenen leitenden Leitungen mit einer Länge von jeweils 25,4 mm aufweist und die zusammen auf einer Gesamtfläche von 25,4 mm zum Quadrat angeordnet sind, eine Verdrahtungsdichte von 4,0 mm/25,4 mm² (4,0 Zoll/Zoll²).
- Unter dem Ausdruck Widerstand, wie er hierin verwendet wird, ist als Definition die Größe des elektrischen Widerstands der durch den elektrischen Strom angetroffen wird, der durch die einzelne leitende Verdrahtung in jeder geschichteten Unterbaugruppe fließt, gemeint. In dem obigen Beispiel ist dies die Größe des Widerstands (in Ω pro mm) der vier Schaltkreisleitungen in der Unterbaugruppe.
- Die Verwendung von geschichteten Unterbaugruppen in einer Gesamtstruktur, wobei ausgesuchte derartiger Unterbaugruppen eine wesentlich größere Verdrahtungsdichte als andere Unterbaugruppen besitzen, während diese anderen Unterbaugruppen einen wesentlich geringeren Widerstand für den dort hindurchfließenden Strom besitzen (und entsprechend verminderte Verdrahtungsdichte), ergibt eine Mehrschichtstruktur von weitgehender Vielseitigkeit. Solch eine Struktur kann einige (z.B. zehn) einzelne Schichten als Teile davon einschließen, mit solchen auf einer Seite der Leiterplatte, die eine relativ hohe Verdrahtungsdichte besitzen (und entsprechend eine relativ niedrige Stromaufnahmefähigkeit), während solche auf der anderen Seite der Leiterplatte weniger Widerstand gegenüber dem Strom besitzen, der dort hindurchfließt, die aber auch eine relativ niedrige Verdrahtungsdichte aufweisen. Eine derartige Struktur ist insbesondere nützlich, wenn maximale Eingangswerte (z.B. Signale) auf einer Seite der Leiterplatte gewünscht werden, und ein wesentlich größerer Stromfluß innerhalb der anderen Seite gewünscht wird. Auf dieser anderen Seite ermöglicht ein derart größerer Stromfluß (und ein zugehöriger geringerer Widerstand), z.B. wie er durch eine wesentlich größere (z.B. dickere) leitende Verdrahtung bereitgestellt wird, die durch größere Abstände getrennt sein kann, als die schmalere und nahe beabstandete leitende Verdrahtung auf der Seite der Leiterplatte, die die vorher erwähnten größeren Dichten besitzt, nicht nur die Möglichkeit für eine größere Stromaufnahmefähigkeit, als auf der anderen Seite, sondern auch längere Verdrahtungswege zwischen den gewünschten Verbindungen. Eine derartige Struktur wird inbesondere in Hochleistungsrechner-Umgebungen als nützlich betrachtet.
- Folglich wird angenommen, daß eine Mehrschichtleiterplatten-Baugruppe, die die obigen vorteilhaften Merkmale besitzt, einen bedeutenden Fortschritt in der Technik schafft.
- Zum besseren Verständnis der vorliegenden Erfindung, zusammen mit weiteren Aufgaben und Vorteilen, werden bevorzugte Ausführungsformen der Erfindung im folgenden mit Bezugnahme auf die beigefügten Zeichnungen beschrieben, in denen:
- FIG. 1 bis 5 ein Verfahren zum Herstellen einer Mehrschichtleiterplatte gemäß einer Ausführungsform der Erfindung vorstellen, wobei die Endstruktur der Leiterplatte in Fig. 5 dargestellt wird;
- FIG. 6 bis 11 ein anderes Verfahren zum Herstellen einer Mehrschichtleiterplatte gemäß einer anderen Ausführungsform der Erfindung darstellt, wobei die abschließende Struktur für diese Baugruppe in der Fig. 11 gezeigt wird; und
- FIG. 12 bis 15 noch ein anderes Verfahren zum Herstellen einer Mehrschichtleiterplatte gemäß einer anderen Ausführungsform der Erfindung darstellt, wobei die Endversion dieser mehrschichtigen Baugruppe in der Fig. 15 gezeigt wird.
- Die folgende Offenbarung und die zugehörigen Zeichnungen definieren drei getrennte Verfahren zum Herstellen einer Mehrschichtleiterplatten-Baugruppe, die die einzigartigen hier definierten Merkmale besitzen. Wie vorausgesetzt, wird diese Endbaugruppe mehrere geschichtete Unterbaugruppen einschließen, die miteinander in einer vorbestimmten Weise verbunden sind, so daß bestimmte von diesen die definierten betrieblichen Merkmale (Verdrahtungsdichte, Widerstand) aufweisen werden.
- In Fig. 1 bis 5 werden die unterschiedlichen Schritte des Herstellens einer Mehrschichtleiterplatten-Baugruppe gemäß einer Ausführungsform der Erfindung gezeigt. Fig. 1 zeigt ein Beispiel einer geschichteten Unterbaugruppe 20, die geeignet ist, mit anderen Unterbaugruppen kombiniert zu werden, um die Leiterplatte der Erfindung zu bilden. Es wird vorausgesetzt, daß die Konfiguration, die in Fig. 1 gezeigt wird, nur für eine Version derartiger Unterbaugruppen repräsentativ ist, und die Erfindung deshalb nicht darauf beschränkt ist. Das bedeutet, die Struktur, wie in Fig. 1 veranschaulicht und wie unten definiert, umfaßt mindestens drei elektrisch leitende Ebenen darin, wobei jede durch geeignetes dielektrisches Material umgeben wird. In der einfachsten Form der Erfindung wird jedoch vorausgesetzt, daß eine geschichtete Unterbaugruppe, wie sie hierin verwendet wird, nur eine einzige dielektrische Schicht und eine einzelne aufgebrachte oder im Innern enthaltene leitende Schicht umfassen kann. Unter dem Ausdruck leitende Schicht, wie er hierin verwendet wird, ist ein Enthalten einer einzelnen Schicht von elektrisch leitendem Material (das bevorzugte Material ist Kupfer) gemeint, wobei die Schicht geeignet ist, als eine Signal-, Stromversorgungs- oder Masseschicht oder in Kombinationen davon zu arbeiten. Die Schicht, die vorzugsweise eben ist (wie gezeigt), kann mehrere einzelne, mit Abstand versehene Leitungen (z.B. eine Verdrahtung) und/oder eine im wesentlichen feste (aber mit darin enthaltenen Öffnungen) Folie von leitendem Material (z.B. Kupfer) oder Kombinationen davon umfassen.
- Die geschichtete Unterbaugruppe 20 in Fig. 1 umfaßt vorzugsweise eine erste leitende Schicht 21 (z.B. eine Signalschicht, die einige einzelne Leitungsdrähte 23 umfaßt, die mit Abstand benachbart zueinander angeordnet sind), eine zweite elektrisch leitende Schicht 25 (z.B. eine Stromversorgungsebene oder Schicht, die z.B. aus einer im wesentlichen festen Folie aus Kupfer mit Öffnungen 27, die an vorselektierten Positionen gebildet sind, geformt ist) und eine dritte leitende Schicht 29, die gegenüber der Stromversorgungsebene 25 von der ersten Schicht 21 angeordnet ist. Diese dritte leitende Schicht 29 kann auch eine Signalschicht darstellen, die mehrere einzelne, mit Abstand versehene Leiterbahnen 31 umfaßt. Wie oben erwähnt, wurden die Schichten 21, 25 und 29 als leitende Schichten definiert, was bedeutet, daß jede geeignet ist, elektrischen Strom in einer besonderen Weise zu führen. Auf jede dieser Schichten kann hierin auch als Leitungsverdrahtung, einem Ausdruck der auch ausgiebig in der Technik verwendet wird, Bezug genommen werden.
- Die geschichteten Unterbaugruppen 20 schließen weiterhin dielektrisches Material 33 ein, das in einer bevorzugten Ausführungsform die drei Schichten der Leitungsverdrahtung umgibt. Ein bevorzugtes dielektrisches Material zur Verwendung in dieser besonderen Unterbaugruppe ist Glasfaser-Epoxidharz, eine bekannte Epoxidharzform, die darin Glasfasern aufweist. Alternatives Material kann Polyimid und Polytetrafluorethylen (z.B. Teflon) einschließen, die beide dafür bekannt sind, daß sie in der Fertigung von Leiterplattenteilen verwendet werden.
- Obwohl dielektrisches Material 33 so gezeigt wird, als sei es entlang der Außenflächen angeordnet (obere und untere in Fig. 1), wird vorausgesetzt, daß dies nicht notwendig ist, weil die entsprechenden Verdrahtungsschichten 21 und 29 die äußersten Schichten in dieser Anordnung bilden können. Das Anordnen von dielektrischem Material entlang der äußersten Flächen wird jedoch, wie durch die folgende Beschreibung verständlich wird, bevorzugt.
- Andere Beispiele geschichteter Unterbaugruppen, die zur Verwendung in der Erfindung geeignet sind, können solche umfassen, die eine dielektrische Zwischenschicht mit getrennten Schichten für Leitungsverdrahtungen auf deren Außenflächen einschließen. Solch eine Struktur wird deshalb nur zwei derartige Schichten mit Leitungsverdrahtung einschließen, mit der einen, die vorzugsweise als eine Signalschicht und mit der anderen, die als eine Stromversorgungsschicht dient. Weiterhin sind auch andere Kombinationen möglich. Jede geschichtete Unterbaugruppe braucht zur Verwendung in der Erfindung nur eine einzige dielektrische Schicht und eine zugehörige einzelne Schicht für eine Leitungsverdrahtung einzuschließen.
- In einem Beispiel der Erfindung wurde eine geschichtete Unterbaugruppe 20, die Kupfer als Leitungsverdrahtung darin aufweist, hergestellt, wobei jede Verdrahtungsschicht eine Dicke innerhalb des Bereichs von etwa 8,89 µm (0,00035 Zoll) bis etwa 71,12 µm (0,0028 Zoll) besitzt. Diese Schichten können in einem Abstand von etwa 102 µm (0,004 Zoll) bis etwa 254 µm (0,010 Zoll) getrennt sein. Die derart hergestellte Unterbaugruppe 20 besitzt eine Gesamtdicke von etwa 254 µm (0,010 Zoll).
- Es wird vorausgesetzt, daß die geschichtete Unterbaugruppe 20, wie oben beschrieben, eine oder mehrere der geschichteten Unterbaugruppen für eine Verwendung in jeder der drei unten beschriebenen Verfahren bilden kann. Es liegt auch im Rahmen der Erfindung, diese geschichteten Unterbaugruppen mit anderen Unterbaugruppen unterschiedlicher Konfiguration, z.B. solche wie oben beschrieben, zu kombinieren.
- Eine geschichtete Unterbaugruppe 20 kann unter Verwendung der Laminierungsverfahren, von denen einige in der Technik bekannt sind, hergestellt werden.
- In Fig. 2 wird eine geschichtete Unterbaugruppe 20 mit mehreren Durchgangslöchern bereitgestellt, wobei jedes vorzugsweise darin eine Schicht aus leitendem Material (z.B. Kupfer) 37 einschließt. Diese Durchgangslöcher, die in der Technik auch als plattierte Durchgangslöcher bezeichnet werden, dienen dazu, die entsprechenden Schichten der Leitungsverdrahtung 21 und 29 elektrisch zu verbinden. Eine Verbindung wird nicht zu der zentral angeordneten Leitungsverdrahtung 25 bereitgestellt, weil die Durchkontakte 35 durch die darin bereitgestellten Öffnungen 27 verlaufen. Eine derartige Verbindung ist jedoch, wenn erwünscht, an diesen Positionen möglich (z.B. zur Stromversorgung). Die leitenden Schichten können sich weiterhin für diese Durchgangslöcher bis zu den Außenseiten (obere und untere) der Unterbaugruppe 20 erstrecken, z.B. um andere leitende Elemente zu verbinden. Ein repräsentatives Beispiel einer derartigen Konstruktion für ein Durchgangsloch wird durch das Durchgangsloch 35 auf der linken Seite in Fig. 2 veranschaulicht.
- Mit den notwendigen Verbindungen, die zu den entsprechenden Schichten für die Leitungsverdrahtung hergestellt werden, wird dann die geschichtete Unterbaugruppe 20 in Fig. 2 einer Prüfung unterworfen (z.B. auf Durchgang und Kurzschlüsse).
- In Fig. 3 wird die geschichtete Unterbaugruppe 20 in Ausrichtung mit einer zweiten geschichteten Unterbaugruppe 40 gezeigt. Die Unterbaugruppe 40 umfaßt darin, wie die Unterbaugruppe 20, drei getrennte Schichten der Leitungsverdrahtungen 41, 45 und 49. Von diesen dienen die Verdrahtungen 41 und 49 vorzugsweise als Signalebenen, während die Verdrahtungszwischenschicht 45 notwendige Verbindungen zur Stromversorgung bereitstellt. Im wesentlichen besitzt die Unterbaugruppe 40 eine geringere Verdrahtungsdichte als die Unterbaugruppe 20, aber genauso wichtig ist es, daß sie einen geringeren Widerstand (und eine größere Stromaufnahmefähigkeit) besitzt als die Unterbaugruppe 20. Beispielsweise kann die Unterbaugruppe 20 eine Verdrahtungsdichte von etwa 500 mm/25,4 mm² (500 Zoll/Zoll²) und einen elektrischen Widerstand von etwa 67 mΩ/mm (1,7 Ω/Zoll) einschließen, während die zweite Unterbaugruppe 40 eine Verdrahtungsdichte von etwa 250 mm/25,4 mm² (250 Zoll/Zoll²) und einen entsprechenden Widerstand von etwa 27,6 mΩ/mm (0,7 Ω/Zoll) besitzt. Um dieses zu erreichen, ist es auch möglich, eine Verdrahtung für die zweite Unterbaugruppe 40 zu verwenden, die etwas dicker und/oder breiter (und durch größere Abständen getrennt) ist als die der ersten Unterbaugruppe 20.
- Sind beide Unterbaugruppen ausgerichtet (und geprüft), werden sie nun z.B. unter Verwendung normaler Laminierungsverfahren verbunden. Zum Beispiel können beide Unterbaugruppen unter Verwendung externer Mittel (periphere Öffnungen in jeder Gruppe werden auf gemeinsamen Justagestiftstrukturen angeordnet) ausgerichtet sein und dann beide Unterbaugruppen einem Laminierungsdruck (z.B. 2,0685 MPa bis 3,4475 MPa (300 Pound pro Quadratzoll (PSI) bis 500 Pound pro Quadratzoll (PSI))) und erhöhter Temperatur (z.B. 180 ºC) ausgesetzt werden. Wenn beide Unterbaugruppen verbunden sind, werden Durchgangslöcher 55 durch die Verbundstruktur bereitgestellt, um die gewünschten Verbindungen zwischen den bestimmten Leitungsverdrahtungsschichten bereitzustellen. In dem Beispiel, das in Fig. 3 veranschaulicht wird, können die einzelnen Signalebenen (21, 29, 41 und 49) verbunden sein. Jedes Durchgangsloch umfaßt darin, wie das Durchgangsloch 35, eine gemeinsame Schicht leitenden Materials (z.B. Kupfer) 57. Dieses Material kann sich bis zu den Außenflächen des Verbundes erstrecken, wie es durch das Durchgangsloch 55 auf der linken Seite der Fig. 3 repräsentiert wird. Es ist weiterhin anzumerken, daß das Durchgangsloch 35 in der Unterbaugruppe 20, in dem solch ein leitendes Material verlängert wurde, mit einem leitenden Verdrahtungsteil elektrisch gekoppelt sein kann, das seinerseits auf/innerhalb der oberen Fläche der unteren Unterbaugruppe 40 gebildet sein kann, so daß die operativen Möglichkeiten dieses Verbundes noch weiter ausgedehnt werden.
- Die Verbundstruktur, wie sie in Fig. 3 veranschaulicht wird, repräsentiert eine Mehrschichtleiterplatten-Baugruppe in ihrer einfachsten Form, wie sie gemäß den hierin vorhandenen Lehren hergestellt werden kann. Das bedeutet, daß eine derartige Baugruppe nur zwei geschichtete Unterbaugruppen enthalten kann, um die beschriebenen operativen Merkmale (Verdrahtungsdichten und Stromaufnahmevermögen) bereitzustellen. Es ist auch möglich, mehr als zwei solcher Unterbaugruppen zu verwenden, wenn es wünschenswert sein kann (und üblicherweise ist), eine Leiterplattenbaugruppe mit größerer operativer Kapazität bereitzustellen. Deshalb können, wie in Fig. 4 und 5 gezeigt, zusätzliche geschichtete Unterbaugruppen (60, 80) hinzugefügt werden. Jede zusätzliche Unterbaugruppe besitzt vorzugsweise eine Verdrahtungsdichte, die geringer ist als die vorhergehenden und ein geringeres Widerstandsvermögen. Zusätzlich wird dann ein gemeinsames Durchgangsloch (65 in Fig. 4, 85 in Fig. 5) hinzugefügt, um gewünschte Zwischenverbindungen zwischen entsprechenden Leitungsverdrahtungsschichten bereitzustellen. Obwohl nur ein derartiges Durchgangsloch in Fig. 5 für den ganzen Verbund gezeigt wird, wird natürlich angenommen, daß einige andere verwendet werden können und tatsächlich höchstwahrscheinlich erwünscht sind. Beispielsweise kann eine vollständige Verbundstruktur von vier geschichteten Unterbaugruppen, wie sie in Fig. 5 abgebildet ist, insgesamt den Bereich von etwa 10.000 bis etwa 100.000 Durchgangslöcher 35 in der ersten Unterbaugruppe 20, von etwa 5.000 bis etwa 50.000 Durchgangslöcher 55 in der Unterbaugruppe 40, von etwa 2.500 bis etwa 25.000 Durchgangslöcher 65 in der Unterbaugruppe 60 und von etwa 1.250 bis etwa 12.500 Durchgangslöcher 85 in der Unterbaugruppe 80 einschließen. Obwohl die Struktur, wie sie in Fig. 5 abgebildet ist, zeigt, daß sie Durchgangslöcher mit leitenden Schichten aufweist, die nur zum Verbinden der dargestellten Schichten mit Signalleitungen (21, 29, 41, 49, 61, 69, 81 und 89) angepaßt sind, können anstelle dessen zum Beispiel Verbindungen zu Stromversorgungs- oder Masseschichten der Leitungsverdrahtung, zu Alternativen dieser Schichten, usw. direkt hergestellt werden. Weiterhin können die Durchgangslöcher, wie sie in der endgültigen Verbundstruktur der Fig. 5 gezeigt werden, abhängig von den gewünschten Verbindungen von unterschiedlicher Größe (Durchmesser) sein. Zum Beispiel kann das Durchgangsloch 85 einen wesentlich größeren Durchmesser aufweisen, als das Durchgangsloch 35 mit seiner geringeren Tiefe.
- Zusätzlich können, wieder abhängig von den hergestellten Verbindungen, die leitenden Schichten, die auf jedem der Durchgangslöcher verwendet werden, eine unterschiedliche Dicke aufweisen. Wie bei der Situation zwischen den geschichteten Unterbaugruppen 20 und 40, können die nachfolgenden Unterbaugruppen 60 und 80 eine Leitungsverdrahtung einschließen, die in Breite und/oder Dicke und/oder Beabstandungen größer als entsprechende Verdrahtungen in den vorhergehenden Unterbaugruppen ist. Derartiges wird weiterhin die geringeren Widerstände, die für diese entsprechenden Schichten erwünscht sind, sicherstellen.
- Es wurde damit ein Verfahren zur Herstellung einer Mehrschichtleiterplatten-Baugruppe beschrieben, die ihrerseits mehrere einzelne geschichtete Unterbaugruppen umfaßt. Die sich ergebende Struktur besitzt auf einem Seitenabschnitt davon eine wesentlich größere Verdrahtungsdichte und auf der anderen Seite einen wesentlich geringeren Widerstand (und eine entsprechend größere Stromaufnahmefähigkeit). Derartiges wird als hocherwünscht in einigen Schaltungsstrukturen mit hoher Dichte, z.B. solchen, die in Hochleistungsrechnern verwendet werden, betrachtet. In einem Beispiel wurde eine Mehrschichtleiterplatten-Baugruppe bereitgestellt, die darin Verdrahtungsdichten im Bereich von etwa 250 mm/25,4 mm² (250 Zoll/Zoll²) bis etwa 2.000 mm/25,4 mm² (2.000 Zoll/Zoll²) aufweist, diese Baugruppe umfaßt ihrerseits entsprechende elektrische Widerstände in dem Bereich von etwa 4,3 mΩ/mm (0,11 Ω/Zoll) bis etwa 52 mΩ/mm (1,32 Ω/Zoll). Die definierten Verfahren ermöglichen bezeichnenderweise vorteilhaft eine Einzelprüfung von jeder Unterbaugruppe vor ihrem Einbau in den endgültigen Verbund. Wichtige Kosteneinsparungen (durch verminderten Ausschuß) werden deshalb gegenüber Strukturen realisiert, bei der nur einmal die daraus hergestellte endgültige Baugruppe geprüft werden kann.
- In Fig. 6 bis 11 wird ein anderes Verfahren zur Herstellung einer Mehrschichtleiterplatten-Baugruppe der Erfindung gezeigt.
- In Fig. 6 wird eine Unterbaugruppe 20' hergestellt, die im wesentlichen eine zu der Unterbaugruppe 20 in Fig. 1 ähnliche Konfiguration besitzt. In dieser geschichteten Unterbaugruppe werden mehrere Durchgangslöcher 35' unter Verwendung eines in der Technik bekannten Verfahrens (Bohren) bereitgestellt. Diese Durchgangslöcher sind jeweils vorzugsweise von einem ersten Durchmesser, (z.B. von etwa 50,8 µm (0,002 Zoll) bis etwa 152 µm (0,006 Zoll)) und umfassen eine Schicht leitenden Materials (z.B. Kupfer) darin, um die gewünschten Zwischenverbindungen darin, ähnlich denen in der geschichteten Unterbaugruppe 20, bereitzustellen.
- In dem nächsten Schritt, wie in Fig. 7 gezeigt, wird eine zweite geschichtete Unterbaugruppe 40' hergestellt, wobei diese Unterbaugruppe vorzugsweise auch drei Schichten elektrisch leitender Verdrahtung 41', 45' und 49' umfaßt, die, wie in der Unterbaugruppe 20', Signal-, Stromversorgungs- und/oder Massefunktionen umfassen können. In dieser Anordnung ist jedoch die entsprechende Verdrahtung für diese Schichten von geringerer Verdrahtungsdichte als die der ersten Unterbaugruppe 20', während die zweite Unterbaugruppe 40' einen geringeren Widerstand besitzt. Folglich kann die Verdrahtung für diese Schichten von größerer Dicke und/oder Breite als diejenige der ersten Unterbaugruppe sein. Bezeichnenderweise werden Durchgangslöcher 55' in der zweiten Unterbaugruppe 40' zu dieser Zeit (vor dem Verbinden mit der ersten Untergbaugruppe) bereitgestellt. Bedeutsamerweise besitzen diese zweiten Durchgangslöcher 55' weiterhin einen größeren äußeren Durchmesser, als die in der ersten Unterbaugruppe 20'. Beispielsweise können die Löcher 55' mit Durchmessern von etwa 102 µm (0.004 Zoll) bis etwa 254 µm (0,010 Zoll) verwendet werden.
- In Fig. 8 wurden beide geschichteten Unterbaugruppen 20' und 40' ausgerichtet, so daß von jedem entsprechende Durchgangslöcher auch relativ zueinander ausgerichtet sind. Eine Zwischenschicht von bekanntem klebenden Material (z.B. Verbundfolie) 91 wird als ein Verbindungsmittel verwendet. Dann werden beide geschichteten Unterbaugruppen vorzugsweise unter Verwendung von Laminierungsverfahren verbunden, wovon einige in der Technik bekannt sind. Beispielsweise können beide Unterbaugruppen einem Druck in dem Bereich von etwa 2,0685 MPa bis 3,4475 MPa (300 Pound pro Quadratzoll bis 500 Pound pro Quadratzoll) bei einer Temperatur von etwa 180 ºC ausgesetzt werden. Auf diese Weise erfolgt das Verbinden.
- Um eine positive elektrische Verbindung an der Zwischenposition der ausgerichteten Durchgangslöcher sicher zu stellen, ist es deshalb notwendig, dort den Anteil des Dielektrikums 91 zu entfernen. In einem Beispiel der Erfindung wird dies vorzugsweise durch Laserablation erreicht, wobei ein Laserstrahl 93 von der Seite der Verbundstruktur aus, die den größeren Durchmesser der Durchgangslöcher aufweist, ausgerichtet ist. Das Entfernen des Dielektrikums 91 wird, wie es in Fig. 9 gezeigt wird, dann erreicht, und darauf folgend wird eine zweite Schicht aus leitendem Material (Kupfer) 95 hinzugefügt (z.B. durch Plattieren).
- Wenn zusätzliche geschichtete Unterbaugruppen (z.B. 60' und 80') gewünscht werden, können diese auch mit entsprechend größeren Durchgangslöchern bereitgestellt werden und mit den vorhergehenden Unterbaugruppen, z.B. wie in Fig. 11 gezeigt, ausgerichtet werden. Ein dielektrischer Klebstoff 91 wird zwischen jeder Unterbaugruppe verwendet, und die ganze ausgerichtete Struktur wird dann verbunden (z.B. unter Verwendung der Laminierung, wie oben). Vorzugsweise ist dieser Verbund in einer Weise vor dem Entfernen des Dielektrikums an den ausgerichteten Durchgangsloch-Zwischenverbindungen verbunden, daß dieser Beseitigungsschritt (z.B. Laserablation) nur einmal für den ganzen Mehrschichtverbund durchgeführt werden kann. Die entsprechende Schicht des leitenden Kupfers kann dann zu den ausgerichteten Löchern dieser Struktur unter Verwendung der bekannten Verfahren (z.B. additives Plattieren) hinzugefügt werden. Wie auch in Fig. 11 gezeigt, können die entsprechenden Schichten der Leitungsverdrahtung für jede der nachfolgenden Unterbaugruppen wesentlich größer in der Dicke und/oder der Breite und/oder der Beabstandung sein, um den gewünschten, geringeren Widerstand sicherzustellen. Diese sich ergebende Struktur, ähnlich der in Fig.5, stellt infolgedessen wesentlich größere Verdrahtungsdichten auf einer Seite (dem oberen Abschnitt) der Struktur und wesentlich geringere Widerstände (und größere Stromaufnahmefähigkeit) auf der anderen, gegenüberliegenden Seite (dem unteren Abschnitt) sicher. Beispielsweise kann solch eine Struktur, wie in Fig. 1 veranschaulicht, eine erste geschichtete Unterbaugruppe (20') mit einer Verdrahtungsdichte von etwa 500 mm/25,4 mm² (500 Zoll/Zoll²) bis etwa 600 mm/25,4 mm² (600 Zoll/Zoll²) und einem entsprechenden Widerstand innerhalb des Bereichs von etwa 63 mΩ/mm (1,6 Ω/Zoll) bis etwa 94,5 mΩ/mm (2,4 Ω/Zoll), eine zweite geschichtete Unterbaugruppe (40') mit einer Verdrahtungsdichte von etwa 250 mm/25,4 mm² (250 Zoll/Zoll²) bis etwa 300 mm/25,4 mm² (300 Zoll/Zoll²) und einem Widerstand von etwa 26 mΩ/mm (0,66 Ω/Zoll) bis etwa 39,4 mΩ/mm (1,0 Ω/Zoll), eine dritte Unterbaugruppe (60') mit einer Verdrahtungsdichte von etwa 120 mm/25,4 mm² (120 Zoll/Zoll²) bis etwa 150 mm/25,4 mm² (150 Zoll/Zoll²) und einem Widerstand von etwa 9,8 mΩ/mm (0,25 Ω/Zoll) bis etwa 15,7 mΩ/mm (0,4 Ω/Zoll) und eine vierte geschichtete Unterbaugruppe (80') mit einer Verdrahtungsdichte von etwa 60 mm/25,4 mm² (60 Zoll/Zoll²) bis etwa 75 mm/25,4 mm² (75 Zoll/Zoll²) und einem Widerstand von etwa 4,3 mΩ/mm (0,11 Ω/Zoll) bis etwa 5,9 mΩ/mm (0,15 Ω/Zoll) einschließen. Solch eine Gesamtstruktur kann eine Gesamtdicke innerhalb des Bereichs von etwa 5,08 mm (0,20 Zoll) bis etwa 12,7 mm (0,50 Zoll) besitzen. Wie in der Ausführungsform der Fig. 1 bis 5 ist jede geschichtete Unterbaugruppe völlig geeignet, unabhängig vor dem endgültigen Einbau in die Verbundstruktur, geprüft zu werden. Folglich werden auch beim Verwenden dieser einzigartigen Lösung Kosteneinsparungen realisiert.
- In Fig. 12 bis 15 wird noch ein anderes Verfahren zur Herstellung einer Mehrschichtleiterplatten-Baugruppe der Erfindung gezeigt. In diesem Verfahren werden mehrere geschichtete Unterbaugruppen, wobei jede mehrere Durchgangslöcher darin einschließt, unabhängig gebildet und nachfolgend ausgerichtet (z.B. unter Verwendung externer Ausrichtungsmittel, wie oben beschrieben), so daß Durchgangslöcher in jedem der Unterbaugruppen mit entsprechenden anderen Durchgangslöchern ausgerichtet sind, um einen Verbund mit ausgerichteten Löchern, wie in Fig. 15 veranschaulicht, zu bilden. In der einfachsten Form sind jedoch nur zwei derartige geschichtete Unterbaugruppen (20", 40" in Fig. 12) erforderlich. Jede geschichtete Unterbaugruppe besitzt die geeignete Verdrahtungsdichte und Widerstände (z.B. wie für solche in den Fig. 1 bis 5).
- In Fig. 12 sind zwei solche geschichteten Unterbaugruppen 20" und 40" ausgerichtet, so daß die durch jede geführten Durchgangslöcher (35") ausgerichtet sind. Eine derartige Ausrichtung wird besser in der vergrößerten Ansicht der Fig. 13 abgebildet.
- Bezeichnenderweise schließt jedes Durchgangsloch einen verlängerten Abschnitt 101 des leitenden Materials (Kupfer) ein, der sich von jeder geschichteten Unterbaugruppe aus erstreckt und eine ausgewählte Fläche auf der äußeren Oberfläche davon einnimmt. Diese Verlängerungsabschnitte oder "Stege" 101 bestehen deshalb jeder aus einer dünnen Schicht aus Kupfermaterial und sind zum Ausrichten mit einem entsprechenden, ähnlich bemaßten Element auf der benachbarten Unterbaugruppe entworfen. Obwohl die Durchgangslöcher 35" so in jeder ausgerichteten Unterbaugruppe gezeigt werden, als seien sie im Durchmesser im wesentlichen ähnlich, ist es natürlich möglich, Löcher in einem dieser Unterbaugruppen bereitzustellen, die ein wenig größer in den Abmessungen sind, z.B. um eine endgültige Struktur in ähnlicher Form und Konfiguration wie die in Fig. 11 herzustellen.
- Eine dünne Schicht aus Zinn wird dann auf diese herausragenden Abschnitte 101 und ein wenig einwärts von jedem Durchgangsloch 35" bis zu einer vorher festgelegten Tiefe (z.B. 3,81 µm (0,00015 Zoll)) aufgebracht. Dann wird Druck (z.B. in der oben erwähnten Größe) auf die ausgerichteten Unterbaugruppen ausgeübt, während gleichzeitig diese Teile einer erhöhten Temperatur (z.B. von etwa 250 ºC bis etwa 300 ºC) ausgesetzt werden. Unter solchen Drücken und bei den Temperaturen schmilzt die Zinnschicht 103 und aufgrund der angewandten Drucke diffundiert es in das Kupfer der herausragenden Stegflächen 101, um eine im wesentlichen feste Struktur, wie in Fig. 14 veranschaulicht, zu bilden. Eine derartige Diffusion wird in Fig. 14 durch das Entfernen der Trennungslinien oder ähnlichem zwischen den aufeinanderstoßenden Stegflächen 101 anschaulich gezeigt, so daß eine solche aufeinanderstoßende Struktur nun als eine homogene Struktur dargestellt wird.
- Die Verwendung des obigen Materials, der Drucke und der Temperaturen ermöglicht einzigartig eine individuelle Ausrichtung zwischen den entsprechenden Unterbaugruppen (z.B. in dem Fall, daß unterschiedliche Steghöhen auftreten). Das bedeutet, daß die sich ergebende Zinnschmelze für jedes dieser paarigen Elemente eine Kompensation für unterschiedliche Dicken des Ausgangszustands der entsprechenden einzelnen darin verwendeten Elemente bereitstellt.
- In der Ausführungsform der Fig. 15 wurden vier geschichtete Unterbaugruppen auf diese Weise verbunden, um daraus die Verbundstruktur zu bilden. Diese nachfolgend geschichteten Unterbaugruppen werden durch die Bezugszeichen 60" und 80" repräsentiert, wobei jede vorzugsweise die drei Leitungsverdrahtungsschritten, ähnlich denen der vorhergehenden Ausführungsformen, umfaßt (wenn auch möglicherweise mit größeren Dicken und/oder Breiten und/oder Beabstandungen). Eine endgültige Struktur, die die operativen Eigenschaften (Verdrahtungsdichten und Widerstände) ähnlich zu denen, die in den Ausführungsformen der Fig. 1 bis 11 beschrieben werden, besitzt, ist infolgedessen möglich. Zusätzlich ist es auch möglich, jede dieser geschichteten Unterbaugruppen vor einem endgültigen Verbinden individuell zu prüfen. In dieser besonderen Ausführungsform ist es jedoch nicht notwendig eine zusätzliche leitende Schicht (Kupfer) bereitzustellen, wie es in der Ausführungsform der Fig. 11 notwendig war. Ein bevorzugtes dielektrisches Material für jede der geschichteten Unterbaugruppen, das in dieser Ausführungsform (Fig. 15) verwendet wird, ist Polyimid oder Polytetrafluorethylen (z.B. Teflon) ein bekanntes polymeres Material. Ein derartiges Material ist wegen der relativ hohen Temperaturen und/oder Drucke, denen der Verbund während des endgültigen Zusammenbaus ausgesetzt ist, bevorzugt.
- Obwohl die Mehrschichtstruktur in Fig. 15 eine gleiche Anzahl von Durchgangslöchern in jeder der geschichteten Unterbaugruppen veranschaulicht, wird vorausgesetzt, daß in einer bevorzugten Ausführungsform die Anzahl der Durchgangslöcher pro Unterbaugruppe sich ändern wird, und am meisten bevorzugt wird sie in der Anzahl von der oberen Schicht mit höherer Dichte (20") zur unteren Schicht mit geringerer Dichte (80") progressiv abfallen. Derartige zusätzliche Löcher, die eine im wesentlichen ähnliche Struktur ergeben, wie die in Fig. 5 abgebildete, können in jeder Unterbaugruppe vor dem vorher definierten Ausrichtungs- und Verbindungsverfahren vorgebohrt werden.
- Es wurde auf diese Weise eine Mehrschichtleiterplatten-Baugruppe gezeigt und beschrieben, in der im wesentlichen auf einer Seite der Leiterplatte größere Verdrahtungsdichten möglich sind, während auf der anderen Seite wesentlich geringere Widerstände (und entsprechend größere Stromaufnahmefähigkeiten) möglich sind. Eine derartige Struktur ermöglicht Schaltungsentwürfe, unter Beibehaltung erwünschter hoher Dichten, wie sie in vielen der heutigen Stromlaufentwürfe, als auch denen, die in der Zukunft erwartet werden, gefordert werden. Diese hierin definierten Verfahren ermöglichen eine individuelle Prüfung jeder einzelnen Unterbaugruppe, vor einem endgültigen Einbau innerhalb der Verbundstruktur und sichern infolgedessen Kosteneinsparungen gegenüber Verfahren, in denen ein derartiges Prüfen nur in der endgültigen Struktur möglich ist. Ein Austausch und/oder eine Reparatur der einzelnen Unterbaugruppen ist infolgedessen vor einem derartigen endgültigen Einbau möglich.
Claims (14)
1. Mehrschichtleiterplatten-Baugruppe, die eine erste und eine
zweite geschichtete Unterbaugruppe (20, 40) umfaßt, wobei
jede elektrisch leitende Verdrahtungen (21, 23, 25, 41, 45,
49) und mindestens ein Durchgangsloch (35) darin aufweist,
wobei die erste geschichtete Unterbaugruppe (20) eine
größere Verdrahtungsdichte besitzt als die zweite geschichtete
Unterbaugruppe, und die zweite geschichtete Unterbaugruppe
einen geringeren Widerstand als die erste geschichtete
Unterbaugruppe besitzt, und die
Mehrschichtleiterplatten-Baugruppe weiterhin mindestens eine weitere geschichtete
Unterbaugruppe einschließt, die zwischen der ersten und der
zweiten geschichteten Unterbaugruppe angeordnet ist, mit
einer Verdrahtungsdichte und/oder einem Widerstand, der
unterschiedlich von der ersten und der zweiten
geschichteten Unterbaugruppe ist und eine Baugruppe gebildet wird,
deren Dichte und/oder Widerstand von der ersten
geschichteten Unterbaugruppe zu der zweiten geschichteten
Unterbaugruppe abnimmt.
2. Mehrschichtleiterplatten-Baugruppe gemäß Anspruch 1, wobei
jede geschichtete Unterbaugruppe mehrere der
Durchgangslöcher (35,55,65,85) einschließt, die so in einem
vorbestimmten Muster darin angeordnet sind, daß mindestens einige der
Durchgangslöcher in der zweiten geschichteten
Unterbaugruppe mit entsprechenden der Durchgangslöcher in der ersten
geschichteten Unterbaugruppe passend ausgerichtet sind.
3. Mehrschichtleiterplatten-Baugruppe gemäß Anspruch 2, wobei
die Durchgangslöcher in der zweiten oder mindestens einer
weiteren geschichteten Unterbaugruppe, die mit
entsprechenden der Durchgangslöcher in der ersten geschichteten
Unterbaugruppe ausgerichtet sind, im wesentlichen in der Größe
ähnlich oder größer in den Abmessungen sind, als die Löcher
in der ersten geschichteten Baugruppe.
4. Mehrschichtleiterplatten-Baugruppe gemäß Anspruch 3, wobei
die Durchgangslöcher von geschichteter Unterbaugruppe zu
geschichteter Unterbaugruppe in der Größe ansteigen.
5. Mehrschichtleiterplatten-Baugruppe gemäß irgendeinem der
vorhergehenden Ansprüche 2 bis 4, wobei jedes der
ausrichtenden Durchgangslöcher eine kontinuierliche leitende
Schicht (37) darin einschließt.
6. Mehrschichtleiterplatten-Baugruppe gemäß irgendeinem der
vorhergehenden Ansprüche 2 bis 5, die weiterhin eine
dielektrische Schicht einschließt, die die geschichteten
Unterbaugruppen untereinander verbindet und im wesentlichen
die Positionen der Schnittstellen zwischen den
ausrichtenden Durchgangslöchern und den kontinuierlich leitenden
Schichten darin umrundet.
7. Mehrschichtleiterplatten-Baugruppe gemäß irgendeinem der
vorhergehenden Ansprüche 2 bis 6, wobei jedes der
ausrichtenden Durchgangslöcher einen verlängerten, leitenden
Endabschnitt (101) vorzugsweise aus Kupfer an dem Ende des
Durchgangsloches einschließt, das mit dem jeweiligen
anderen Durchgangsloch ausgerichtet ist, wobei die
verlängerten, leitenden Kontaktstegabschnitte von jedem der
ausrichtenden Durchgangslöcher elektrisch verbunden sind.
8. Mehrschichtleiterplatten-Baugruppe gemäß Anspruch 7, die
weiterhin eine gemeinsame Schicht leitenden Materials,
vorzugsweise aus Zinn, einschließt, das zwischen und in
Kontakt mit jedem der ausgerichteten und elektrisch
verbundenen leitenden Kontaktstegabschnitten angeordnet ist.
9. Mehrschichtleiterplatten-Baugruppe gemäß irgendeinem der
vorhergehenden Ansprüche, wobei jede der geschichteten
Unterbaugruppen ein dielektrisches Material (33) einschließt,
wobei das Material Polytetrafluorethylen umfaßt.
10. Verfahren zur Herstellung einer Mehrschichtleiterplatten-
Baugruppe, die mehrere geschichtete Unterbaugruppen (20,
40, 60, 80) einschließt, wobei jede eine elektrisch
leitende Verdrahtung (21, 23, 25, 41, 45, 61, 62, 81, 89) und
mindestens ein Durchgangsloch (35, 55, 65, 85) darin
aufweist, und das Verfahren umfaßt:
Bereitstellen mindestens eines der Durchgangslöcher in
jeder der geschichteten Unterbaugruppen;
Positionieren der geschichteten Unterbaugruppen relativ
zueinander, so daß jedes der Durchgangslöcher mit einem
jeweiligen Durchgangsloch in jedem der anderen
geschichteten Unterbaugruppen ausgerichtet ist;
Verbinden der geschichteten Unterbaugruppen, die die
ausgerichteten Durchgangslöcher aufweisen, miteinander, um eine
Mehrschichtstruktur zu bilden; und
Bereitstellen einer kontinuierlichen, leitenden Schicht
innerhalb jedem der ausgerichteten Durchgangslöcher, wobei
eine erste geschichtete Unterbaugruppe eine größere
Verdrahtungsdichte besitzt als eine zweite
Unterbaugruppenschicht und die zweite geschichtete Unterbaugruppe einen
geringeren Widerstand als die erste geschichtete
Unterbaugruppe besitzt, und eine weitere geschichtete
Unterbaugruppe, die zwischen der ersten und der zweiten geschichteten
Unterbaugruppe angeordnet ist, eine Verdrahtungsdichte
und/oder einen Widerstand aufweist, die bzw. der
unterschiedlich von der ersten und der zweiten geschichteten
Unterbaugruppe ist und eine Baugruppe gebildet wird, deren
Dichte und/oder Widerstand von der ersten geschichteten
Unterbaugruppe zu der zweiten geschichteten Unterbaugruppe
abnimmt.
11. Verfahren gemäß Anspruch 10, das weiterhin den Schritt des
Bereitstellens einer Menge von dielektrischem, klebendem
Material (91) zwischen den geschichteten Unterbaugruppen
vor ihrem Verbinden einschließt.
12. Verfahren gemäß Anspruch 11, das weiterhin den Schritt des
Entfernens selektierter Mengen des dielektrischen Materials
zwischen den geschichteten Unterbaugruppen nach dem
Verbinden einschließt, wobei die selektierten Mengen des
Materials im wesentlichen innerhalb der ausgerichteten
Durchgangslöcher angeordnet sind.
13. Verfahren gemäß Anspruch 12, wobei das Entfernen der
selektierten Mengen des Materials mittels Laser-Ablation
durchgeführt wird.
14. Elektronisches System, das mindestens eine
Mehrschichtleiterplatten-Baugruppe gemäß irgendeinem der vorhergehenden
Ansprüche umfaßt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/561,401 US5191174A (en) | 1990-08-01 | 1990-08-01 | High density circuit board and method of making same |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69117381D1 DE69117381D1 (de) | 1996-04-04 |
DE69117381T2 true DE69117381T2 (de) | 1996-09-26 |
Family
ID=24241803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69117381T Expired - Fee Related DE69117381T2 (de) | 1990-08-01 | 1991-07-01 | Mehrschichtleiterplatte und Verfahren zu ihrer Herstellung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5191174A (de) |
EP (1) | EP0469308B1 (de) |
JP (1) | JPH0719966B2 (de) |
DE (1) | DE69117381T2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007047708A1 (de) | 2007-10-05 | 2009-04-09 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Herstellung zumindest einer Leiterplatte |
Families Citing this family (152)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3226533B2 (ja) * | 1990-10-01 | 2001-11-05 | ソニー株式会社 | 多層配線基板及びその製造方法 |
EP0526133B1 (de) * | 1991-07-26 | 1997-03-19 | Nec Corporation | Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung |
AT401131B (de) * | 1992-05-15 | 1996-06-25 | Schrack Telecom | Mehrlagen-leiterplatte |
US5397861A (en) * | 1992-10-21 | 1995-03-14 | Mupac Corporation | Electrical interconnection board |
JP3355353B2 (ja) * | 1993-08-20 | 2002-12-09 | ケル株式会社 | 電気コネクタ |
US5359767A (en) * | 1993-08-26 | 1994-11-01 | International Business Machines Corporation | Method of making multilayered circuit board |
US5435480A (en) * | 1993-12-23 | 1995-07-25 | International Business Machines Corporation | Method for filling plated through holes |
US5723823A (en) * | 1994-06-09 | 1998-03-03 | Dell Usa, L.P. | Circuit board with enhanced rework configuration |
US6204453B1 (en) * | 1998-12-02 | 2001-03-20 | International Business Machines Corporation | Two signal one power plane circuit board |
JP2748890B2 (ja) * | 1995-06-14 | 1998-05-13 | 日本電気株式会社 | 有機樹脂多層配線基板およびその製造方法 |
US5736679A (en) * | 1995-12-26 | 1998-04-07 | International Business Machines Corporation | Deformable interconnect structure for connecting an internal plane to a through-hole in a multilayer circuit board |
US6147870A (en) * | 1996-01-05 | 2000-11-14 | Honeywell International Inc. | Printed circuit assembly having locally enhanced wiring density |
JP3395621B2 (ja) * | 1997-02-03 | 2003-04-14 | イビデン株式会社 | プリント配線板及びその製造方法 |
US5847936A (en) * | 1997-06-20 | 1998-12-08 | Sun Microsystems, Inc. | Optimized routing scheme for an integrated circuit/printed circuit board |
JP2894325B2 (ja) * | 1997-06-25 | 1999-05-24 | 日本電気株式会社 | 電子回路のシールド構造 |
TW421980B (en) * | 1997-12-22 | 2001-02-11 | Citizen Watch Co Ltd | Electronic component device, its manufacturing process, and collective circuits |
US6281446B1 (en) * | 1998-02-16 | 2001-08-28 | Matsushita Electric Industrial Co., Ltd. | Multi-layered circuit board and method of manufacturing the same |
US6720501B1 (en) * | 1998-04-14 | 2004-04-13 | Formfactor, Inc. | PC board having clustered blind vias |
WO1999056508A1 (en) * | 1998-04-29 | 1999-11-04 | Compunetics, Inc. | Rigid interconnect device and method of making |
JP3201345B2 (ja) * | 1998-05-13 | 2001-08-20 | 日本電気株式会社 | 多層プリント配線板 |
SE513341C2 (sv) * | 1998-10-06 | 2000-08-28 | Ericsson Telefon Ab L M | Arrangemang med tryckta kretskort samt metod för tillverkning därav |
US6175087B1 (en) * | 1998-12-02 | 2001-01-16 | International Business Machines Corporation | Composite laminate circuit structure and method of forming the same |
US6198634B1 (en) * | 1999-03-31 | 2001-03-06 | International Business Machines Corporation | Electronic package with stacked connections |
US6297458B1 (en) * | 1999-04-14 | 2001-10-02 | Dell Usa, L.P. | Printed circuit board and method for evaluating the inner layer hole registration process capability of the printed circuit board manufacturing process |
WO2000076281A1 (fr) | 1999-06-02 | 2000-12-14 | Ibiden Co., Ltd. | Carte a circuit imprime multicouche et procede de fabrication d'une telle carte |
JP3669219B2 (ja) * | 1999-08-10 | 2005-07-06 | 日本電気株式会社 | 多層プリント配線板 |
US6399898B1 (en) * | 1999-11-18 | 2002-06-04 | Nortel Networks Limited | Technique for coupling signals between circuit boards |
US6407341B1 (en) | 2000-04-25 | 2002-06-18 | International Business Machines Corporation | Conductive substructures of a multilayered laminate |
US6589820B1 (en) | 2000-06-16 | 2003-07-08 | Micron Technology, Inc. | Method and apparatus for packaging a microelectronic die |
US7069646B2 (en) * | 2000-06-19 | 2006-07-04 | Nortel Networks Limited | Techniques for reducing the number of layers in a multilayer signal routing device |
US6483044B1 (en) * | 2000-08-23 | 2002-11-19 | Micron Technology, Inc. | Interconnecting substrates for electrical coupling of microelectronic components |
US6979595B1 (en) | 2000-08-24 | 2005-12-27 | Micron Technology, Inc. | Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices |
US6838760B1 (en) * | 2000-08-28 | 2005-01-04 | Micron Technology, Inc. | Packaged microelectronic devices with interconnecting units |
US6388204B1 (en) | 2000-08-29 | 2002-05-14 | International Business Machines Corporation | Composite laminate circuit structure and methods of interconnecting the same |
US6931723B1 (en) * | 2000-09-19 | 2005-08-23 | International Business Machines Corporation | Organic dielectric electronic interconnect structures and method for making |
TW483293B (en) * | 2000-11-10 | 2002-04-11 | Via Tech Inc | Circuit daughter board and circuit board structure for stabilizing power source and strengthening grounding |
US6495770B2 (en) * | 2000-12-04 | 2002-12-17 | Intel Corporation | Electronic assembly providing shunting of electrical current |
US20040108862A1 (en) * | 2001-02-19 | 2004-06-10 | Kenji Azuma | Printed wiring board, multilayer printed wiring board, and method of detecting foreign matter and voids in inner layer of multilayer printed wiring board |
US6384341B1 (en) * | 2001-04-30 | 2002-05-07 | Tyco Electronics Corporation | Differential connector footprint for a multi-layer circuit board |
US6504111B2 (en) | 2001-05-29 | 2003-01-07 | International Business Machines Corporation | Solid via layer to layer interconnect |
US6930256B1 (en) | 2002-05-01 | 2005-08-16 | Amkor Technology, Inc. | Integrated circuit substrate having laser-embedded conductive patterns and method therefor |
US7334326B1 (en) | 2001-06-19 | 2008-02-26 | Amkor Technology, Inc. | Method for making an integrated circuit substrate having embedded passive components |
US6987661B1 (en) | 2001-06-19 | 2006-01-17 | Amkor Technology, Inc. | Integrated circuit substrate having embedded passive components and methods therefor |
JP4917225B2 (ja) * | 2001-09-28 | 2012-04-18 | ローム株式会社 | 半導体装置 |
US6941649B2 (en) * | 2002-02-05 | 2005-09-13 | Force10 Networks, Inc. | Method of fabricating a high-layer-count backplane |
US6831371B1 (en) | 2002-03-16 | 2004-12-14 | Amkor Technology, Inc. | Integrated circuit substrate having embedded wire conductors and method therefor |
US7028400B1 (en) | 2002-05-01 | 2006-04-18 | Amkor Technology, Inc. | Integrated circuit substrate having laser-exposed terminals |
US7399661B2 (en) * | 2002-05-01 | 2008-07-15 | Amkor Technology, Inc. | Method for making an integrated circuit substrate having embedded back-side access conductors and vias |
US6930257B1 (en) | 2002-05-01 | 2005-08-16 | Amkor Technology, Inc. | Integrated circuit substrate having laminated laser-embedded circuit layers |
US9691635B1 (en) | 2002-05-01 | 2017-06-27 | Amkor Technology, Inc. | Buildup dielectric layer having metallization pattern semiconductor package fabrication method |
US7633765B1 (en) | 2004-03-23 | 2009-12-15 | Amkor Technology, Inc. | Semiconductor package including a top-surface metal layer for implementing circuit features |
US20080043447A1 (en) * | 2002-05-01 | 2008-02-21 | Amkor Technology, Inc. | Semiconductor package having laser-embedded terminals |
US7548430B1 (en) | 2002-05-01 | 2009-06-16 | Amkor Technology, Inc. | Buildup dielectric and metallization process and semiconductor package |
US7670962B2 (en) | 2002-05-01 | 2010-03-02 | Amkor Technology, Inc. | Substrate having stiffener fabrication method |
US7424133B2 (en) * | 2002-11-08 | 2008-09-09 | Pictometry International Corporation | Method and apparatus for capturing, geolocating and measuring oblique images |
KR100499004B1 (ko) * | 2002-12-18 | 2005-07-01 | 삼성전기주식회사 | 광비아홀을 구비하는 인쇄회로기판 및 가공 공정 |
US7047628B2 (en) * | 2003-01-31 | 2006-05-23 | Brocade Communications Systems, Inc. | Impedance matching of differential pair signal traces on printed wiring boards |
US6936502B2 (en) * | 2003-05-14 | 2005-08-30 | Nortel Networks Limited | Package modification for channel-routed circuit boards |
US6817870B1 (en) * | 2003-06-12 | 2004-11-16 | Nortel Networks Limited | Technique for interconnecting multilayer circuit boards |
US6933596B2 (en) * | 2003-07-01 | 2005-08-23 | Northrop Grumman Corporation | Ultra wideband BGA |
EP1663569A4 (de) * | 2003-09-19 | 2009-04-15 | Viasystems Group Inc | Hinterbohrungssystem mit geschlossener schleife |
JP4401912B2 (ja) * | 2003-10-17 | 2010-01-20 | 学校法人早稲田大学 | 半導体多層配線板の形成方法 |
US7180171B1 (en) * | 2004-01-08 | 2007-02-20 | Smart Modular Technologies, Inc. | Single IC packaging solution for multi chip modules |
US10811277B2 (en) | 2004-03-23 | 2020-10-20 | Amkor Technology, Inc. | Encapsulated semiconductor package |
US11081370B2 (en) | 2004-03-23 | 2021-08-03 | Amkor Technology Singapore Holding Pte. Ltd. | Methods of manufacturing an encapsulated semiconductor device |
US7145238B1 (en) | 2004-05-05 | 2006-12-05 | Amkor Technology, Inc. | Semiconductor package and substrate having multi-level vias |
FR2877805B1 (fr) * | 2004-11-09 | 2007-03-16 | Sagem | Dispositif de filtrage d'interferences electromagnetiques pour un boitier metallique contenant du materiel electronique, et boitier metallique qui en est equipe |
US7307437B1 (en) * | 2005-03-24 | 2007-12-11 | Hewlett-Packard Development Company, L.P. | Arrangement with conductive pad embedment |
US8826531B1 (en) | 2005-04-05 | 2014-09-09 | Amkor Technology, Inc. | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers |
US20060261498A1 (en) * | 2005-05-17 | 2006-11-23 | Micron Technology, Inc. | Methods and apparatuses for encapsulating microelectronic devices |
JP4682028B2 (ja) * | 2005-11-28 | 2011-05-11 | Hoya株式会社 | 導電層の製造方法、導電層、及び、信号伝送基板 |
JP2007194423A (ja) * | 2006-01-19 | 2007-08-02 | Hitachi Ltd | プリント配線板のスルーホール構造及びプリント配線板 |
JP2007311990A (ja) * | 2006-05-17 | 2007-11-29 | Pentax Corp | 通信装置 |
US7873238B2 (en) | 2006-08-30 | 2011-01-18 | Pictometry International Corporation | Mosaic oblique images and methods of making and using same |
US7589398B1 (en) | 2006-10-04 | 2009-09-15 | Amkor Technology, Inc. | Embedded metal features structure |
US7550857B1 (en) | 2006-11-16 | 2009-06-23 | Amkor Technology, Inc. | Stacked redistribution layer (RDL) die assembly package |
US7750250B1 (en) | 2006-12-22 | 2010-07-06 | Amkor Technology, Inc. | Blind via capture pad structure |
US7608538B2 (en) * | 2007-01-05 | 2009-10-27 | International Business Machines Corporation | Formation of vertical devices by electroplating |
US7752752B1 (en) | 2007-01-09 | 2010-07-13 | Amkor Technology, Inc. | Method of fabricating an embedded circuit pattern |
US8593518B2 (en) * | 2007-02-01 | 2013-11-26 | Pictometry International Corp. | Computer system for continuous oblique panning |
US8520079B2 (en) * | 2007-02-15 | 2013-08-27 | Pictometry International Corp. | Event multiplexer for managing the capture of images |
US7833456B2 (en) * | 2007-02-23 | 2010-11-16 | Micron Technology, Inc. | Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece |
US8385672B2 (en) * | 2007-05-01 | 2013-02-26 | Pictometry International Corp. | System for detecting image abnormalities |
US9262818B2 (en) | 2007-05-01 | 2016-02-16 | Pictometry International Corp. | System for detecting image abnormalities |
US8323771B1 (en) | 2007-08-15 | 2012-12-04 | Amkor Technology, Inc. | Straight conductor blind via capture pad structure and fabrication method |
US7991226B2 (en) * | 2007-10-12 | 2011-08-02 | Pictometry International Corporation | System and process for color-balancing a series of oblique images |
US8531472B2 (en) | 2007-12-03 | 2013-09-10 | Pictometry International Corp. | Systems and methods for rapid three-dimensional modeling with real façade texture |
US8588547B2 (en) | 2008-08-05 | 2013-11-19 | Pictometry International Corp. | Cut-line steering methods for forming a mosaic image of a geographical area |
US20100159193A1 (en) * | 2008-12-18 | 2010-06-24 | Palo Alto Research Center Incorporated | Combined electrical and fluidic interconnect via structure |
US8872329B1 (en) | 2009-01-09 | 2014-10-28 | Amkor Technology, Inc. | Extended landing pad substrate package structure and method |
US7960827B1 (en) | 2009-04-09 | 2011-06-14 | Amkor Technology, Inc. | Thermal via heat spreader package and method |
US8401222B2 (en) | 2009-05-22 | 2013-03-19 | Pictometry International Corp. | System and process for roof measurement using aerial imagery |
US8623753B1 (en) | 2009-05-28 | 2014-01-07 | Amkor Technology, Inc. | Stackable protruding via package and method |
US8222538B1 (en) | 2009-06-12 | 2012-07-17 | Amkor Technology, Inc. | Stackable via package and method |
US8471154B1 (en) | 2009-08-06 | 2013-06-25 | Amkor Technology, Inc. | Stackable variable height via package and method |
US8796561B1 (en) | 2009-10-05 | 2014-08-05 | Amkor Technology, Inc. | Fan out build up substrate stackable package and method |
US9330494B2 (en) * | 2009-10-26 | 2016-05-03 | Pictometry International Corp. | Method for the automatic material classification and texture simulation for 3D models |
US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
US8536462B1 (en) | 2010-01-22 | 2013-09-17 | Amkor Technology, Inc. | Flex circuit package and method |
US8300423B1 (en) | 2010-05-25 | 2012-10-30 | Amkor Technology, Inc. | Stackable treated via package and method |
US8294276B1 (en) | 2010-05-27 | 2012-10-23 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
US8477190B2 (en) | 2010-07-07 | 2013-07-02 | Pictometry International Corp. | Real-time moving platform management system |
US8338229B1 (en) | 2010-07-30 | 2012-12-25 | Amkor Technology, Inc. | Stackable plasma cleaned via package and method |
US8717775B1 (en) | 2010-08-02 | 2014-05-06 | Amkor Technology, Inc. | Fingerprint sensor package and method |
KR20120017245A (ko) * | 2010-08-18 | 2012-02-28 | 삼성전기주식회사 | 인쇄회로기판 및 이의 제조방법 |
TW201218891A (en) * | 2010-10-18 | 2012-05-01 | Hon Hai Prec Ind Co Ltd | Printed circuit board |
CN102458034A (zh) * | 2010-10-19 | 2012-05-16 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
DE102010049499B4 (de) * | 2010-10-27 | 2014-04-10 | Curamik Electronics Gmbh | Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines solchen Substrates |
US8337657B1 (en) | 2010-10-27 | 2012-12-25 | Amkor Technology, Inc. | Mechanical tape separation package and method |
US8482134B1 (en) | 2010-11-01 | 2013-07-09 | Amkor Technology, Inc. | Stackable package and method |
US9748154B1 (en) | 2010-11-04 | 2017-08-29 | Amkor Technology, Inc. | Wafer level fan out semiconductor device and manufacturing method thereof |
US8525318B1 (en) | 2010-11-10 | 2013-09-03 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
US8557629B1 (en) | 2010-12-03 | 2013-10-15 | Amkor Technology, Inc. | Semiconductor device having overlapped via apertures |
US8535961B1 (en) | 2010-12-09 | 2013-09-17 | Amkor Technology, Inc. | Light emitting diode (LED) package and method |
US8823732B2 (en) | 2010-12-17 | 2014-09-02 | Pictometry International Corp. | Systems and methods for processing images with edge detection and snap-to feature |
US9721872B1 (en) | 2011-02-18 | 2017-08-01 | Amkor Technology, Inc. | Methods and structures for increasing the allowable die size in TMV packages |
US9013011B1 (en) | 2011-03-11 | 2015-04-21 | Amkor Technology, Inc. | Stacked and staggered die MEMS package and method |
KR101140113B1 (ko) | 2011-04-26 | 2012-04-30 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 |
CA2835290C (en) | 2011-06-10 | 2020-09-08 | Pictometry International Corp. | System and method for forming a video stream containing gis data in real-time |
US8653674B1 (en) | 2011-09-15 | 2014-02-18 | Amkor Technology, Inc. | Electronic component package fabrication method and structure |
US8633598B1 (en) | 2011-09-20 | 2014-01-21 | Amkor Technology, Inc. | Underfill contacting stacking balls package fabrication method and structure |
US8904632B2 (en) * | 2011-09-23 | 2014-12-09 | Harris Corporation | Method to make a multilayer circuit board with intermetallic compound and related circuit boards |
US9029962B1 (en) | 2011-10-12 | 2015-05-12 | Amkor Technology, Inc. | Molded cavity substrate MEMS package fabrication method and structure |
JP5628772B2 (ja) * | 2011-10-20 | 2014-11-19 | 日立オートモティブシステムズ株式会社 | プリント基板およびそれを用いた電子機器 |
TWI449152B (zh) | 2011-12-21 | 2014-08-11 | Ind Tech Res Inst | 半導體元件堆疊結構 |
US20130196539A1 (en) * | 2012-01-12 | 2013-08-01 | John Mezzalingua Associates, Inc. | Electronics Packaging Assembly with Dielectric Cover |
US9183538B2 (en) | 2012-03-19 | 2015-11-10 | Pictometry International Corp. | Method and system for quick square roof reporting |
KR101366461B1 (ko) | 2012-11-20 | 2014-02-26 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
US9799592B2 (en) | 2013-11-19 | 2017-10-24 | Amkor Technology, Inc. | Semicondutor device with through-silicon via-less deep wells |
US9545003B2 (en) * | 2012-12-28 | 2017-01-10 | Fci Americas Technology Llc | Connector footprints in printed circuit board (PCB) |
US9881163B2 (en) | 2013-03-12 | 2018-01-30 | Pictometry International Corp. | System and method for performing sensitive geo-spatial processing in non-sensitive operator environments |
US9244272B2 (en) | 2013-03-12 | 2016-01-26 | Pictometry International Corp. | Lidar system producing multiple scan paths and method of making and using same |
US9538636B1 (en) * | 2013-03-14 | 2017-01-03 | Macom Technology Solutions Holdings, Inc. | Blind via edge castellation |
US9753950B2 (en) | 2013-03-15 | 2017-09-05 | Pictometry International Corp. | Virtual property reporting for automatic structure detection |
US9275080B2 (en) | 2013-03-15 | 2016-03-01 | Pictometry International Corp. | System and method for early access to captured images |
KR101488590B1 (ko) | 2013-03-29 | 2015-01-30 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
JP6061195B2 (ja) * | 2013-04-05 | 2017-01-18 | 幸弘 西村 | ブレーキによる点灯制御機能をもった自転車用ライト装置 |
KR101607981B1 (ko) | 2013-11-04 | 2016-03-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지 |
AU2015204838B2 (en) | 2014-01-10 | 2020-01-02 | Pictometry International Corp. | Unmanned aircraft structure evaluation system and method |
US9292913B2 (en) | 2014-01-31 | 2016-03-22 | Pictometry International Corp. | Augmented three dimensional point collection of vertical structures |
CA2938973A1 (en) | 2014-02-08 | 2015-08-13 | Pictometry International Corp. | Method and system for displaying room interiors on a floor plan |
MX2018007935A (es) | 2016-01-08 | 2018-08-09 | Pictometry Int Corp | Sistemas y metodos para tomar, procesar, recuperar y visualizar imagenes desde vehiculos aereos no tripulados. |
AU2017221222B2 (en) | 2016-02-15 | 2022-04-21 | Pictometry International Corp. | Automated system and methodology for feature extraction |
US10671648B2 (en) | 2016-02-22 | 2020-06-02 | Eagle View Technologies, Inc. | Integrated centralized property database systems and methods |
CN105898982B (zh) * | 2016-06-30 | 2019-01-18 | 广东顺德施瑞科技有限公司 | 一种高压柔性线路板及多层柔性线路板 |
US9960328B2 (en) | 2016-09-06 | 2018-05-01 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
US10999939B2 (en) * | 2018-06-08 | 2021-05-04 | Unimicron Technology Corp. | Circuit carrier board and manufacturing method thereof |
US10892213B2 (en) * | 2018-12-28 | 2021-01-12 | Advanced Semiconductor Engineering, Inc. | Wiring structure and method for manufacturing the same |
CN110740591B (zh) * | 2019-10-25 | 2021-06-25 | 珠海杰赛科技有限公司 | 一种多层印制板的盲孔加工方法 |
EP4133912A4 (de) | 2020-04-07 | 2024-04-10 | Nextgin Technology B.v. | Verfahren und systeme zum hinterbohren einer mehrschichtigen leiterplatte |
US11355426B2 (en) * | 2020-07-31 | 2022-06-07 | Advanced Semiconductor Engineering, Inc. | Wiring structure and method for manufacturing the same |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3436819A (en) * | 1965-09-22 | 1969-04-08 | Litton Systems Inc | Multilayer laminate |
US3516156A (en) * | 1967-12-11 | 1970-06-23 | Ibm | Circuit package assembly process |
JPS61220499A (ja) * | 1985-03-27 | 1986-09-30 | 株式会社日立製作所 | 混成多層配線基板 |
JPH0716094B2 (ja) * | 1986-03-31 | 1995-02-22 | 日立化成工業株式会社 | 配線板の製造法 |
JPS63249394A (ja) * | 1987-04-06 | 1988-10-17 | 日本電気株式会社 | 多層回路基板 |
US4788766A (en) * | 1987-05-20 | 1988-12-06 | Loral Corporation | Method of fabricating a multilayer circuit board assembly |
US4803450A (en) * | 1987-12-14 | 1989-02-07 | General Electric Company | Multilayer circuit board fabricated from silicon |
US4854038A (en) * | 1988-03-16 | 1989-08-08 | International Business Machines Corporation | Modularized fabrication of high performance printed circuit boards |
US4967314A (en) * | 1988-03-28 | 1990-10-30 | Prime Computer Inc. | Circuit board construction |
-
1990
- 1990-08-01 US US07/561,401 patent/US5191174A/en not_active Expired - Lifetime
-
1991
- 1991-07-01 DE DE69117381T patent/DE69117381T2/de not_active Expired - Fee Related
- 1991-07-01 EP EP91110864A patent/EP0469308B1/de not_active Expired - Lifetime
- 1991-07-18 JP JP3202240A patent/JPH0719966B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007047708A1 (de) | 2007-10-05 | 2009-04-09 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Herstellung zumindest einer Leiterplatte |
Also Published As
Publication number | Publication date |
---|---|
EP0469308A1 (de) | 1992-02-05 |
DE69117381D1 (de) | 1996-04-04 |
EP0469308B1 (de) | 1996-02-28 |
JPH04233794A (ja) | 1992-08-21 |
US5191174A (en) | 1993-03-02 |
JPH0719966B2 (ja) | 1995-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69117381T2 (de) | Mehrschichtleiterplatte und Verfahren zu ihrer Herstellung | |
DE69104750T2 (de) | Verfahren zur Herstellung von Mehrschichtplatinen. | |
DE69028765T2 (de) | Direktionelle Streifenleitungsstruktur und Herstellung einer derartigen Struktur | |
DE69200500T2 (de) | Gestufte Mehrlagenverbindungsplatte und Herstellungsmethoden. | |
DE69331511T2 (de) | Zweiseitig gedruckte Leiterplatte, mehrschichtige Leiterplatte und Verfahren zur Herstellung | |
DE68926055T2 (de) | Herstellungsverfahren einer mehrschichtigen Leiterplatte | |
DE2702844C2 (de) | Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung | |
DE69730629T2 (de) | Leiterplatte und Elektronikkomponente | |
DE2212735C3 (de) | Hochfrequenz-Übertragungsleitung in Streifenleiterbauweise | |
DE69634597T2 (de) | Mehrschichtige leiterplatte, vorgefertigtes material für diese leiterplatte, verfahren zur herstellung einer mehrschichtigen leiterplatte, packung elektronischer bauelemente und verfahren zur herstellung vertikaler, elektrisch leitender verbindungen | |
DE69708879T2 (de) | Z-achsenzwischenverbindungsverfahren und schaltung | |
DE69728234T2 (de) | Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen | |
DE69218319T2 (de) | Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung | |
DE102006050890B4 (de) | Verfahren zur Herstellung einer Leiterplatte mit feinen Leiterstrukturen und lötaugenfreien Durchkontaktierungen | |
DE3020196C2 (de) | Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung | |
DE4100233A1 (de) | Verfahren zum herstellen gedruckter schaltungen | |
EP0175045A2 (de) | Verfahren zur Herstellung von durchkontaktierten flexiblen Leiterplatten für hohe Biegebeanspruchung | |
DE4134617A1 (de) | Verbindungsvorrichtung mit in gleicher ebene liegenden kontakthoeckern und das verfahren zur herstellung einer derartigen vorrichtung | |
DE19615395A1 (de) | Elektrostatische Schutzvorrichtung und Verfahren zu ihrer Herstellung | |
DE69024704T2 (de) | Verfahren zur Herstellung einer mehrschichtigen Zwischenverbindungs-Leiterplattenanordnung unter Anwendung der Dünnfilmtechnik | |
DE112008003532T5 (de) | Verfahren zum Herstellen eines Mehrschichtverdrahtungssubstrats | |
DE4020498C2 (de) | Verfahren zum Herstellen von Multiwire-Leiterplatten mit isolierten Metalleitern und/oder optischen Leitern | |
DE102007060510A1 (de) | Leiterplatten-Herstellungsverfahren, Leiterplatte und elektronische Anordnung | |
CH630202A5 (en) | Process for producing a printed circuit board having rigid areas and at least one flexible area | |
EP0451541B1 (de) | Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |