JP2748890B2 - 有機樹脂多層配線基板およびその製造方法 - Google Patents

有機樹脂多層配線基板およびその製造方法

Info

Publication number
JP2748890B2
JP2748890B2 JP7146643A JP14664395A JP2748890B2 JP 2748890 B2 JP2748890 B2 JP 2748890B2 JP 7146643 A JP7146643 A JP 7146643A JP 14664395 A JP14664395 A JP 14664395A JP 2748890 B2 JP2748890 B2 JP 2748890B2
Authority
JP
Japan
Prior art keywords
layer
organic resin
laminated
conductive
flat plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7146643A
Other languages
English (en)
Other versions
JPH08340179A (ja
Inventor
田中　　慎二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7146643A priority Critical patent/JP2748890B2/ja
Priority to US08/662,005 priority patent/US5909009A/en
Priority to FR9607442A priority patent/FR2735647B1/fr
Publication of JPH08340179A publication Critical patent/JPH08340179A/ja
Application granted granted Critical
Publication of JP2748890B2 publication Critical patent/JP2748890B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0379—Stacked conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は有機樹脂多層配線基板お
よびその製造方法に関し、特に積層ブロック体同士を接
着させる有機樹脂多層配線基板およびその製造方法に関
する。
【０００２】
【従来の技術】近年、高配線密度を要求される大型コン
ピュータ用配線基板として、セラミック基板上にポリイ
ミド樹脂を層間絶縁に使用した多層配線基板が使用され
ている。このポリイミド・セラミック多層配線基板は、
セラミック基板上にポリイミド前駆体ワニスを塗布、乾
燥し、この塗布膜にヴィアホールを形成するポリイミド
樹脂絶縁層形成工程と、フォトリソグラフィー、真空蒸
着およびメッキ法を使用した配線層形成工程とからな
り、かつ、この一連の工程を繰り返すことによりポリイ
ミド多層配線層の形成を行っていた。
【０００３】これに代るポリイミド多層配線基板の製造
方法として、（１）基板を複数のブロックに分割し製造
する方法がある。この方法を用いたポリイミド多層配線
基板の製造方法の一例が特開平５−２０６６４３号公報
に開示されている。この方法は、予め製造された複数の
ブロック同士を接着することによりポリイミド多層配線
基板を得るというものである。
【０００４】また、この基板を複数のブロックに分割し
製造する方法の他の一例が、（２）特開平４−１５２６
９４号公報に開示されている。この（２）の技術と前述
した（１）の技術との差異は、（１）の技術が配線層間
の電気的接続に金属バンプを使用しているのに対し、
（２）の技術は貫通ヴィアホールを使用していることで
ある。
【０００５】
【発明が解決しようとする課題】しかし、先行技術
（１），（２）はいずれも下層から接地または給電層、
ポリイミド絶縁層、信号層、ポリイミド絶縁層、接地ま
たは給電層、ポリイミド絶縁層の順に積層した積層ブロ
ックを２個備え、この最上層部のポリイミド絶縁層同士
を接着する構成であったため、全体として層数が多くな
り、よって高多層になるほど配線基板の製造日数が長く
なるという欠点があった。
【０００６】そこで本発明の目的は、従来の配線基板よ
り層数を減らすことが可能な有機樹脂多層配線基板およ
びその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】前記課題を解決するため
に本発明は、各々複数の導体配線層と複数の有機樹脂絶
縁層とが交互に積層され最上層が前記有機樹脂絶縁層で
ある積層ブロックと、前記最上層の有機樹脂絶縁層の上
面に形成され接地または給電層として使用される導電性
樹脂層と、この導電性樹脂層の表面に設けたヴィアホー
ルを介して前記積層ブロック内部の前記導体配線層と電
気的に接続される金属バンプとを有することを特徴とす
る。
【０００８】
【作用】積層ブロックの最上層をなす有機樹脂絶縁層の
上面に導電性樹脂層を形成して積層体を構成する。この
導電性樹脂層を接地または給電層とし、２個の積層構造
体の導電性樹脂層同士を接着することにより、従来の積
層構造体の最上層に形成していた導電配線層と有機樹脂
絶縁層のうち有機樹脂絶縁層を省くことができる。
【０００９】
【実施例】以下、本発明の実施例について添付図面を参
照しながら説明する。図１〜図２６は本発明に係る有機
樹脂多層配線基板の製造方法の一実施例の工程図であ
る。
【００１０】まず、有機樹脂多層配線基板を構成する２
個の積層構造体Ａ，Ｂの構成について説明する。
【００１１】図９は２個の積層構造体のうちの一方の積
層構造体の完成図である。一方の積層構造体Ａは、入出
力ピンまたは電源ピン２を有するセラミック基板１の上
面に、接地または給電層３、ポリイミド樹脂４、信号配
線６、ポリイミド樹脂７、信号配線６、ポリイミド樹脂
８、第２接地層または給電層（以下、導電性樹脂層とい
う。）９を積層し、上面に信号配線６と電気的に接続さ
れる金属バンプ１３を設けたものである。なお、信号配
線６は２個で一組をなすが便宜上同一番号を付す。
【００１２】図１８は２個の積層構造体のうちの他方の
積層構造体の完成図である。他方の積層構造体Ｂは、石
英ガラス平板１４の上面に、ポリイミド樹脂１５、接地
または給電層１６、ポリイミド樹脂１７、信号配線１
９、ポリイミド樹脂２０、信号配線１９、ポリイミド樹
脂２１、第２接地層または給電層（以下、導電性樹脂層
という。）２２を積層し、上面に信号配線１９と電気的
に接続される金属バンプ２６を設けたものである。な
お、信号配線１９は２個で一組をなすが便宜上同一番号
を付す。
【００１３】図１９は２個の積層構造体を仮固定した状
態を示す工程図である。積層構造体Ａの導電性樹脂層９
と積層構造体Ｂの導電性樹脂層２２とを仮固定し、さら
に後述するが石英ガラス平板１４を除去することにより
有機樹脂多層配線基板が完成する。
【００１４】なお、本実施例では、配線層間絶縁膜厚２
０μｍ、配線幅２５μｍ、配線膜厚１０μｍである。さ
らに、配線間を接続する後述するヴィアホールの径は１
００μｍである。また、ポリイミド樹脂には低熱膨張率
感光性ポリイミドを用いる。また、導電性樹脂として銀
フィラー入り熱硬化型導電性エポキシ樹脂系樹脂を用
い、配線金属には金を用いる。なお、低熱膨張ポリイミ
ドとは熱膨脹係数１０ｐｐｍ〜３０ｐｐｍのものをい
う。
【００１５】次に、この有機樹脂多層配線基板の製造方
法につき、工程順に説明する。まず、積層構造体Ａの製
造方法から説明する。
【００１６】（１）図１に示すように、入出力信号ピン
または電源ピン２が裏面にあるセラミック基板１上に接
地または給電層３をフォトレジストを用いたフォトリソ
グラフィーでパターン化し、電解金メッキを行い接地ま
たは給電層を形成する（工程１）。
【００１７】（２）次に、図２に示すように、低熱膨張
率感光性ポリイミドワニス４を工程１で接地または給電
層３を形成したセラミック基板１上に塗布し、露光・現
像を行い所定の位置にヴィアホール５を形成し、キュア
を行う（工程２）。
【００１８】（３）次に、図３に示すように、一組の信
号配線層６を層間絶縁に低熱膨張率感光性ポリイミド７
を用いて形成する。形成方法は、工程１で接地または接
続層を形成した方法で信号配線層６を形成し、工程２で
絶縁層を形成した方法で信号配線層間絶縁層を形成する
（工程３）。
【００１９】（４）次に、図４に示すように、低熱膨張
率感光性ポリイミドワニス８を工程３で形成した信号配
線６上に塗布しキュアを行い（工程４）、（５）図５に
示すように、銀フィラー入り熱硬化性導電性エポキシ系
樹脂（導電性樹脂）を工程４で形成したポリイミド層８
上にディスペンサーまたはスクリーン印刷で供給し、導
電性樹脂層９（２０μｍ）を形成する（工程５）。
【００２０】（６）次に、図６に示すように、この導電
性樹脂層９上にフォトレジストを用いたフォトリソグラ
フィーでパターン化し、エキシマレーザを用いて２００
μｍ径のヴィアホール１０を形成する（工程６）。
【００２１】（７）次に、図７に示すように、工程６で
形成したヴィアホール１０に低熱膨張率感光性ポリイミ
ドワニス１１を埋め込み（工程７）、（８）図８に示す
ように、露光現像を行い、ヴィアホール１０より小さい
１００μｍ径のヴィアホール１２を形成した後キュアす
る（工程８）。
【００２２】（９）次に、図９に示すように、工程８で
形成したヴィアホール１２に、工程１０以降で形成する
多層配線層と電気的接続を行う位置に金属バンプ１３を
形成する（工程９）。
【００２３】金属バンプ１３はフォトレジストを使用し
たフォトリソグラフィーでパターン化し、メッキによっ
て形成される。バンプメタルは４層からなっている。最
も配線パターンに近い層から、ニッケル、金、錫、金の
順で電解メッキにより形成される。夫々厚さは、３μ
ｍ、８μｍ、１１μｍ、８μｍである。
【００２４】また、ニッケル層を３μｍ形成した上に錫
／鉛半田のメッキを３０μｍ形成することも可能であ
る。この時、錫／鉛の比は共晶（６３／３７）、または
９５：５である。これで積層構造体Ａが完成する。
【００２５】次に、積層構造体Ｂの製造方法について説
明する。
【００２６】（１０）まず、図１０に示すように、厚さ
２ｍｍの石英ガラス平板１４上に低熱膨脹率感光性ポリ
イミド１５にて厚さ１０μｍの均一層を形成し、その低
熱膨脹率感光性ポリイミド１５の上面にフォトレジスト
を使用したフォトリソグラフィーにより接地または給電
層１６を形成する（工程１０）。
【００２７】（１１）次に、図１１に示すように、低熱
膨脹率感光性ポリイミドワニス１７を、工程１０で接地
または給電層１６を形成した石英ガラス平板１４上に塗
布し、露光・現像を行い所定の位置にヴィアホール１８
を形成し、キュアを行う（工程１１）。
【００２８】（１２）次に、図１２に示すように、一組
の信号配線層１９を層間絶縁に低熱膨脹率感光性ポリイ
ミド２０を用いて形成する。形成方法は、工程１で接地
または給電層を形成した方法で信号配線層１９を形成
し、工程３で絶縁層を形成した方法で信号配線間絶縁層
（低熱膨脹率感光性ポリイミド）２０を形成する（工程
１２）。
【００２９】（１３）次に、図１３に示すように、工程
１２で形成した信号配線層１９上に、工程４で形成した
方法でポリイミド絶縁層２１を形成する（工程１３）。
【００３０】（１４）次に、図１４に示すように、工程
１３で形成したポリイミド絶縁層２１上に、工程５で形
成した方法で導電性樹脂層２２を形成する（工程１
４）。
【００３１】（１５）次に、図１５に示すように、工程
１４で形成した導電性樹脂層２２上に、工程６の方法で
２００μｍ径のヴィアホール２３を形成する（工程１
５）。
【００３２】（１６）次に、図１６に示すように、工程
１５で形成したヴィアホール２３に、低熱膨脹率感光性
ポリイミドワニス２４を埋め込み（工程１６）、（１
７）次に、図１７に示すように、ヴィアホール２３より
径が小さい１００μｍ径のヴィアホール２５を形成した
後キュアする（工程１７）。
【００３３】（１８）次に、図１８に示すように、工程
１７で形成したヴィアホール２５に、工程９の方法で電
気的接続を行う位置に金属バンプ２６を形成する（工程
１８）。これで積層構造体Ｂが完成する。
【００３４】次に、積層構造体ＡおよびＢを接着する工
程について説明する。
【００３５】（１９）図１９に示すように、積層構造体
Ａの金属バンプ１３と積層構造体Ｂの接続用バンプ２６
とを位置合わせした後、ゲル状のシアノアクリレート系
接着剤をディスペンサーにより導電性樹脂層９，２２上
に塗布し、一時的に仮固定する（工程１９）。
【００３６】（２０）次に、図２０に示すように、仮固
定済みの石英ガラス平板１４からエキシマレーザ２７を
照射すると、図２１，２２に示すように、石英ガラス平
板１４とポリイミド均一層１５界面のポリイミドが光化
学反応により除去され、石英ガラス平板１４を剥離する
ことが可能となる（工程２０）。エキシマレーザの照射
条件は次の通りである。レーザガスはＫｒＦ、エネルギ
ー密度は０．８Ｊ／ｃｍ2 、周波数は５０Ｈｚでポリイ
ミドを約１μｍ除去することができる。
【００３７】（２１）次に、図２３に示すように、工程
２０にて新たに露出したポリイミド１５にドライエッチ
ングプロセスを行い、信号配線１９の位置にヴィアホー
ル２８を形成する（工程２１）。
【００３８】（２２）次に、図２４に示すように、工程
２１で形成したポリイミド１５上のヴィアホール２８に
ＬＳＩ接続パッド２９を形成する。このＬＳＩ接続パッ
ド２９の形成方法は、フォトレジストをフォトリソグラ
フィーでパターン化し銅メッキで行う（工程２２）。
【００３９】（２３）そして最後に、加圧・加熱条件下
において積層構造体Ａ側の導電性樹脂層面９と積層構造
体Ｂ側の導電性樹脂層面２２とを接着し、さらに積層構
造体Ａ側の金属バンプ１３と積層構造体Ｂ側の金属バン
プ２６とを電気的に接続すると有機樹脂多層配線基板は
完成する（工程２３）。
【００４０】次に、積層構造体Ｂを複数積層した後に積
層構造体Ａと接着する方法について説明する。
【００４１】（２４）まず、工程１〜工程２０の図２２
まで進んだ後、図２５に示すように、上面のポリイミド
１５をドライエッチングプロセスで全面除去し、導電性
樹脂層１６を露出させる（工程２４）。
【００４２】（２５）次に、図２６に示すように、その
露出した導電性樹脂層１６上に新たな導電性樹脂層３０
を形成する。そして、別途、石英ガラス１４上に工程１
０〜１８と同様の工程で形成した積層構造体Ｂをこの導
電性樹脂層３０と位置合わせして積層する。（工程２
５）。
【００４３】（２６）そして、さらに積層する場合は工
程２０，２１，２２，２４，２５を必要回数繰り返して
行う（工程２６）。
【００４４】（２７）次に、必要回数の積層が終了した
後、工程２５から工程２０に戻り、工程２０，２１，２
２，２３の順に処理を行うことにより有機樹脂多層配線
基板は完成する（工程２７）。
【００４５】なお、セラミック基板１の代わりにポリイ
ミド基板を用いることもできる。
【００４６】また、金属バンプ１３，２６を設ける工程
は、導電性樹脂層９，２２の表面にドライエッチングプ
ロセスまたはウェットエッチングプロセスにより貫通ス
ルーホール１０，２３を形成する工程と、その貫通スル
ーホール１０，２３を有機樹脂１１，２４で埋め、その
有機樹脂１１，２４に貫通スルーホール１０，２３より
も径の小さいヴィアホール１２，２５を形成する工程
と、そのヴィアホール１２，２５に金属バンプ１３，２
６を形成し、その金属バンプ１２，２６を積層ブロック
内部の前記導体配線層６，１９と電気的に接続させる工
程とからなる。
【００４７】
【発明の効果】本発明によれば、各々の積層構造体の最
上層に接地または給電層となる導電性樹脂層を形成し、
この導電性樹脂層同士を接着するよう構成したため、従
来各積層構造体の最上層に形成していた有機樹脂絶縁層
を省くことができる。
【００４８】従って、層数を減らすことができるため、
配線基板の製造時間を短縮することができるという効果
がある。
【図面の簡単な説明】
【図１】本発明に係る有機樹脂多層配線基板の製造方法
の一実施例（積層構造体Ａ）のの工程図である。
【図２】同一実施例（積層構造体Ａ）の工程図である。
【図３】同一実施例（積層構造体Ａ）の工程図である。
【図４】同一実施例（積層構造体Ａ）の工程図である。
【図５】同一実施例（積層構造体Ａ）の工程図である。
【図６】同一実施例（積層構造体Ａ）の工程図である。
【図７】同一実施例（積層構造体Ａ）の工程図である。
【図８】同一実施例（積層構造体Ａ）の工程図である。
【図９】同一実施例（積層構造体Ａ）の工程図である。
【図１０】同一実施例（積層構造体Ｂ）の工程図であ
る。
【図１１】同一実施例（積層構造体Ｂ）の工程図であ
る。
【図１２】同一実施例（積層構造体Ｂ）の工程図であ
る。
【図１３】同一実施例（積層構造体Ｂ）の工程図であ
る。
【図１４】同一実施例（積層構造体Ｂ）の工程図であ
る。
【図１５】同一実施例（積層構造体Ｂ）の工程図であ
る。
【図１６】同一実施例（積層構造体Ｂ）の工程図であ
る。
【図１７】同一実施例（積層構造体Ｂ）の工程図であ
る。
【図１８】同一実施例（積層構造体Ｂ）の工程図であ
る。
【図１９】同一実施例（積層構造体Ａ＋Ｂ）の工程図で
ある。
【図２０】同一実施例（積層構造体Ａ＋Ｂ）の工程図で
ある。
【図２１】同一実施例（積層構造体Ａ＋Ｂ）の工程図で
ある。
【図２２】同一実施例（積層構造体Ａ＋Ｂ）の工程図で
ある。
【図２３】同一実施例（積層構造体Ａ＋Ｂ）の工程図で
ある。
【図２４】同一実施例（積層構造体Ａ＋Ｂ）の工程図で
ある。
【図２５】同一実施例（積層構造体Ａ＋Ｂ）の工程図で
ある。
【図２６】同一実施例（積層構造体Ａ＋Ｂ）の工程図で
ある。
【符号の説明】
１ セラミック基板 ３ 接地または給電層 ４，７，８ ポリイミド樹脂 ６，１９ 信号配線 ９，２２ 第２接地層または給電層 １２，２５ ヴィアホール １３，２６ 金属バンプ １４ 石英ガラス平板 １５，１７，２０，２１ ポリイミド樹脂 Ａ，Ｂ 積層構造体

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 各々複数の導体配線層と複数の有機樹脂
    絶縁層とが交互に積層され最上層が前記有機樹脂絶縁層
    である積層ブロックと、前記最上層の有機樹脂絶縁層の
    上面に形成され接地または給電層として使用される導電
    性樹脂層と、この導電性樹脂層の表面に設けたヴィアホ
    ールを介して前記積層ブロック内部の前記導体配線層と
    電気的に接続される金属バンプとを有することを特徴と
    する有機樹脂多層配線基板。
  2. 【請求項２】 前記有機樹脂絶縁層はポリイミド層であ
    ることを特徴とする請求項１記載の有機樹脂多層配線基
    板。
  3. 【請求項３】 各々複数の導体配線層と複数の有機樹脂
    絶縁層とが交互に積層され最上層が前記有機樹脂絶縁層
    である積層ブロックと、前記最上層の有機樹脂絶縁層の
    上面に形成され接地または給電層として使用される導電
    性樹脂層と、この導電性樹脂層の表面に設けたヴィアホ
    ールを介して前記積層ブロック内部の前記導体配線層と
    電気的に接続される金属バンプとを有する有機樹脂多層
    配線基板を２個備え、双方の有機樹脂多層配線基板の前
    記導電性樹脂層同士および前記金属バンプ同士を接着し
    てなることを特徴とする有機樹脂多層配線基板。
  4. 【請求項４】 硬質の平板上に複数の導体配線層と複数
    の有機樹脂絶縁層とを交互に積層し最上層が前記有機樹
    脂絶縁層である積層ブロックを形成する工程と、前記最
    上層の有機樹脂絶縁層の上面に接地または給電層として
    使用される導電性樹脂層を形成する工程と、前記導電性
    樹脂層の表面にヴィアホールを形成し、このヴィアホー
    ルを介して前記積層ブロック内部の前記導体配線層と電
    気的に接続させる金属バンプを設ける工程と、前記各工
    程を経て得られる２個の積層構造体を前記導電性樹脂層
    同士および前記金属バンプ同士で電気的に接続する工程
    と、前記２個の積層構造体のうち一方の積層構造体の平
    板を剥離する工程と、前記平板が剥離される面側に前記
    積層ブロック内部の前記導体配線層と電気的に接続され
    る接続パッドを設ける工程とからなることを特徴とする
    有機樹脂多層配線基板の製造方法。
  5. 【請求項５】 前記２個の積層構造体の平板のうち、前
    記剥離される側の平板は石英ガラス基板であり、他方の
    平板はセラミック基板であることを特徴とす る請求項４
    記載の有機樹脂多層配線基板の製造方法。
  6. 【請求項６】 前記２個の積層構造体の平板のうち、前
    記剥離される側の平板は石英ガラス基板であり、他方の
    平板はポリイミド基板であることを特徴とする請求項４
    記載の有機樹脂多層配線基板の製造方法。
  7. 【請求項７】 前記金属バンプを設ける工程は、前記導
    電性樹脂層の表面に貫通スルーホールを形成する工程
    と、その貫通スルーホールを有機樹脂で埋め、その有機
    樹脂に前記貫通スルーホールよりも径の小さいヴィアホ
    ールを形成する工程と、そのヴィアホールに金属バンプ
    を形成し、その金属バンプを前記積層ブロック内部の前
    記導体配線層と電気的に接続させる工程とからなること
    を特徴とする請求項４〜６いずれかに記載の有機樹脂多
    層配線基板の製造方法。
JP7146643A 1995-06-14 1995-06-14 有機樹脂多層配線基板およびその製造方法 Expired - Fee Related JP2748890B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7146643A JP2748890B2 (ja) 1995-06-14 1995-06-14 有機樹脂多層配線基板およびその製造方法
US08/662,005 US5909009A (en) 1995-06-14 1996-06-12 Laminate organic resin wiring board and method of producing the same
FR9607442A FR2735647B1 (fr) 1995-06-14 1996-06-14 Carte de cablages en resine organique stratifiee et procede pour sa fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7146643A JP2748890B2 (ja) 1995-06-14 1995-06-14 有機樹脂多層配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
JPH08340179A JPH08340179A (ja) 1996-12-24
JP2748890B2 true JP2748890B2 (ja) 1998-05-13

Family

ID=15412373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7146643A Expired - Fee Related JP2748890B2 (ja) 1995-06-14 1995-06-14 有機樹脂多層配線基板およびその製造方法

Country Status (3)

Country Link
US (1) US5909009A (ja)
JP (1) JP2748890B2 (ja)
FR (1) FR2735647B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627998B1 (en) * 2000-07-27 2003-09-30 International Business Machines Corporation Wafer scale thin film package
JP2004039867A (ja) * 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
US7488601B2 (en) * 2003-06-20 2009-02-10 Roche Diagnostic Operations, Inc. System and method for determining an abused sensor during analyte measurement
US7932170B1 (en) 2008-06-23 2011-04-26 Amkor Technology, Inc. Flip chip bump structure and fabrication method
KR101109344B1 (ko) * 2009-10-20 2012-01-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4679321A (en) * 1985-10-18 1987-07-14 Kollmorgen Technologies Corporation Method for making coaxial interconnection boards
JP2510747B2 (ja) * 1990-02-26 1996-06-26 株式会社日立製作所 実装基板
US5191174A (en) * 1990-08-01 1993-03-02 International Business Machines Corporation High density circuit board and method of making same
JP2850518B2 (ja) * 1990-10-17 1999-01-27 日本電気株式会社 有機樹脂多層配線基板および有機樹脂多層配線基板の製造方法
JP2551224B2 (ja) * 1990-10-17 1996-11-06 日本電気株式会社 多層配線基板および多層配線基板の製造方法
JP2776096B2 (ja) * 1991-11-18 1998-07-16 日本電気株式会社 ポリイミド多層配線基板の製造方法
JPH04312999A (ja) * 1991-01-09 1992-11-04 Nec Corp ポリイミド多層配線基板およびその製造方法
CA2059020C (en) * 1991-01-09 1998-08-18 Kohji Kimbara Polyimide multilayer wiring board and method of producing same
US5258236A (en) * 1991-05-03 1993-11-02 Ibm Corporation Multi-layer thin film structure and parallel processing method for fabricating same
US5340947A (en) * 1992-06-22 1994-08-23 Cirqon Technologies Corporation Ceramic substrates with highly conductive metal vias
JPH0828580B2 (ja) * 1993-04-21 1996-03-21 日本電気株式会社 配線基板構造及びその製造方法
US5435480A (en) * 1993-12-23 1995-07-25 International Business Machines Corporation Method for filling plated through holes

Also Published As

Publication number Publication date
US5909009A (en) 1999-06-01
FR2735647B1 (fr) 2006-03-17
FR2735647A1 (fr) 1996-12-20
JPH08340179A (ja) 1996-12-24

Similar Documents

Publication Publication Date Title
US6192581B1 (en) Method of making printed circuit board
US7238603B2 (en) Connecting member between wiring films, manufacturing method thereof, and manufacturing method of multilayer wiring substrate
JP4538486B2 (ja) 多層基板およびその製造方法
JPH06310870A (ja) 配線基板構造及びその製造方法
WO2007043639A1 (ja) プリント配線基板及びプリント配線基板の製造方法
JP2001185845A (ja) 電子部品の製造方法及び該電子部品
EP0147566B1 (en) Method of forming contacts for flexible module carriers
JP3592129B2 (ja) 多層配線基板の製造方法
JP2002009441A (ja) プリント配線板およびその製造方法
JP2748890B2 (ja) 有機樹脂多層配線基板およびその製造方法
JP2581431B2 (ja) 多層配線基板の製造方法
US20190306987A1 (en) Circuit board, package structure and method of manufacturing the same
JPS63241995A (ja) 多層印刷回路板およびその製法
US6492007B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
JPH118471A (ja) 多層配線基板の製造方法、および、多層配線基板を用いた電子部品の実装方法
JP2751678B2 (ja) ポリイミド多層配線基板およびその製造方法
JP3948105B2 (ja) 多層配線回路基板の製造方法
KR100658972B1 (ko) 인쇄회로기판 및 그 제조방법
JP3107535B2 (ja) 配線基板、回路部品実装体、および配線基板の製造方法
JP2712936B2 (ja) ポリイミド多層配線基板およびその製造方法
JPH10126058A (ja) 多層プリント配線板の製造方法
JP2638518B2 (ja) ポリイミド多層配線基板の製造方法
JP2003188536A (ja) プリント配線板の製造方法およびプリント配線板
EP1259102B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
JP2023005240A (ja) 配線基板の製造方法及び中間生成物

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080220

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees