FR2735647A1 - Carte de cablages en resine organique stratifiee et procede pour sa fabrication - Google Patents

Carte de cablages en resine organique stratifiee et procede pour sa fabrication Download PDF

Info

Publication number
FR2735647A1
FR2735647A1 FR9607442A FR9607442A FR2735647A1 FR 2735647 A1 FR2735647 A1 FR 2735647A1 FR 9607442 A FR9607442 A FR 9607442A FR 9607442 A FR9607442 A FR 9607442A FR 2735647 A1 FR2735647 A1 FR 2735647A1
Authority
FR
France
Prior art keywords
layer
conductive
layers
organic resin
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9607442A
Other languages
English (en)
Other versions
FR2735647B1 (fr
Inventor
Shinji Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of FR2735647A1 publication Critical patent/FR2735647A1/fr
Application granted granted Critical
Publication of FR2735647B1 publication Critical patent/FR2735647B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0379—Stacked conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

L'invention concerne une carte de câblages en résine organique stratifiée et un procédé pour sa fabrication. La carte de câblages a une pluralité de sous-ensembles (A, B) ayant chacun une couche de résine conductrice servant de couche de masse ou d'alimentation (16) sur son dessus. Les sous-ensemble (A, B) sont collés l'un à l'autre au niveau de leur couches de résine conductrice (9). Ceci élimine efficacement la nécessité d'une couche en résine organique pour une isolation habituellement formée sur le dessus du sous-ensemble individuel (A, B). La diminution du nombre de couches réduit la période nécessaire à la fabrication de la carte de câblages.

Description

CARTE DE CABLAGES EN RESINE ORGANIQUE STRATIFIEE ET
PROCEDE POUR SA FABRICATION
DESCRIPTION
Domaine de l'invention
La présente invention concerne une carte de câblages en résine organique stratifiée et un procédé pour sa fabrication et, plus particulièrement, une carte de câblages en résine organique se composant d'une pluralité de blocs stratifiés collés, et un procédé pour leur fabrication.
Aujourd'hui, une carte de câblages stratifiée ayant un substrat en céramique et une résine en polyimide intervenant entre les couches voisines dans un but d'isolation est utilisée comme carte de câblages pour un ordinateur à grande échelle qui nécessite des câblages denses. I1 est d'usage de fabriquer ce type de carte de câblages stratifiée en polyimide/céramique au moyen des étapes de formage d'une couche isolante de résine en polyimide sur le substrat en céramique, et de formage des câblages par photolithographie, dépôt de couche sous vide et placage. Pour former la couche isolante de résine en polyimide, le vernis précurseur en polyimide est appliqué au substrat et séché, et alors des trous de transit sont formés dans le film de polyimide résultant. Les étapes ci-dessus sont répétées pour fabriquer une couche de câblages en polyimide stratifiée.
Un autre procédé classique produit une carte de câblages stratifiée en polyimide en divisant le substrat en une pluralité de blocs, comme enseigné dans la publication de brevet japonais mis à l'inspection publique n" 5-206643 (Art antérieur 1) à titre d'exemple. Dans l'Art antérieur 1, une pluralité de blocs fabriqués à l'avance sont collés ensemble afin d'achever la carte de câblages stratifiée. Ce type de procédé est également décrit dans la publication de brevet japonais mis à l'inspection publique n" 4-152694 (Art antérieur 2). La différence entre l'Art antérieur 1 et l'Art antérieur 2 est que, tandis que le premier utilise des billes métalliques pour la connexion électrique des couches de câblages, le dernier utilise des trous pour le même objet.
Cependant, l'Art antérieur 1 et l'Art antérieur 2 ont à la fois le problème suivant qui reste non résolu.
Dans l'Art antérieur 1 et l'Art antérieur 2, deux blocs stratifiés ont chacun une couche de masse ou couche d'alimentation, une couche isolante en polyimide, une couche de signal, une couche isolante en polyimide, une couche de masse ou couche d'alimentation et une couche isolante en polyimide stratifiées de manière séquentielle du bas vers le haut. Les couches isolantes en polyimide ou les couches supérieures des blocs stratifiés sont collées les unes aux autres. Par conséquent, la carte de câblages nécessite un grand nombre de couches. I1 s'en suit qu'une augmentation du nombre de couches se transforme directement en une augmentation dans la période nécessaire à la fabrication de la carte de câblages.
Bref exposé de l'invention
Par conséquent, un objet de la présente invention est de fournir une carte de câblages en résine organique stratifiée ne nécessitant qu'un petit nombre de couches.
Conformément à la présente invention, une carte de câblages en résine organique stratifiée a une pluralité de blocs stratifiés ayant chacun une pluralité de couches isolantes en résine organique alternant les unes avec les autres, et ayant la couche de résine organique sur le dessus de celle-ci. Des billes métalliques sont électriquement reliées aux couches de câblages conductrices par l'intermédiaire des trous de transit formés sur la surface de la couche de résine conductrice.
Egalement, conformément à la présente invention, dans une carte de câblages se composant de deux cartes de câblages en résine organique stratifiées, les cartes de câblages en résine organiques stratifiées ont chacune une pluralité de blocs stratifiés ayant chacun une pluralité de couches de câblages conductrices et une pluralité de couches isolantes en résine organique alternant les unes avec les autres, et ayant la couche en résine organique sur le dessus de celle-ci. Une couche de résine conductrice est formée sur le dessus de la couche de résine organique prévue sur le dessus.
Les billes métalliques sont électriquement reliées aux couches de câblages conductrices par l'intermédiaire des trous de transit formés sur la surface de la couche de résine conductrice. Les couches de résine conductrice des cartes de câblages en résine organique stratifiées sont collées les unes aux autres tandis que les couches de résine conductrice des cartes de câblages en résine organique stratifiées sont collées les unes aux autres.
En outre, conformément à la présente invention, un procédé pour fabriquer une carte de câblages en résine organique stratifiée comporte les étapes de formage d'un bloc stratifié ayant une pluralité de couches de câblages conductrices et une pluralité de couches isolantes en résine organique formées de manière alternée sur une feuille dure, et ayant la couche isolante en résine organique sur le dessus de celle-ci, formant une couche de résine conductrice sur le dessus de la couche isolante en résine organique formée sur le dessus, formant des trous de transit sur une surface de la couche de résine conductrice, et formant des billes métalliques à relier à la pluralité de couches de câblages conductrices par l'intermédiaire des trous de transit, reliant électriquement deux sous-ensembles stratifiés fabriqués au cours des étapes ci-dessus au niveau des couches de résine conductrice et des billes métalliques, séparant la feuille dure de l'un des sousensembles, et fournissant des pastilles sur une surface du sous-ensemble à partir duquel la feuille dure est séparée. Les pastilles doivent être électriquement reliées aux couches de câblages conductrices.
Brève description des figures
Les objets, caractéristiques et avantages cidessus ainsi que d'autres de la présente invention apparaîtront à partir de la description détaillée suivante donnée en référence aux dessins joints, sur lesquels
les figures 1 à 9 montrent une séquence d'étapes pour fabriquer un sous-ensemble A formant une partie d'une carte de câblages en résine organique stratifiée réalisant la présente invention
les figures 10 à 18 montrent une séquence d'étapes pour fabriquer un sous-ensemble B formant l'autre partie de la carte de câblages réalisant la présente invention ; et
les figures 19 à 26 montrent une séquence d'étapes pour assembler les sous-ensembles A et B ensemble.
Description de modes de réalisation de l'invention
Un procédé pour fabriquer une carte de câblages en résine organique stratifiée réalisant la présente invention va être décrite en référence aux dessins joints. D'abord, les configurations des deux sousensembles A et B constituant la carte de câblages va être décrite.
La figure 9 montre le sous-ensemble A dans son état achevé. Comme montré, le sous-ensemble A a un substrat en céramique 1 muni de broches d'entrée/sortie ou de broches d'alimentation en courant électrique 2.
Une première couche de masse ou d'alimentation 3, de la résine de polyimide 4, un câblage de signal 6, de la résine de polyimide 7, un autre câblage de signal 6, de la résine de polyimide 8 et une seconde couche de masse ou d'alimentation (référencée ci-après comme couche de résine conductrice) 9 sont formées de manière séquentielle surle dessus du substrat en céramique 1.
Les billes métalliques 13 sont formées sur le dessus du sous-ensemble et électriquement reliées aux câblages de signal 6. Les deux câblages de signal 6 sont prévus par paire.
La figure 18 montre l'autre sous-ensemble B dans son état achevé. Comme montré, le sous-ensemble B a une feuille plate de verre quartzeux 14. De la résine de polyimide 15, une première couche de masse ou d'alimentation 16, de la résine de polyimide 17, un câblage de signal 19, de la résine de polyimide 20, un autre câblage de signal 19, de la résine de polyimide 21 et une seconde couche de masse ou d'alimentation (référencée comme couche de résine conductrice) 22 sont stratifiées de manière séquentielle sur le dessus de la feuille de verre quartzeux 14. Les billes métalliques 26 sont formées sur le dessus du sous-ensemble A et électriquement reliées aux câblages de signal 19. De nouveau, les câblages de signal 19 sont prévus par paire.
La figure 19 montre les deux sous-ensembles A et B dans leur état provisoirement fixé. Comme montré, les couches de résine conductrice 9 et 22 des sousensembles A et B, respectivement, sont positionnées l'une sur l'autre et ensuite fixées provisoirement l'une à l'autre. Ultérieurement, la feuille de verre quartzeux 14 est retirée de l'assemblage, comme décrit de manière spécifique par la suite.
Dans le mode de réalisation illustratif, les films isolants intervenant entre les couches de câblages voisines font 20 um d'épaisseur chacun tandis que les câblages font 25 um de largeur et 10 um d'épaisseur chacun. Les trous de transit pour interconnecter les câblages, comme décrit, présentent chacun un diamètre de 100 um. La résine de polyimide est mise en oeuvre par un polyimide photosensible ayant un faible coefficient de dilatation thermique. Pour la résine conductrice, on utilise une résine époxyde conductrice thermodurcissable contenant une charge d'argent. Les câblages sont fabriqués en or. Il est à noter que le polyimide ayant un faible coefficient de dilatation thermique fait référence à un dont le coefficient de dilatation thermique est compris entre 10 ppm et 30 ppm.
Une procédure pour achever l'assemblage de la carte de câblages stratifiée est la suivante. D'abord, le sous-ensemble A est fabriqué par la séquence d'étapes suivante. Comme montré sur la figure 1, la première couche de masse ou d'alimentation 3 est configurée dans un substrat en céramique 1 portant les broches d'entrée/sortie ou les broches d'alimentation en courant électrique 2 à l'arrière, et ensuite soumise à une dorure électrolytique (étape 1). Pour la configuration de la couche 3, on utilise la photolithographie en employant un agent photorésistant.
Ensuite, comme montré sur la figure 2, la résine de polyimide 4 sous la forme d'un vernis de polyimide photosensible ayant un faible coefficient de dilatation thermique est appliqué au substrat 1 ayant la couche 3, et ensuite formée avec les trous de transit 5 au niveau de ses positions présélectionnées par exposition et développement, et ensuite durcie (étape 2).
Ultérieurement, comme montré sur la figure 3, deux couches de câblages de signal 6 sont formées l'une sur l'autre avec la moitié du polyimide photosensible 7 ayant un faible coefficient de dilatation thermique (étape 3). De manière spécifique, les couches de câblages de signal 6 sont formées par le même procédé qu'utilisé pour former la couche de masse ou d'alimentation 3 dans l'étape 1, et une couche isolante est formée par le même procédé qu'utilisé pour former une couche isolante au cours de l'étape 2.
Ultérieurement, comme montré sur la figure 4, la résine de polyimide 8 sous la forme d'un vernis de polyimide photosensible ayant un faible coefficient de dilatation thermique est appliquée au câblage de signal 6 et ensuite durcie (étape 4). Ensuite, comme montré sur la figure 5, la résine époxyde conductrice thermodurcissable avec une charge d'argent (résine conductrice) est amenée jusqu'à la couche en polyimide 8 par un distributeur ou par sérigraphie afin de former la couche de résine conductrice 9 (20 pm d'épaisseur) (étape 5). Ceci est suivi par une étape consistant à former un motif en agent photorésistant sur la couche de résine conductrice 9 par photolithographie, et éclairant alors le motif avec un laser à excimère pour former les trous de transit 10 ayant chacun un rayon de 200 pin (étape 6), comme montré sur la figure 6.Comme montré sur la figure 7, le vernis de polyimide photosensible 11 ayant un faible coefficient de dilatation thermique est noyé dans les trous de transit 10 (étape 7). Ultérieurement, comme montré sur la figure 8, les trous de transit 12 présentant chacun un diamètre de 100 um sont formés par exposition et développement, et ensuite durcis (étape 8). Par la suite, comme montré sur la figure 9, les billes métalliques 13 sont formées dans les trous de transit 12 à des positions où elles sont électriquement reliées à la couche de câblages stratifiée de l'autre sousensemble B (étape 9). Ceci complète le sous-ensemble A.
Les billes métalliques 13 sont formées par photolithographie utilisant un agent photorésistant et un placage. Le métal pour billes se compose de quatre couches consécutives formées par placage électrolytique, c'est-à-dire une couche de nickel, une couche d'or, une couche d'étain et une couche d'or, tel que désigné à partir du côté du motif de câblages. Ces quatre couches métalliques consécutives font 3 pm d'épaisseur, 8 pm d'épaisseur, 11 pm d'épaisseur et 8 um d'épaisseur, respectivement. Si souhaité, la couche de nickel de 3 um d'épaisseur peut être plaquée pour former une couche de soudure étain/plomb de 30 um d'épaisseur dessus. Dans ce cas, le rapport étain/plomb est eutectique (63/37) ou 95:5.
L'autre sous-ensemble B est fabriqué par les séquences d'étapes suivantes. D'abord, comme montré sur la figure 10, une couche uniforme de 10 um d'épaisseur de polyimide photosensible 15 ayant un faible coefficient de frottement est formée sur la feuille de verre quartzeux 14 de 2 mm d'épaisseur, et ensuite, la couche de masse ou d'alimentation 16 est formée sur la couche 15 par photolithographie en employant un agent photorésistant (étape 10). Ensuite, comme montré sur la figure 11, le vernis au polyimide photosensible 17 ayant un petit coefficient de dilatation est appliqué à la feuille de verre quartzeux 14 ayant la couche de masse ou d'alimentation 16, puis formé avec des trous de transit 18 par exposition et développement, et ensuite durci (étape 11). Ceci est suivi par une étape consistant à former deux couches de câblages de signal 19 avec la moitié du polyimide photosensible 20 ayant un faible coefficient de frottement destinées à l'isolation, comme montré sur la figure 12 (étape 12).
De manière spécifique, les couches de câblages 19 sont formées par le même procédé qu'utilisé pour former la couche de masse ou d'alimentation 16 au cours de l'étape 1, et la couche isolante 20 est formée par le procédé utilisé pour former la couche isolante au cours de l'étape 3.
Ultérieurement, comme montré sur la figure 13, la couche isolante en polyimide 21 est formée sur la couche de câblages de signal 19 par le même procédé qu'au cours de l'étape 4 (étape 13). Comme montré sur la figure 14, la couche de résine conductrice 22 est formée sur la couche isolante 21 par le même procédé que dans l'étape 5 (étape 14). Comme montré sur la figure 15, les trous de transit 23 ayant chacun un diamètre de 200 um sont formés dans la couche de résine conductrice 22 par le même procédé qu'au cours de l'étape 6 (étape 15). Comme montré sur la figure 16, le vernis au polyimide photosensible 24 ayant un faible coefficient de dilatation thermique est noyé dans les trous de transit 23 (étape 16).Ultérieurement, comme montré sur la figure 17, les trous de transit 25 présentant chacun un diamètre de 100 um sont formés et ensuite durcis (étape 17). Comme montré sur la figure 18 , les billes métalliques 26 sont formées dans les trous de transit 25 à des positions pour être reliés électriquement par le même procédé qu'au cours de l'étape 9 (étape 18). Ceci complète le sousensemble B.
Une procédure pour faire adhérer les deux sousensembles A et B est la suivante. Comme montré sur la figure 19, après que les billes métalliques 13 et 26 des sous-ensembles A et B, respectivement, sont positionnées l'une sur l'autre, de l'agent adhésif à base de cyanoacrylate à l'état de gel est appliqué aux couches de résine conductrice 9 et 22 par un distributeur afin de les fixer provisoirement l'une à l'autre (étape 19). Comme montré sur la figure 20, l'assemblage fixé provisoirement est éclairé par un laser à excimer 27 depuis le côté de la feuille de verre quartzeux 14 (étape 20). En résultat, comme montré sur les figures 21 et 22, le polyimide à l'interface entre la feuille en verre quartzeux 14 et la couche en polyimide 15 est retiré par réaction photochimique, de telle sorte que la feuille 14 puisse être séparée de l'assemblage.De manière spécifique, le polyimide peut être retiré d'environ 1 um lorsqu'un gaz laser est mis en oeuvre par KrF, la densité d'énergie est de 0,8 J/cm2 et la fréquence est de 50 Hz.
Comme montré sur la figure 23, le polyimide 15 récemment apparu sur l'assemblage dans l'étape 20 cidessus est soumis à une attaque à sec afin de former les trous de transit 28 en alignement avec les câblages de signal 19 (étape 21). Comme montré sur la figure 24, des pastilles 29 pour effectuer la connexion d'un circuit LSI (circuit intégré à grande intégration) sont formées dans les trous de transit 28 (étape 22). Dans ce but, on peut effectuer un motif sur l'agent photorésistant par photolithographie et ensuite le plaquer avec du cuivre. Enfin, les couches de résine conductrice 9 et 22 des sous-ensembles A et B, respectivement, sont collées par chaleur et pression, et ensuite les billes métalliques 13 et 26 sont électriquement reliées (étape 23).
Plusieurs sous-ensembles B peuvent être stratifiés ensemble et ensuite collés au sous-ensemble A, comme suit. La procédure à décrire est identique à la procédure ci-dessus jusqu'à l'étape 20 (figure 22).
L'étape S20 est suivie d'une étape 24 pour retirer totalement la couche en polyimide 15 par attaque à sec afin d'exposer la couche de résine conductrice 16 à l'extérieur, comme montré sur la figure 25. Ensuite, une nouvelle couche de résine conductrice 30 est formée sur la couche de résine conductrice 16, et ensuite le sous-ensemble B préparé au cours des étapes 10 à 18 est positionné sur la couche 30 (étape 25). Si un autre sous-ensemble B doit être stratifié, alors les étapes ci-dessus 20, 21, 22, 24 et 25 doivent être répétées (étape 26). Par la suite, la procédure retourne de l'étape 25 à l'étape 20 et répète alors les étapes 20, 21, 22 et 23 (étape 27).
Le substrat en céramique 1 peut être remplacé par un substrat en polyimide, si souhaité.
Le procédé pour former les billes métalliques 13 et 26 consiste en les étapes suivantes. D'abord, les trous traversants 10 et 20 sont formés dans les couches de résine conductrice 9 et 22, respectivement. Ensuite, les trous traversants 10 et 23 sont remplis avec les résines organiques 11 et 24, respectivement. Les trous de transit 12 et 25 de diamètre inférieur aux trous traversants 10 et 23 sont formés dans les résines organiques 11 et 24, respectivement. Ultérieurement, les billes métalliques 13 et 26 sont formées dans les trous de transit 12 et 25, respectivement. Finalement, les billes métalliques 12 et 16 sont reliées electriquement aux couches de câblages conductrices 6 et 19, respectivement.
En résumé, conformément à la présente invention, une carte de câblages en résine organique stratifiée comporte une pluralité de sous-ensembles ayant chacun une couche de résine conductrice servant de couche de masse ou d'alimentation sur son dessus. Les sousensembles sont collés l'un à l'autre au niveau de leurs couches de résine conductrice. Ceci élimine efficacement la nécessité d'une couche en résine organique pour une isolation habituellement formée sur le dessus du sous-ensemble individuel. La diminution du nombre de couches réduit directement la période nécessaire pour la production de la carte de câblages.
Diverses modifications deviendront possibles pour les spécialistes dans l'art après avoir reçu les enseignements de la présente description sans s'éloigner du cadre de celle-ci.

Claims (8)

REVENDICATIONS
1. Carte de câblages en résine organique stratifiée comprenant
une pluralité de blocs stratifiés ayant chacun une pluralité de couches de câblages conductrices et une pluralité de couches isolantes (20) en résine organique alternant les unes avec les autres et ayant la couche de résine organique sur le dessus de celles-ci ;
une couche de résine conductrice (9) formée sur le dessus de ladite couche de résine organique prévue sur le dessus ; et
des billes métalliques (13) reliées électriquement à ladite pluralité de couches de câblages conductrices par l'intermédiaire de trous de transit (5) formés sur une surface de ladite couche de résine conductrice (9).
2. Carte de câblages selon la revendication 1, caractérisée en ce que ladite couche isolante conductrice (9) comprend une couche de masse ou d'alimentation (16).
3. Carte de câblages selon la revendication 1, caractérisée en ce que ladite pluralité de couches isolantes conductrices (20) en résine organique comprend des couches en polyimide (15).
4. Carte de câblages se composant de deux cartes de câblage en résine organique stratifiées, lesdites cartes de câblage en résine organique stratifiées comprenant chacune
une pluralité de blocs stratifiés ayant chacun une pluralité de couches de câblages conductrices et une pluralité de couches isolantes en résine conductrice (9) alternant les unes avec les autres, et ayant la couche en résine organique sur le dessus de celles-ci ;
une couche de résine conductrice (9) formée sur le dessus de ladite couche en résine organique prévue sur le dessus ; et
des billes métalliques (13) reliées électriquement à ladite pluralité de couches de câblages conductrices par l'intermédiaire de trous de transit (5) formés sur une surface de ladite couche de résine conductrice (9) ;
caractérisée en ce que lesdites couches de résine conductrice (9) desdites cartes de câblages en résine organique stratifiées sont collées les unes aux autres.
5. Procédé pour fabriquer une carte de câblages en résine organique stratifiée comprenant les étapes consistant à
(a) former un bloc stratifié ayant une pluralité de couches de câblages conductrices et une pluralité de couches isolantes (20) en résine organique formées de manière alternative sur une feuille dure, et ayant la couche isolante (20) en résine organique formée sur le dessus
(b) former une couche de résine conductrice (9) sur le dessus de ladite couche isolante (20) en résine organique formée sur le dessus
(c) former des trous de transit (5) sur une surface de ladite couche de résine conductrice (9), et former des billes métalliques (13) à relier à ladite pluralité de couches de câblages conductrices par l'intermédiaire desdits trous de transit (5) ;;
(d) relier électriquement deux sous-ensembles stratifiés (A, B) fabriqués au cours desdites étapes (a), (b), et (c) au niveau des couches de résine conductrice (9) et des billes métalliques (13)
(e) séparer ladite feuille dure de l'un des deux sous-ensembles (A, B) ; et
(f) prévoir des pastilles (29) sur une surface dudit un sous-ensemble duquel ladite feuille dure est séparée, dans lequel lesdites pastilles (29) doivent être électriquement reliées à ladite pluralité de couches de câblages conductrices.
6. Procédé selon la revendication 5, caractérisé en ce que ladite feuille dure d'un dit sous-ensemble (A, B) comprend une feuille de verre quartzeux (14) tandis que ladite feuille dure de l'autre sous-ensemble (A, B) comprend un substrat en céramique.
7. Procédé selon la revendication 5, caractérisé en ce que ladite feuille dure d'un dit sous-ensemble comprend une feuille de verre quartzeux (14) tandis que ladite feuille dure dudit autre sous-ensemble (A, B) comprend un substrat en polyimide.
8. Procédé selon la revendication 5, caractérisé en ce que l'étape (c) pour fournir lesdites billes métalliques (13) comprend
(g) la formation de trous traversants (10, 20) dans ladite surface de ladite couche de résine conductrice (9)
(h) le remplissage desdits trous traversants (10, 20) avec une résine organique, et ensuite la formation de trous de transit (5) de diamètre inférieur auxdits trous traversants (10, 20) dans ladite résine organique ; et
(i) la formation de billes métalliques (13) dans lesdits trous de transition (5) et la connexion électrique desdites billes métalliques (13) à ladite pluralité de couches de câblages conductrices.
FR9607442A 1995-06-14 1996-06-14 Carte de cablages en resine organique stratifiee et procede pour sa fabrication Expired - Fee Related FR2735647B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7146643A JP2748890B2 (ja) 1995-06-14 1995-06-14 有機樹脂多層配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
FR2735647A1 true FR2735647A1 (fr) 1996-12-20
FR2735647B1 FR2735647B1 (fr) 2006-03-17

Family

ID=15412373

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9607442A Expired - Fee Related FR2735647B1 (fr) 1995-06-14 1996-06-14 Carte de cablages en resine organique stratifiee et procede pour sa fabrication

Country Status (3)

Country Link
US (1) US5909009A (fr)
JP (1) JP2748890B2 (fr)
FR (1) FR2735647B1 (fr)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627998B1 (en) * 2000-07-27 2003-09-30 International Business Machines Corporation Wafer scale thin film package
JP2004039867A (ja) * 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
US7488601B2 (en) * 2003-06-20 2009-02-10 Roche Diagnostic Operations, Inc. System and method for determining an abused sensor during analyte measurement
US7932170B1 (en) * 2008-06-23 2011-04-26 Amkor Technology, Inc. Flip chip bump structure and fabrication method
KR101109344B1 (ko) * 2009-10-20 2012-01-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0481736A2 (fr) * 1990-10-17 1992-04-22 Nec Corporation Substrat multi-couche de conducteurs à résine organique et procédé de sa fabrication
US5258236A (en) * 1991-05-03 1993-11-02 Ibm Corporation Multi-layer thin film structure and parallel processing method for fabricating same
US5321210A (en) * 1991-01-09 1994-06-14 Nec Corporation Polyimide multilayer wiring board and method of producing same
EP0624904A2 (fr) * 1993-04-21 1994-11-17 Nec Corporation Circuit imprimé multicouche et procédé de fabrication associé

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4679321A (en) * 1985-10-18 1987-07-14 Kollmorgen Technologies Corporation Method for making coaxial interconnection boards
JP2510747B2 (ja) * 1990-02-26 1996-06-26 株式会社日立製作所 実装基板
US5191174A (en) * 1990-08-01 1993-03-02 International Business Machines Corporation High density circuit board and method of making same
JP2551224B2 (ja) * 1990-10-17 1996-11-06 日本電気株式会社 多層配線基板および多層配線基板の製造方法
JPH04312999A (ja) * 1991-01-09 1992-11-04 Nec Corp ポリイミド多層配線基板およびその製造方法
JP2776096B2 (ja) * 1991-11-18 1998-07-16 日本電気株式会社 ポリイミド多層配線基板の製造方法
US5340947A (en) * 1992-06-22 1994-08-23 Cirqon Technologies Corporation Ceramic substrates with highly conductive metal vias
US5435480A (en) * 1993-12-23 1995-07-25 International Business Machines Corporation Method for filling plated through holes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0481736A2 (fr) * 1990-10-17 1992-04-22 Nec Corporation Substrat multi-couche de conducteurs à résine organique et procédé de sa fabrication
US5321210A (en) * 1991-01-09 1994-06-14 Nec Corporation Polyimide multilayer wiring board and method of producing same
US5258236A (en) * 1991-05-03 1993-11-02 Ibm Corporation Multi-layer thin film structure and parallel processing method for fabricating same
EP0624904A2 (fr) * 1993-04-21 1994-11-17 Nec Corporation Circuit imprimé multicouche et procédé de fabrication associé

Also Published As

Publication number Publication date
FR2735647B1 (fr) 2006-03-17
US5909009A (en) 1999-06-01
JPH08340179A (ja) 1996-12-24
JP2748890B2 (ja) 1998-05-13

Similar Documents

Publication Publication Date Title
US5691245A (en) Methods of forming two-sided HDMI interconnect structures
JP2006339365A (ja) 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法
KR100836653B1 (ko) 회로기판 및 그 제조방법
US8590147B2 (en) Method for fabricating circuit board structure with concave conductive cylinders
FR2736740A1 (fr) Procede de production et d'assemblage de carte a circuit integre et carte ainsi obtenue
FR2614168A1 (fr) Dispositif a circuits electroniques multicouches et son procede de fabrication
JP7393469B2 (ja) 複数の部品を複数回で埋め込みパッケージングした基板及びその製造方法
TW200810035A (en) Embedded chip package process and circuit board with embedded chip
JP2008016817A (ja) 埋立パターン基板及びその製造方法
FR2572849A1 (fr) Module monolithique haute densite comportant des composants electroniques interconnectes et son procede de fabrication
FR2735647A1 (fr) Carte de cablages en resine organique stratifiee et procede pour sa fabrication
US6638858B2 (en) Hole metal-filling method
TW201445654A (zh) 低成本中介層及其製造方法
TWI250629B (en) Electronic package and fabricating method thereof
EP2684434B1 (fr) Procédé d'interconnexion par retournement d'un composant électronique
FR2694139A1 (fr) Substrat d'interconnexion pour composants électroniques et son procédé de fabrication.
FR2754416A1 (fr) Module electronique et son procede de fabrication
FR2808121A1 (fr) Boitier lsi et procede de connexion interne utilise pour celui-ci
FR2822591A1 (fr) Assemblage de composants d'epaisseurs diverses
TW200835411A (en) Circuit structure and process thereof
JP2006339366A (ja) 配線基板形成用モールドおよびその製造方法
CN112117202A (zh) 芯片封装结构的制作方法
WO2003081669A1 (fr) Module de circuits integres et procede de fabrication correspondant
EP0795908A2 (fr) Circuit hyperfréquence multicouches à éléments actifs intégrés
JPH0537159A (ja) ポリイミド多層配線基板およびその製造方法

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20090228