JPH0537159A - ポリイミド多層配線基板およびその製造方法 - Google Patents
ポリイミド多層配線基板およびその製造方法Info
- Publication number
- JPH0537159A JPH0537159A JP20879391A JP20879391A JPH0537159A JP H0537159 A JPH0537159 A JP H0537159A JP 20879391 A JP20879391 A JP 20879391A JP 20879391 A JP20879391 A JP 20879391A JP H0537159 A JPH0537159 A JP H0537159A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- polyimide
- multilayer wiring
- conductive film
- anisotropic conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 高品質高多層高配線密度ポリイミド多層配線
基板を短い製造日数で、かつ、高い製造歩留まりで形成
するためである。 【構成】 複数の配線層を含んだ積層体を１つの配線層
ブロック６とし、各配線層ブロック６間に挟んだ異方導
電性フィルム７により各配線層ブロック間を電気的に接
続し、Ｎ個の配線層ブロックを一体化したものである。
この製造方法は２個の配線層ブロック６，６の間に異方
導電性フィルム７を挿入し、加圧・加熱して一体化する
工程をＮ個の配線層ブロックごとに繰り返して積層構造
にするものである。
基板を短い製造日数で、かつ、高い製造歩留まりで形成
するためである。 【構成】 複数の配線層を含んだ積層体を１つの配線層
ブロック６とし、各配線層ブロック６間に挟んだ異方導
電性フィルム７により各配線層ブロック間を電気的に接
続し、Ｎ個の配線層ブロックを一体化したものである。
この製造方法は２個の配線層ブロック６，６の間に異方
導電性フィルム７を挿入し、加圧・加熱して一体化する
工程をＮ個の配線層ブロックごとに繰り返して積層構造
にするものである。
Description
【０００１】
【産業上の利用分野】本発明は、セラミック基板または
硬質有機樹脂基板上にポリイミド樹脂を層間絶縁に使用
した多層配線層を有するポリイミド多層配線基板の構造
および製造方法に関し、特にポリイミド樹脂層の構造お
よび積層方法に関する。
硬質有機樹脂基板上にポリイミド樹脂を層間絶縁に使用
した多層配線層を有するポリイミド多層配線基板の構造
および製造方法に関し、特にポリイミド樹脂層の構造お
よび積層方法に関する。
【０００２】
【従来の技術】従来、ＬＳＩチップを搭載する配線基板
として多層配線基板が使用されてきた。この多層プリン
ト配線基板は銅張積層板をコア材に、プリプレグをコア
材の接着剤とし、このコア材とプリプレグを交互に積層
し、熱プレスを使用して一体化する。そして、積層板間
の電気的接続はコア材とプリプレグを一体化したのち、
ドリルによって貫通スルーホールを形成し、この貫通ス
ルーホール内壁を銅メッキすることによって行われる。
また、近年、多層プリント配線基板より高配線密度を要
求されている大型コンピュータ用配線基板として、セラ
ミック基板上にポリイミド樹脂を層間絶縁に使用したポ
リイミド・セラミック多層配線基板が使用されてきた。
として多層配線基板が使用されてきた。この多層プリン
ト配線基板は銅張積層板をコア材に、プリプレグをコア
材の接着剤とし、このコア材とプリプレグを交互に積層
し、熱プレスを使用して一体化する。そして、積層板間
の電気的接続はコア材とプリプレグを一体化したのち、
ドリルによって貫通スルーホールを形成し、この貫通ス
ルーホール内壁を銅メッキすることによって行われる。
また、近年、多層プリント配線基板より高配線密度を要
求されている大型コンピュータ用配線基板として、セラ
ミック基板上にポリイミド樹脂を層間絶縁に使用したポ
リイミド・セラミック多層配線基板が使用されてきた。
【０００３】このポリイミド・セラミック多層配線基板
は、セラミック基板上にポリイミド前駆体ワニスを塗
布、乾燥し、この塗布膜にヴィアホールを形成するポリ
イミド樹脂絶縁層形成工程と、フォトリソグラフィー、
真空蒸着およびメッキ法を使用した配線層形成工程とか
らなり、かつこの一連の工程を繰り返すことによりポリ
イミド・セラミック多層配線基板を作成するものであ
る。
は、セラミック基板上にポリイミド前駆体ワニスを塗
布、乾燥し、この塗布膜にヴィアホールを形成するポリ
イミド樹脂絶縁層形成工程と、フォトリソグラフィー、
真空蒸着およびメッキ法を使用した配線層形成工程とか
らなり、かつこの一連の工程を繰り返すことによりポリ
イミド・セラミック多層配線基板を作成するものであ
る。
【０００４】また、ポリイミドシート上に配線パターン
を形成し、そのシートをセラミック基板上に位置合わせ
を行って順次、加圧積層を行い、ポリイミドシート・セ
ラミック多層配線基板を作成するものである。このポリ
イミドシート・セラミック多層配線基板は信号層をシー
ト単位で形成するため、欠陥の無いシートを選別して積
層することが可能となり、製造歩留まりをあげることが
できる。
を形成し、そのシートをセラミック基板上に位置合わせ
を行って順次、加圧積層を行い、ポリイミドシート・セ
ラミック多層配線基板を作成するものである。このポリ
イミドシート・セラミック多層配線基板は信号層をシー
ト単位で形成するため、欠陥の無いシートを選別して積
層することが可能となり、製造歩留まりをあげることが
できる。
【０００５】
【発明が解決しようとする課題】上述した従来の多層プ
リント配線基板は、積層板間の電気的接続をドリル加工
で形成した貫通スルーホールで行うため、微細な貫通ス
ルーホールの形成は不可能であり、そのためスルーホー
ル間に形成できる配線本数が限られてくる。また、１つ
の積層板間の接続に１つの貫通スルーホールが必要とな
り、積層数が増えるほど信号配線収容性が低下し、高配
線密度の多層プリント配線基板を形成することが困難に
なる。
リント配線基板は、積層板間の電気的接続をドリル加工
で形成した貫通スルーホールで行うため、微細な貫通ス
ルーホールの形成は不可能であり、そのためスルーホー
ル間に形成できる配線本数が限られてくる。また、１つ
の積層板間の接続に１つの貫通スルーホールが必要とな
り、積層数が増えるほど信号配線収容性が低下し、高配
線密度の多層プリント配線基板を形成することが困難に
なる。
【０００６】また、従来のポリイミド・セラミック多層
配線基板は、ポリイミド絶縁層の積層数と同じ回数だ
け、セラミック基板上にポリイミド前駆体ワニスの塗
布、乾燥、ヴィアホールの形成、およびキュアの各工程
を繰り返し行う必要があるため、多層配線基板の積層工
程に非常に時間がかかる。また、ポリイミド絶縁層の形
成工程が繰り返し行われるため、多層配線層の下層部分
のポリイミド樹脂に多数回にわたるキュア工程の熱スト
レスが加わり、ポリイミド樹脂層が劣化する。しかも、
このポリイミド多層配線層は逐次積層方式であるため、
製造歩留まりの向上が困難である。
配線基板は、ポリイミド絶縁層の積層数と同じ回数だ
け、セラミック基板上にポリイミド前駆体ワニスの塗
布、乾燥、ヴィアホールの形成、およびキュアの各工程
を繰り返し行う必要があるため、多層配線基板の積層工
程に非常に時間がかかる。また、ポリイミド絶縁層の形
成工程が繰り返し行われるため、多層配線層の下層部分
のポリイミド樹脂に多数回にわたるキュア工程の熱スト
レスが加わり、ポリイミド樹脂層が劣化する。しかも、
このポリイミド多層配線層は逐次積層方式であるため、
製造歩留まりの向上が困難である。
【０００７】また、従来のポリイミドシート・セラミッ
ク多層配線基板は、１層ずつ順次加圧積層を行うため、
高多層になるほど下層部分のポリイミド樹脂に熱ストレ
スが加わり、ポリイミド樹脂の劣化が起きる。しかも、
基板製作日数が長い、などという問題点がある。
ク多層配線基板は、１層ずつ順次加圧積層を行うため、
高多層になるほど下層部分のポリイミド樹脂に熱ストレ
スが加わり、ポリイミド樹脂の劣化が起きる。しかも、
基板製作日数が長い、などという問題点がある。
【０００８】
【課題を解決するための手段】本発明に係るポリイミド
多層配線基板は、複数の配線層の積層構造であるポリイ
ミド多層配線層を１つの配線層ブロックとし、第１の配
線層ブロックのポリイミド面と第２の配線層ブロックの
ポリイミド面との間に異方導電性フィルムを設けること
により。Ｎ個の配線層ブロックを一体化するものであ
る。
多層配線基板は、複数の配線層の積層構造であるポリイ
ミド多層配線層を１つの配線層ブロックとし、第１の配
線層ブロックのポリイミド面と第２の配線層ブロックの
ポリイミド面との間に異方導電性フィルムを設けること
により。Ｎ個の配線層ブロックを一体化するものであ
る。
【０００９】また、本発明に係るポリイミド多層配線基
板の製造方法は、２個の配線層ブロックの間に異方導電
性フィルムを挿入し、加圧・加熱して一体化する工程を
Ｎ回繰り返すことによりＮ個の積層構造のポリイミド多
層配線基板を製造するようにしたものである。
板の製造方法は、２個の配線層ブロックの間に異方導電
性フィルムを挿入し、加圧・加熱して一体化する工程を
Ｎ回繰り返すことによりＮ個の積層構造のポリイミド多
層配線基板を製造するようにしたものである。
【００１０】
【作用】本発明は良品の配線層ブロックを積み重ねて一
体化するので、製造日数を短かくでき、しかも製造歩留
まりを高くすることができる。
体化するので、製造日数を短かくでき、しかも製造歩留
まりを高くすることができる。
【００１１】
【実施例】図１は本発明に係るポリイミド多層配線基板
の一実施例を示す断面図である。同図において、１は基
板裏面に電源ピン・入出力ピン２が設けられ、モリブデ
ン金属の内部配線層を持つ同時焼成のアルミナセラミッ
ク基板、３は例えば線幅２５μｍ、配線厚７μｍの金メ
ッキ配線であるＸ方向信号配線およびＹ方向信号配線か
らなる一組の信号配線層、４はインピーダンスの調整お
よびクロストークノイズの低減を行うために、この一組
の信号配線層３の上下に設けた一組の接地および接続層
である。
の一実施例を示す断面図である。同図において、１は基
板裏面に電源ピン・入出力ピン２が設けられ、モリブデ
ン金属の内部配線層を持つ同時焼成のアルミナセラミッ
ク基板、３は例えば線幅２５μｍ、配線厚７μｍの金メ
ッキ配線であるＸ方向信号配線およびＹ方向信号配線か
らなる一組の信号配線層、４はインピーダンスの調整お
よびクロストークノイズの低減を行うために、この一組
の信号配線層３の上下に設けた一組の接地および接続層
である。
【００１２】５はニッケルメッキ上に金メッキを行い、
例えば２５〜３００μ角、１０〜５０μｍの厚みを形成
したニッケル金バンプの接続用金属バンプ、６は上記の
信号配線層３、接地および接続層４および接続用金属バ
ンプ５から構成した配線層ブロック、７はこの配線層ブ
ロック６の接続用金属バンプ５同士の間に設け、上下の
配線層ブロック６間をフィルム内に存在する導電粒子に
より電気的に接続する異方導電性フィルム、８はＬＳＩ
チップを半田接続する例えば銅メッキで形成したＬＳＩ
接続用パッドである。
例えば２５〜３００μ角、１０〜５０μｍの厚みを形成
したニッケル金バンプの接続用金属バンプ、６は上記の
信号配線層３、接地および接続層４および接続用金属バ
ンプ５から構成した配線層ブロック、７はこの配線層ブ
ロック６の接続用金属バンプ５同士の間に設け、上下の
配線層ブロック６間をフィルム内に存在する導電粒子に
より電気的に接続する異方導電性フィルム、８はＬＳＩ
チップを半田接続する例えば銅メッキで形成したＬＳＩ
接続用パッドである。
【００１３】なお、上記実施例では配線層ブロック６を
４個積層した場合である。また、上記ポリイミド樹脂は
非感光剤（例えば日立化成のＰＩＱ、デュポンのＰＹＲ
ＡＬＹＮ、東レのセミコファイン等）であっても、感光
性（例えば日立化成のＰＬ−１２００、デュポンのＰＩ
−２７０２Ｄ、東レのフォトニース、旭化成のＰＩＭＥ
Ｌ等）であってもよく、各配線層間の膜厚は２０μｍで
ある。また、異方導電性フィルム７の膜厚は２０〜３０
μｍでフィルム内に存在する導電粒子の粒径は５〜２５
μｍであり、導電粒子の濃度は５〜２０VOL％ （例えば
住友ベークライト（株）のＳＵＭＩＺＡＣ １００３
等）である。
４個積層した場合である。また、上記ポリイミド樹脂は
非感光剤（例えば日立化成のＰＩＱ、デュポンのＰＹＲ
ＡＬＹＮ、東レのセミコファイン等）であっても、感光
性（例えば日立化成のＰＬ−１２００、デュポンのＰＩ
−２７０２Ｄ、東レのフォトニース、旭化成のＰＩＭＥ
Ｌ等）であってもよく、各配線層間の膜厚は２０μｍで
ある。また、異方導電性フィルム７の膜厚は２０〜３０
μｍでフィルム内に存在する導電粒子の粒径は５〜２５
μｍであり、導電粒子の濃度は５〜２０VOL％ （例えば
住友ベークライト（株）のＳＵＭＩＺＡＣ １００３
等）である。
【００１４】また、配線層ブロック６が完成して時点で
電気検索を行い、良品の配線層ブロック６を選別し、次
工程の配線層ブロック６間の接続工程に進むものであ
る。
電気検索を行い、良品の配線層ブロック６を選別し、次
工程の配線層ブロック６間の接続工程に進むものであ
る。
【００１５】図２，図３，図４は図１に示すポリイミド
多層配線基板の製造方法の一実施例を示す図である。本
実施例のポリイミド多層配線基板のポリイミド多層配線
層部分の仕様は図１の実施例と同じである。ポリイミド
樹脂には感光性ポリイミドを、配線金属には金を使用し
ている。まず、アルミニウムの平坦な板９（以下アルミ
ニウム平板と略す）上に一組の信号配線層３と、ひとつ
の接地および接続層４を以下の方法で形成する。
多層配線基板の製造方法の一実施例を示す図である。本
実施例のポリイミド多層配線基板のポリイミド多層配線
層部分の仕様は図１の実施例と同じである。ポリイミド
樹脂には感光性ポリイミドを、配線金属には金を使用し
ている。まず、アルミニウムの平坦な板９（以下アルミ
ニウム平板と略す）上に一組の信号配線層３と、ひとつ
の接地および接続層４を以下の方法で形成する。
【００１６】ステップＳ1 では、図２（ａ）に示すよう
にアルミニウム平板９上に接地および接続層４をフォト
レジストを用いたフォトリソグラフィーでパターン化
し、電解金メッキを行い形成する。ステップＳ2 では、
図２（ｂ）に示すように感光性ポリイミドワニス１０を
ステップＳ1 で接地および接続層４を形成したアルミニ
ウム平板９上に塗布し、露光・現像を行い所定の位置に
ヴィアホール１１を形成し、キュアを行う。ステップＳ
3 では、図２（ｃ）に示すように一組の信号配線層３を
層間絶縁に感光性ポリイミドを使用して形成する。その
形成方法は、ステップＳ1 で接地および接続層４を形成
した方法で信号配線層３を形成し、ステップＳ2で絶縁
層を形成した方法で信号層間絶縁層を形成する。
にアルミニウム平板９上に接地および接続層４をフォト
レジストを用いたフォトリソグラフィーでパターン化
し、電解金メッキを行い形成する。ステップＳ2 では、
図２（ｂ）に示すように感光性ポリイミドワニス１０を
ステップＳ1 で接地および接続層４を形成したアルミニ
ウム平板９上に塗布し、露光・現像を行い所定の位置に
ヴィアホール１１を形成し、キュアを行う。ステップＳ
3 では、図２（ｃ）に示すように一組の信号配線層３を
層間絶縁に感光性ポリイミドを使用して形成する。その
形成方法は、ステップＳ1 で接地および接続層４を形成
した方法で信号配線層３を形成し、ステップＳ2で絶縁
層を形成した方法で信号層間絶縁層を形成する。
【００１７】ステップＳ4では、図２（ｄ）に示すよう
に、ステップＳ3で形成した第２信号配線層３上にポリ
イミドワニスを塗布し、露光・現像を行い所定の位置に
ヴィアホール１１を形成し、キュアを行う。ステップＳ
5では、図２（ｅ）に示すように、ステップＳ4で形成し
た多層配線層の最上層に、下記ステップＳ6 以降で形成
する多層配線層と電気的接続を行う位置に接続用金属バ
ンプ１２を形成する。この接続用金属バンプ１２はフォ
トレジストを使用したフォトリソグラフィーでパターン
化し、電解ニッケルメッキ及び電解金メッキの多層メッ
キで形成する。ニッケルメッキは異方導電フィルムの導
電粒子である金／錫の金配線層への拡散防止層である。
各々のメッキ厚はニッケル１０μｍ、金３μｍである。
に、ステップＳ3で形成した第２信号配線層３上にポリ
イミドワニスを塗布し、露光・現像を行い所定の位置に
ヴィアホール１１を形成し、キュアを行う。ステップＳ
5では、図２（ｅ）に示すように、ステップＳ4で形成し
た多層配線層の最上層に、下記ステップＳ6 以降で形成
する多層配線層と電気的接続を行う位置に接続用金属バ
ンプ１２を形成する。この接続用金属バンプ１２はフォ
トレジストを使用したフォトリソグラフィーでパターン
化し、電解ニッケルメッキ及び電解金メッキの多層メッ
キで形成する。ニッケルメッキは異方導電フィルムの導
電粒子である金／錫の金配線層への拡散防止層である。
各々のメッキ厚はニッケル１０μｍ、金３μｍである。
【００１８】つぎに、上記とは別に裏面に電源および入
出力ピン２を有するセラミック基板１上に一組の信号配
線層とそれをはさむ一組の接地および接続層４を形成す
る。ステップＳ6 では、図３（ａ）に示すように入出力
信号ピンおよび電源ピン２が裏面にあるセラミック基板
１上に接地および接続層４をフォトレジストを用いたフ
ォトリソグラフィーでパターン化し、電解金メッキを行
い形成する。ステップＳ7 では、図３（ｂ）に示すよう
に感光性ポリイミドワニス１４をステップＳ6 で接地お
よび接続層４を形成したセラミック基板上１上に塗布
し、露光・現像を行い所定の位置にヴィアホール１１を
形成し、キュアを行う。
出力ピン２を有するセラミック基板１上に一組の信号配
線層とそれをはさむ一組の接地および接続層４を形成す
る。ステップＳ6 では、図３（ａ）に示すように入出力
信号ピンおよび電源ピン２が裏面にあるセラミック基板
１上に接地および接続層４をフォトレジストを用いたフ
ォトリソグラフィーでパターン化し、電解金メッキを行
い形成する。ステップＳ7 では、図３（ｂ）に示すよう
に感光性ポリイミドワニス１４をステップＳ6 で接地お
よび接続層４を形成したセラミック基板上１上に塗布
し、露光・現像を行い所定の位置にヴィアホール１１を
形成し、キュアを行う。
【００１９】ステップＳ8 では、図３（ｃ）に示すよう
に一組の信号配線層３を層間絶縁に感光性ポリイミドを
使用して形成する。形成方法は、ステップＳ1 で接地お
よび接続層を形成した方法で信号配線層３を形成し、ス
テップＳ2 で絶縁層を形成した方法で信号層間絶縁層を
形成する。ステップＳ9 では、図３（ｄ）に示すように
感光性ポリイミドワニスをステップＳ1 で形成した信号
配線層上に塗布し、露光・現像を行い所定の位置にヴィ
アホール１１を形成し、キュアを行う。ステップＳ10で
は、図３（ｅ）に示すように第２接地および接続層４を
ステップＳ6で使用した方法でステップＳ9で形成したポ
リイミド層上に形成する。ステップＳ11では、図３
（ｆ）に示すように２層目の接地および接続層の上にス
テップＳ9 と同じようにヴィアホール１１が形成された
ポリイミド層を形成する。
に一組の信号配線層３を層間絶縁に感光性ポリイミドを
使用して形成する。形成方法は、ステップＳ1 で接地お
よび接続層を形成した方法で信号配線層３を形成し、ス
テップＳ2 で絶縁層を形成した方法で信号層間絶縁層を
形成する。ステップＳ9 では、図３（ｄ）に示すように
感光性ポリイミドワニスをステップＳ1 で形成した信号
配線層上に塗布し、露光・現像を行い所定の位置にヴィ
アホール１１を形成し、キュアを行う。ステップＳ10で
は、図３（ｅ）に示すように第２接地および接続層４を
ステップＳ6で使用した方法でステップＳ9で形成したポ
リイミド層上に形成する。ステップＳ11では、図３
（ｆ）に示すように２層目の接地および接続層の上にス
テップＳ9 と同じようにヴィアホール１１が形成された
ポリイミド層を形成する。
【００２０】ステップＳ12では、図３（ｆ）に示すよう
にステップＳ11で形成したポリイミド層上に上記ステッ
プＳ1からステップＳ5までに形成した多層配線層と電気
的接続を行う位置に接続用金属バンプ１２を形成する。
この接続用金属バンプ１２はフォトレジストを使用した
フォトリソグラフィーでパターン化し、電解ニッケルメ
ッキ及び電解金メッキの多層メッキで形成する。ニッケ
ルおよび金のメッキ厚は上記ステップＳ5の場合と同様
である。ステップＳ13では、図３（ｂ）に示すように上
記ステップＳ1からステップＳ5で形成したアルミニウム
平板上のポリイミド多層配線層のステップＳ5 で形成し
た接続用金属バンプ１２を有するポリイミド層と、上記
ステップＳ6 からステップＳ12で形成したセラミック基
板上の接続用金属バンプ１２を有するポリイミド多層配
線層を間に異方導電性フィルム７を介して位置合わせを
行った後重ね合わせ、加圧および加熱を行い異方導電性
フィルム７の接着力により互いのポリイミド膜を接着し
固定する。
にステップＳ11で形成したポリイミド層上に上記ステッ
プＳ1からステップＳ5までに形成した多層配線層と電気
的接続を行う位置に接続用金属バンプ１２を形成する。
この接続用金属バンプ１２はフォトレジストを使用した
フォトリソグラフィーでパターン化し、電解ニッケルメ
ッキ及び電解金メッキの多層メッキで形成する。ニッケ
ルおよび金のメッキ厚は上記ステップＳ5の場合と同様
である。ステップＳ13では、図３（ｂ）に示すように上
記ステップＳ1からステップＳ5で形成したアルミニウム
平板上のポリイミド多層配線層のステップＳ5 で形成し
た接続用金属バンプ１２を有するポリイミド層と、上記
ステップＳ6 からステップＳ12で形成したセラミック基
板上の接続用金属バンプ１２を有するポリイミド多層配
線層を間に異方導電性フィルム７を介して位置合わせを
行った後重ね合わせ、加圧および加熱を行い異方導電性
フィルム７の接着力により互いのポリイミド膜を接着し
固定する。
【００２１】この時、ステップＳ5 で形成した接続用金
属バンプ１２とステップＳ12で形成した接続用金属バン
プ１２間で異方導電性フィルム７内に存在する金／錫の
導電粒子が押しつぶされ、ふたつの積層構造体が電気的
に接続する。接続用金属バンプ１２のない所では、導電
粒子は押しつぶされないため横方向での導通はなく、隣
同士の接続用金属バンプ１２間でショート不良が発生す
ることもない。この時の絶縁抵抗は１０9Ω 以上であ
る。加圧および加熱方法の詳細は次の通である。ここで
使用する異方導電性フィルム７にはキャリアフィルム付
きのものを使用する。キャリアフィルム１３は膜厚５０
〜１００μｍのポリエステルフィルムを用いる。
属バンプ１２とステップＳ12で形成した接続用金属バン
プ１２間で異方導電性フィルム７内に存在する金／錫の
導電粒子が押しつぶされ、ふたつの積層構造体が電気的
に接続する。接続用金属バンプ１２のない所では、導電
粒子は押しつぶされないため横方向での導通はなく、隣
同士の接続用金属バンプ１２間でショート不良が発生す
ることもない。この時の絶縁抵抗は１０9Ω 以上であ
る。加圧および加熱方法の詳細は次の通である。ここで
使用する異方導電性フィルム７にはキャリアフィルム付
きのものを使用する。キャリアフィルム１３は膜厚５０
〜１００μｍのポリエステルフィルムを用いる。
【００２２】まず、ステップＳ6 からステップＳ12で形
成したセラミック基板上の接続用金属バンプ１２を有す
るポリイミド多層配線層上に基板の大きさにカッティン
グした異方導電性フィルム７をラミネートした後に１３
５℃、３〜５kg／cm2 の条件で２〜３秒間仮圧着する。
次に異方導電性フィルム７からキャリアフィルム１３を
引き剥し、上記ステップＳ1からステップＳ5で形成した
アルミニウム平板上のポリイミド多層配線層のステップ
Ｓ5 で形成した接続用金属バンプ１２を有するポリイミ
ド層の位置合わせを行う。基板を重ね合わせた後１５０
〜１６０℃、３０〜４０kg／cm2 の条件で２０〜３０se
c 間本圧着を行う。ここで仮圧着および本圧着には、真
空油圧プレス装えお使用し、プレスは１０Torr以下の減
圧状態の中で行われる。
成したセラミック基板上の接続用金属バンプ１２を有す
るポリイミド多層配線層上に基板の大きさにカッティン
グした異方導電性フィルム７をラミネートした後に１３
５℃、３〜５kg／cm2 の条件で２〜３秒間仮圧着する。
次に異方導電性フィルム７からキャリアフィルム１３を
引き剥し、上記ステップＳ1からステップＳ5で形成した
アルミニウム平板上のポリイミド多層配線層のステップ
Ｓ5 で形成した接続用金属バンプ１２を有するポリイミ
ド層の位置合わせを行う。基板を重ね合わせた後１５０
〜１６０℃、３０〜４０kg／cm2 の条件で２０〜３０se
c 間本圧着を行う。ここで仮圧着および本圧着には、真
空油圧プレス装えお使用し、プレスは１０Torr以下の減
圧状態の中で行われる。
【００２３】ステップＳ14〜ステップＳ19は図４（ｃ）
に示すが、ステップＳ14では１６％塩酸水溶液に上記接
着済み基板のアルミニウム平板部分を浸漬し、アルミニ
ウム平板９を溶解除去する。ステップＳ15では上記ステ
ップＳ14で新たに露出した上記ステップＳ1 で形成した
接地および接続層上に感光性ポリイミドワニスを塗布
し、露光・現像を行い所定の位置にヴィアホールを形成
し、キュアを行う。ステップＳ16では、上記ステップＳ
15で形成したポリイミド層上に接続用金属バンプ１２を
形成する。形成方法は上記ステップＳ12の工程と同じで
ある。ステップＳ17では、上記ステップＳ1 からステッ
プＳ16の工程で形成したポリイミド配線層積層体上に、
上記ステップＳ1からステップＳ5の工程で形成した別の
ポリイミド配線層を、上記ステップＳ13からステップＳ
16までの方法で積層一体化する。
に示すが、ステップＳ14では１６％塩酸水溶液に上記接
着済み基板のアルミニウム平板部分を浸漬し、アルミニ
ウム平板９を溶解除去する。ステップＳ15では上記ステ
ップＳ14で新たに露出した上記ステップＳ1 で形成した
接地および接続層上に感光性ポリイミドワニスを塗布
し、露光・現像を行い所定の位置にヴィアホールを形成
し、キュアを行う。ステップＳ16では、上記ステップＳ
15で形成したポリイミド層上に接続用金属バンプ１２を
形成する。形成方法は上記ステップＳ12の工程と同じで
ある。ステップＳ17では、上記ステップＳ1 からステッ
プＳ16の工程で形成したポリイミド配線層積層体上に、
上記ステップＳ1からステップＳ5の工程で形成した別の
ポリイミド配線層を、上記ステップＳ13からステップＳ
16までの方法で積層一体化する。
【００２４】ステップＳ18では、配線層数が８層になる
まで上記ステップＳ17の工程を繰り返す。最後に、ステ
ップＳ19では、多層配線基板とＬＳＩチップの配線とを
接続する接続電極層を形成する。この工程は上記ステッ
プＳ18の工程においてステップＳ13からステップＳ15ま
での工程を行い、次にステップＳ15の工程で形成したポ
リイミド層上に、ＬＳＩチップが封入されたチップキャ
リアのバンプと半田接続を行うＬＳＩ接続用電極パッド
８を形成する。この時、ＬＳＩチップキャリアのバンプ
と接続電極パッドをつなぐ半田には錫鉛共晶半田を使用
し、接続電極パッドは錫鉛半田食われのない銅メッキで
形成する。
まで上記ステップＳ17の工程を繰り返す。最後に、ステ
ップＳ19では、多層配線基板とＬＳＩチップの配線とを
接続する接続電極層を形成する。この工程は上記ステッ
プＳ18の工程においてステップＳ13からステップＳ15ま
での工程を行い、次にステップＳ15の工程で形成したポ
リイミド層上に、ＬＳＩチップが封入されたチップキャ
リアのバンプと半田接続を行うＬＳＩ接続用電極パッド
８を形成する。この時、ＬＳＩチップキャリアのバンプ
と接続電極パッドをつなぐ半田には錫鉛共晶半田を使用
し、接続電極パッドは錫鉛半田食われのない銅メッキで
形成する。
【００２５】図５は図１に示すポリイミド多層配線基板
の製造方法の他の実施例を示す図である。本実施例のポ
リイミド多層配線基板のポリイミド多層配線層部分の仕
様は図１の実施例と同じである。ポリイミド樹脂には感
光性ポリイミドを、配線金属には銅およびニッケルの多
層メッキを使用し、各々の膜厚は銅メッキ６．５μｍ、
ニッケルメッキ０．５μｍである。ここで銅メッキ上の
ニッケルメッキは、本実施例で使用する感光性ポリイミ
ドは金属銅と反応しやすく、ポリイミドに悪影響を与え
るため、金属銅と感光性ポリイミドが直接接触しないよ
うにするバリアメタルである。本実施例のポリイミド多
層配線基板の製造工程は以下のとうりである。
の製造方法の他の実施例を示す図である。本実施例のポ
リイミド多層配線基板のポリイミド多層配線層部分の仕
様は図１の実施例と同じである。ポリイミド樹脂には感
光性ポリイミドを、配線金属には銅およびニッケルの多
層メッキを使用し、各々の膜厚は銅メッキ６．５μｍ、
ニッケルメッキ０．５μｍである。ここで銅メッキ上の
ニッケルメッキは、本実施例で使用する感光性ポリイミ
ドは金属銅と反応しやすく、ポリイミドに悪影響を与え
るため、金属銅と感光性ポリイミドが直接接触しないよ
うにするバリアメタルである。本実施例のポリイミド多
層配線基板の製造工程は以下のとうりである。
【００２６】まず、アルミニウムの平坦な板（以下アル
ミニウム平板と略す）上に一組の信号配線層と、ひとつ
の接地および接続層を以下の方法で形成する。まず、ス
テップＳ21では図５（ａ）に示すようにアルミニウム平
板１５上に接地および接続層をフォトレジストを用いた
フォトリソグラフィーでパターン化し、電解銅メッキを
行なった後無電界ニッケルメッキを行い接地および接続
層１６を形成する。ステップＳ22では、図５（ｂ）に示
すように感光性ポリイミドワニス１７をステップＳ21で
接地および接続層を形成したアルミニウム平板上に塗布
し、露光・現像を行い所定の位置にヴィアホール１８を
形成し、キュアを行う。
ミニウム平板と略す）上に一組の信号配線層と、ひとつ
の接地および接続層を以下の方法で形成する。まず、ス
テップＳ21では図５（ａ）に示すようにアルミニウム平
板１５上に接地および接続層をフォトレジストを用いた
フォトリソグラフィーでパターン化し、電解銅メッキを
行なった後無電界ニッケルメッキを行い接地および接続
層１６を形成する。ステップＳ22では、図５（ｂ）に示
すように感光性ポリイミドワニス１７をステップＳ21で
接地および接続層を形成したアルミニウム平板上に塗布
し、露光・現像を行い所定の位置にヴィアホール１８を
形成し、キュアを行う。
【００２７】ステップＳ23では、図５（ｃ）に示すよう
に一組の信号配線層１９を層間絶縁に感光性ポリイミド
を使用して形成する。形成方法は、ステップＳ21で接地
および接続層を形成した方法で信号配線層を形成し、ス
テップＳ22で絶縁層を形成した方法で信号層間絶縁層を
形成する。この時第２信号配線層のニッケルメッキは、
異方導電シートの導電粒子であるインジウム／鉛の銅配
線層への拡散防止層の役割もはたす。ステップＳ24で
は、図５（ｄ）に示すように、ステップＳ23で形成した
第２信号配線層上にポリイミドワニスを塗布し、露光・
現像を行い所定の位置に接続用ヴィアホール２０を形成
し、キュアを行う。この時、接続用ヴィアホールの大き
さは、接続時相手方となる接続用金属バンプより大きく
形成される。例えば接続用金属バンプの大きさが２５〜
３００μｍの時、接続用ヴィアホールも大きさは３０〜
３５０μｍで形成される。
に一組の信号配線層１９を層間絶縁に感光性ポリイミド
を使用して形成する。形成方法は、ステップＳ21で接地
および接続層を形成した方法で信号配線層を形成し、ス
テップＳ22で絶縁層を形成した方法で信号層間絶縁層を
形成する。この時第２信号配線層のニッケルメッキは、
異方導電シートの導電粒子であるインジウム／鉛の銅配
線層への拡散防止層の役割もはたす。ステップＳ24で
は、図５（ｄ）に示すように、ステップＳ23で形成した
第２信号配線層上にポリイミドワニスを塗布し、露光・
現像を行い所定の位置に接続用ヴィアホール２０を形成
し、キュアを行う。この時、接続用ヴィアホールの大き
さは、接続時相手方となる接続用金属バンプより大きく
形成される。例えば接続用金属バンプの大きさが２５〜
３００μｍの時、接続用ヴィアホールも大きさは３０〜
３５０μｍで形成される。
【００２８】つぎに、上記とは別に裏面に入出力ピン２
１を有するセラミック基板２２上に一組の信号配線層１
９とそれをはさむ一組の接地および接続層１６を形成す
る。ステップＳ25では、図６（ａ）に示すように入出力
信号ピンおよび電源ピン２１が裏面にあるセラミック基
板２２上に接地および接続層１６をフォトレジストを用
いたフォトリソグラフィーでパターン化し、電解銅メッ
キを行なった後無電界ニッケルメッキを行い接地および
接続層を形成する。ステップＳ26では、図６（ｂ）に示
すように感光性ポリイミドワニス１７をステップＳ5 で
接地および接続層１６を形成したセラミック基板上に塗
布し、露光・現像を行い所定の位置にヴィアホール１８
を形成し、キュアを行う。
１を有するセラミック基板２２上に一組の信号配線層１
９とそれをはさむ一組の接地および接続層１６を形成す
る。ステップＳ25では、図６（ａ）に示すように入出力
信号ピンおよび電源ピン２１が裏面にあるセラミック基
板２２上に接地および接続層１６をフォトレジストを用
いたフォトリソグラフィーでパターン化し、電解銅メッ
キを行なった後無電界ニッケルメッキを行い接地および
接続層を形成する。ステップＳ26では、図６（ｂ）に示
すように感光性ポリイミドワニス１７をステップＳ5 で
接地および接続層１６を形成したセラミック基板上に塗
布し、露光・現像を行い所定の位置にヴィアホール１８
を形成し、キュアを行う。
【００２９】ステップＳ27では、図６（ｃ）に示すよう
に一組の信号配線層１９を層間絶縁に感光性ポリイミド
を使用して形成する。形成方法は、ステップＳ21で接地
および接続層を形成した方法で信号配線層を形成し、ス
テップＳ22で絶縁層を形成した方法で信号層間絶縁層を
形成する。ステップＳ28では、図６（ｄ）に示すように
感光性ポリイミドワニスをステッテップＳ27で形成した
信号配線上に塗布し、露光・現像を行い所定の位置にヴ
ィアホール１８を形成し、キュアを行う。ステップＳ29
では、図６（ｅ）に示すように第２接地および接続層２
３をステップＳ25で使用した方法でステップＳ28で形成
したポリイミド層上に形成する。ステップＳ30では図６
（ｆ）に示すように２層目の接地および接続層の上にス
テップＳ28と同じようにヴィアホール１８が形成された
ポリイミド層を形成する。
に一組の信号配線層１９を層間絶縁に感光性ポリイミド
を使用して形成する。形成方法は、ステップＳ21で接地
および接続層を形成した方法で信号配線層を形成し、ス
テップＳ22で絶縁層を形成した方法で信号層間絶縁層を
形成する。ステップＳ28では、図６（ｄ）に示すように
感光性ポリイミドワニスをステッテップＳ27で形成した
信号配線上に塗布し、露光・現像を行い所定の位置にヴ
ィアホール１８を形成し、キュアを行う。ステップＳ29
では、図６（ｅ）に示すように第２接地および接続層２
３をステップＳ25で使用した方法でステップＳ28で形成
したポリイミド層上に形成する。ステップＳ30では図６
（ｆ）に示すように２層目の接地および接続層の上にス
テップＳ28と同じようにヴィアホール１８が形成された
ポリイミド層を形成する。
【００３０】ステップＳ31では、図６（ｆ）に示すよう
にステップＳ30で形成したポリイミド層上に上記ステッ
プＳ21からステップＳ24までに形成した多層配線層と電
気的接続を行う位置に接続用金属バンプ２４を形成す
る。この接続用金属バンプはフォトレジストを使用した
フォトリソグラフィーでパターン化し、電解銅メッキで
形成する。バンプの厚さは６０μｍである。ステップＳ
32では、図７（ｂ）に示すように上記ステップＳ21から
ステップＳ24で形成したアルミニウム平板上のポリイミ
ド多層配線層のステップＳ24で形成した接続用ヴィアホ
ール２０を有するポリイミド層と、上記ステップＳ25か
らステップＳ31で形成したセラミック基板上の金属バン
プを有するポリイミド多層配線層を間に異方導電性フィ
ルムを介して位置合わせを行った後重ね合わせ、加圧お
よび加熱を行い異方導電性フィルムの接着力により互い
のポリイミド膜を接着し固定する。
にステップＳ30で形成したポリイミド層上に上記ステッ
プＳ21からステップＳ24までに形成した多層配線層と電
気的接続を行う位置に接続用金属バンプ２４を形成す
る。この接続用金属バンプはフォトレジストを使用した
フォトリソグラフィーでパターン化し、電解銅メッキで
形成する。バンプの厚さは６０μｍである。ステップＳ
32では、図７（ｂ）に示すように上記ステップＳ21から
ステップＳ24で形成したアルミニウム平板上のポリイミ
ド多層配線層のステップＳ24で形成した接続用ヴィアホ
ール２０を有するポリイミド層と、上記ステップＳ25か
らステップＳ31で形成したセラミック基板上の金属バン
プを有するポリイミド多層配線層を間に異方導電性フィ
ルムを介して位置合わせを行った後重ね合わせ、加圧お
よび加熱を行い異方導電性フィルムの接着力により互い
のポリイミド膜を接着し固定する。
【００３１】この時、ステップＳ24で形成した接続用ヴ
ィアホール２０との底面の配線金属とステップＳ31で形
成した金属バンプ間で異方導電性フィルム内に存在する
インジウム／鉛の導電粒子が押しつぶされ、ふたつの積
層構造体が電気的に接続する。金属バンプのない所で
は、導電粒子は押しつぶされないため横方向での導通は
なく、隣同士の金属バンプ間でショート不良が発生する
こともない。この時の絶縁抵抗は１０9Ω 以上である。
加圧及び加熱方法の詳細は次の通である。ここで使用す
る異方導電性フィルムにはキャリアフィルム付きのもの
を使用する。キャリアフィルムは膜厚５０〜１００μｍ
のポリエステルフィルムを用いる。
ィアホール２０との底面の配線金属とステップＳ31で形
成した金属バンプ間で異方導電性フィルム内に存在する
インジウム／鉛の導電粒子が押しつぶされ、ふたつの積
層構造体が電気的に接続する。金属バンプのない所で
は、導電粒子は押しつぶされないため横方向での導通は
なく、隣同士の金属バンプ間でショート不良が発生する
こともない。この時の絶縁抵抗は１０9Ω 以上である。
加圧及び加熱方法の詳細は次の通である。ここで使用す
る異方導電性フィルムにはキャリアフィルム付きのもの
を使用する。キャリアフィルムは膜厚５０〜１００μｍ
のポリエステルフィルムを用いる。
【００３２】まず、上記ステップＳ25からステップＳ31
で形成したセラミック基板上の金属バンプを有するポリ
イミド多層配線層上に基板の大きさにカッティングした
異方導電性フィルムをラミネートし、１３５℃、３〜５
kg／cm2 の条件で２〜３秒間仮圧着する。次に異方導電
フィルムからキャリアフィルムを引き剥し、上記ステッ
プＳ21からステップＳ24で形成したアルミニウム平板上
のポリイミド多層配線層１９のステップＳ24で形成した
接続用ヴィアホール２０を有するポリイミド層の位置合
わせを行う。基板を重ね合わせた後１５０〜１６０℃、
３０〜４０kg／cm2 の条件で２０〜３０秒間本圧着を行
う。ここで仮圧着および本圧着には、真空油圧プレス装
置を使用し、プレスは１０Torr以下の減圧状態の中で行
われる。
で形成したセラミック基板上の金属バンプを有するポリ
イミド多層配線層上に基板の大きさにカッティングした
異方導電性フィルムをラミネートし、１３５℃、３〜５
kg／cm2 の条件で２〜３秒間仮圧着する。次に異方導電
フィルムからキャリアフィルムを引き剥し、上記ステッ
プＳ21からステップＳ24で形成したアルミニウム平板上
のポリイミド多層配線層１９のステップＳ24で形成した
接続用ヴィアホール２０を有するポリイミド層の位置合
わせを行う。基板を重ね合わせた後１５０〜１６０℃、
３０〜４０kg／cm2 の条件で２０〜３０秒間本圧着を行
う。ここで仮圧着および本圧着には、真空油圧プレス装
置を使用し、プレスは１０Torr以下の減圧状態の中で行
われる。
【００３３】ステップＳ33〜ステップＳ38は図７（ｃ）
に示すが、ステップＳ33では１６％塩酸水溶液に上記接
着済み基板のアルミニウム平板部分を浸漬し、アルミニ
ウム平板を溶解除去する。ステップＳ34では、ステップ
Ｓ33で新たに露出した上記ステップＳ21で形成した接地
および接続層上に感光性ポリイミドワニスを塗布し、露
光・現像を行い所定の位置にヴィアホールを形成し、キ
ュアを行う。ステップＳ35では、上記ステップＳ34で形
成したポリイミド層上に金属バンプを形成する。形成方
法は上記ステップＳ31の工程と同じである。ステップＳ
36では、上記ステップＳ21からステップＳ35の工程で形
成したポリイミド配線層積層体上に、上記ステップＳ21
からステップＳ24の工程で形成した別のポリイミド配線
層を、上記ステップＳ32からステップＳ35までの方法で
積層一体化する。
に示すが、ステップＳ33では１６％塩酸水溶液に上記接
着済み基板のアルミニウム平板部分を浸漬し、アルミニ
ウム平板を溶解除去する。ステップＳ34では、ステップ
Ｓ33で新たに露出した上記ステップＳ21で形成した接地
および接続層上に感光性ポリイミドワニスを塗布し、露
光・現像を行い所定の位置にヴィアホールを形成し、キ
ュアを行う。ステップＳ35では、上記ステップＳ34で形
成したポリイミド層上に金属バンプを形成する。形成方
法は上記ステップＳ31の工程と同じである。ステップＳ
36では、上記ステップＳ21からステップＳ35の工程で形
成したポリイミド配線層積層体上に、上記ステップＳ21
からステップＳ24の工程で形成した別のポリイミド配線
層を、上記ステップＳ32からステップＳ35までの方法で
積層一体化する。
【００３４】ステップＳ37では、配線層数が８層になる
まで上記ステップＳ37の工程を繰り返す。最後に、ステ
ップＳ38では多層配線基板とＬＳＩチップの配線とを接
続する接続電極層を形成する。この工程は上記ステップ
Ｓ38の工程においてステップＳ32からステップＳ34まで
の工程を行い、次にステップＳ34の工程で形成したポリ
イミド層上に、ＬＳＩチップが封入されたチップキャリ
アのバンプと半田接続を行う接続電極パッド８を形成す
る。この時、ＬＳＩチップキャリアのバンプと接続電極
パッドをつなぐ半田には錫鉛共晶半田を使用し、接続電
極パッドは錫鉛半田食われのない銅メッキで形成する。
まで上記ステップＳ37の工程を繰り返す。最後に、ステ
ップＳ38では多層配線基板とＬＳＩチップの配線とを接
続する接続電極層を形成する。この工程は上記ステップ
Ｓ38の工程においてステップＳ32からステップＳ34まで
の工程を行い、次にステップＳ34の工程で形成したポリ
イミド層上に、ＬＳＩチップが封入されたチップキャリ
アのバンプと半田接続を行う接続電極パッド８を形成す
る。この時、ＬＳＩチップキャリアのバンプと接続電極
パッドをつなぐ半田には錫鉛共晶半田を使用し、接続電
極パッドは錫鉛半田食われのない銅メッキで形成する。
【００３５】また、上述した実施例ではセラミック基板
上にポリイミド多層配線層を形成したが、セラミック基
板の他に硬質有機樹脂基板、例えば、ポリイミド樹脂の
成形基板なども使用することができる。この場合の入出
力ピン２１は、ポリイミド樹脂成形基板２５に貫通スル
ーホールを形成し入出力ピンを打ち込んで形成する。こ
のポリイミド樹脂成形基板を使用したポリイミド多層配
線基板の断面図を図８に示す。
上にポリイミド多層配線層を形成したが、セラミック基
板の他に硬質有機樹脂基板、例えば、ポリイミド樹脂の
成形基板なども使用することができる。この場合の入出
力ピン２１は、ポリイミド樹脂成形基板２５に貫通スル
ーホールを形成し入出力ピンを打ち込んで形成する。こ
のポリイミド樹脂成形基板を使用したポリイミド多層配
線基板の断面図を図８に示す。
【００３６】本実施例の多層配線基板は。土台となるポ
リイミド樹脂成形基板と配線層を有するポリイミド多層
配線層の熱膨張係数を正確に合わせることが可能であ
り、特に大面積高積層配線基板の製造に適している。以
上示した方法を使用することにより、高積層数の高配線
密度ポリイミド多層配線基板を、従来の逐次積層方式の
ポリイミド・セラミック多層配線基板に比べ非常に短い
製造時間で形成することができ、かつ、ブロック単位で
電気検査を行い良品ブロックを選別して積層することが
出来るため、高い製造歩留まりを実現することが出来
る。
リイミド樹脂成形基板と配線層を有するポリイミド多層
配線層の熱膨張係数を正確に合わせることが可能であ
り、特に大面積高積層配線基板の製造に適している。以
上示した方法を使用することにより、高積層数の高配線
密度ポリイミド多層配線基板を、従来の逐次積層方式の
ポリイミド・セラミック多層配線基板に比べ非常に短い
製造時間で形成することができ、かつ、ブロック単位で
電気検査を行い良品ブロックを選別して積層することが
出来るため、高い製造歩留まりを実現することが出来
る。
【００３７】
【発明の効果】以上説明したように本発明のポリイミド
多層配線基板は、ポリイミド多層配線層の構造を、複数
の配線層を含んだ積層体をひとつのブロックとした、複
数ブロック積層構造体とし、各々のブロック間の電気的
接続は、各ブロック積層構造体間に挟み込んだ異方導電
性フィルムにより行うことを特徴とすることにより、従
来の多層プリント配線基板で必要であった貫通スルーホ
ールが不必要となり、また、信号配線層部分に微細パタ
ーンが形成できるため、高い信号配線収容性と高多層・
高密度配線を実現することができ、また、従来のポリイ
ミド・セラミック多層配線基板のように多数回にわたる
キュア工程が不必要となり、配線基板製造時間の短縮お
よび多数回キュア工程によるポリイミド樹脂の熱劣化を
防止でき、さらに、ブロック単位で配線層の電気検査が
出来るため、良品ブロックを選別して積層することがで
きるようになる。よって、高品質高多層高配線密度ポリ
イミド多層配線基板を、短い製造日数で、かつ、高い製
造歩留まりで形成できるという効果がある。
多層配線基板は、ポリイミド多層配線層の構造を、複数
の配線層を含んだ積層体をひとつのブロックとした、複
数ブロック積層構造体とし、各々のブロック間の電気的
接続は、各ブロック積層構造体間に挟み込んだ異方導電
性フィルムにより行うことを特徴とすることにより、従
来の多層プリント配線基板で必要であった貫通スルーホ
ールが不必要となり、また、信号配線層部分に微細パタ
ーンが形成できるため、高い信号配線収容性と高多層・
高密度配線を実現することができ、また、従来のポリイ
ミド・セラミック多層配線基板のように多数回にわたる
キュア工程が不必要となり、配線基板製造時間の短縮お
よび多数回キュア工程によるポリイミド樹脂の熱劣化を
防止でき、さらに、ブロック単位で配線層の電気検査が
出来るため、良品ブロックを選別して積層することがで
きるようになる。よって、高品質高多層高配線密度ポリ
イミド多層配線基板を、短い製造日数で、かつ、高い製
造歩留まりで形成できるという効果がある。
【図１】本発明に係るポリイミド多層配線基板の一実施
例を示す断面図である。
例を示す断面図である。
【図２】本発明に係るポリイミド多層配線基板の製造方
法の一実施例を工程順に示す断面図である。
法の一実施例を工程順に示す断面図である。
【図３】本発明に係るポリイミド多層配線基板の製造方
法の一実施例を工程順に示す断面図である。
法の一実施例を工程順に示す断面図である。
【図４】本発明に係るポリイミド多層配線基板の製造方
法の一実施例を工程順に示す断面図である。
法の一実施例を工程順に示す断面図である。
【図５】本発明に係るポリイミド多層配線基板の製造方
法の他の実施例を工程順に示す断面図である。
法の他の実施例を工程順に示す断面図である。
【図６】本発明に係るポリイミド多層配線基板の製造方
法の他の実施例を工程順に示す断面図である。
法の他の実施例を工程順に示す断面図である。
【図７】本発明に係るポリイミド多層配線基板の製造方
法の他の実施例を工程順に示す断面図である。
法の他の実施例を工程順に示す断面図である。
【図８】本発明に係るポリイミド多層配線基板の他の実
施例を示す断面図である。
施例を示す断面図である。
１ アルミナセラミック基板
２，２１ 電源ピンおよび入出力ピン
３，１９ 信号配線層
４，１６ 接地および接続層
５，１２，２３ 接続用金属バンプ
６ 配線層ブロック
７ 異方導電性フィルム
８ ＬＳＩ接続用パッド
９ 平坦な板
１０，１７ 感光性ポリイミドワニス
１１，１８ ヴィアホール
１３ キャリアフィルム
Claims (3)
- 【請求項１】 セラミック基板上にポリイミド多層配線
層を有する多層配線基板において、複数の配線層の積層
構造であるポリイミド多層配線層を１つの配線層ブロッ
クとし、第１の配線層ブロックのポリイミド面と第２の
配線層ブロックのポリイミド面の間に異方導電性フィル
ムを設け、各配線層ブロック間をこの異方導電性フィル
ムにより電気的に接続すると共に接着力で接着し、複数
個の配線層ブロックを一体に形成したことを特徴とする
ポリイミド多層配線基板。 - 【請求項２】 セラミック基板上にポリイミド多層配線
層を有する多層配線基板の製造方法において、複数個の
配線層の積層構造であるポリイミド多層配線層を１つの
配線層ブロックとし、その内部配線層がスルーホールを
介して表面の接続用金属バンプに接続する第１の配線層
ブロックを硬質平板上に形成する第１の工程と、第１の
配線層ブロックをセラミック基板上に形成する第２の工
程と、第１の工程で作成した第１の配線層ブロックの表
面と第２の工程で作成した第１の配線層ブロックの表面
との間に異方導電性フィルムを挿入し、加圧・加熱し、
各配線層ブロック間をこの異方導電性フィルムを介して
接続用金属バンプで電気的に接続し、この異方導電性フ
ィルムの接着剤により１体化する第３の工程と、前記硬
質平板をポリイミド多層配線層から剥離する第４の工程
と、剥離されて表面に出たポリイミド多層配線層上にＬ
ＳＩ接続用電極パッドを形成する第５の工程と、前記第
４の工程で硬質平板が剥離されて表面に出たポリイミド
多層配線層上に異方導電性フィルムを介して第１の配線
層ブロックを加圧・加熱して一体化する工程をＮ回（た
だし、Ｎ＝０，１，２〜）繰り返すことによりＮ＋２個
の配線層ブロックを形成する第６の工程とを備えたこと
を特徴とするポリイミド多層配線基板の製造方法。 - 【請求項３】 セラミック基板上にポリイミド多層配線
層を有する多層配線基板の製造方法において、複数個の
配線層の積層構造であるポリイミド多層配線層を１つの
配線層ブロックとし、その内線配線層がスルーホールを
介し電気的に接続した金属部分を底面にもつポリイミド
のヴィアホールを形成した第１の配線ブロックを硬質平
板上に形成する第１の工程と、複数個の配線層の積層構
造であるポリイミド多層配線層を１つの配線層ブロック
とし、その内部配線層がスルーホールを介して表面の接
続用金属バンプに接続する第２の配線ブロックをセラミ
ック基板上に形成する第２の工程と、第１の工程で作成
した第１の配線層ブロックの表面と第２の工程で作成し
た第２の配線層ブロックの表面との間に異方導電性フィ
ルムを挿入し、加圧・加熱し、各配線層ブロック間をこ
の異方導電性フィルムを介しヴィアホールの底面金属と
接続用金属バンプとが電気的に接続し、異方導電性フィ
ルムの接着により一体化する第３の工程と、前記硬質平
板をポリイミド多層配線層から剥離する第４の工程と、
剥離されたポリイミド多層配線層上にＬＳＩ接続用電極
パッドを形成する第５の工程と、前記第４の工程で硬質
平板が剥離されて表面に出たポリイミド多層配線層上に
異方導電性フィルムを介して第１の配線層ブロックを加
圧・加熱して一体化する工程をＮ回（ただし、Ｎ＝０，
１，２〜）繰り返すことによりＮ＋２個の配線層ブロッ
クを形成する第６の工程とを備えたことを特徴とするポ
リイミド多層配線基板の製造方法。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3208793A JP2751678B2 (ja) | 1991-07-26 | 1991-07-26 | ポリイミド多層配線基板およびその製造方法 |
| CA002059020A CA2059020C (en) | 1991-01-09 | 1992-01-08 | Polyimide multilayer wiring board and method of producing same |
| EP92100269A EP0494668B1 (en) | 1991-01-09 | 1992-01-09 | Polyimide multilayer wiring board and method of producing same |
| DE69223657T DE69223657T2 (de) | 1991-01-09 | 1992-01-09 | Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung |
| US07/818,529 US5321210A (en) | 1991-01-09 | 1992-01-09 | Polyimide multilayer wiring board and method of producing same |
| CA002074648A CA2074648C (en) | 1991-07-26 | 1992-07-24 | Polyimide multilayer wiring substrate and method for manufacturing the same |
| EP92306811A EP0526133B1 (en) | 1991-07-26 | 1992-07-24 | Polyimide multilayer wiring substrate and method for manufacturing the same |
| DE69218319T DE69218319T2 (de) | 1991-07-26 | 1992-07-24 | Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung |
| US08/070,923 US5426849A (en) | 1991-01-09 | 1993-07-28 | Method of producing a polyimide multilayer wiring board |
| US08/328,950 US5628852A (en) | 1991-07-26 | 1994-10-25 | Method for manufacturing a polyimide multilayer wiring substrate |
| US08/448,856 US5686702A (en) | 1991-07-26 | 1995-05-24 | Polyimide multilayer wiring substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3208793A JP2751678B2 (ja) | 1991-07-26 | 1991-07-26 | ポリイミド多層配線基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0537159A true JPH0537159A (ja) | 1993-02-12 |
| JP2751678B2 JP2751678B2 (ja) | 1998-05-18 |
Family
ID=16562212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3208793A Expired - Fee Related JP2751678B2 (ja) | 1991-01-09 | 1991-07-26 | ポリイミド多層配線基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2751678B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08213757A (ja) * | 1995-06-26 | 1996-08-20 | Hitachi Chem Co Ltd | 配線板の製造法 |
| JPH0923062A (ja) * | 1995-07-05 | 1997-01-21 | O K Print:Kk | 回路基板の製造方法 |
| JP2005333006A (ja) * | 2004-05-20 | 2005-12-02 | Nec Toppan Circuit Solutions Inc | 印刷配線板及び半導体装置 |
| US7816782B2 (en) | 2004-07-07 | 2010-10-19 | Nec Corporation | Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63193883U (ja) * | 1987-05-29 | 1988-12-14 |
-
1991
- 1991-07-26 JP JP3208793A patent/JP2751678B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63193883U (ja) * | 1987-05-29 | 1988-12-14 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08213757A (ja) * | 1995-06-26 | 1996-08-20 | Hitachi Chem Co Ltd | 配線板の製造法 |
| JPH0923062A (ja) * | 1995-07-05 | 1997-01-21 | O K Print:Kk | 回路基板の製造方法 |
| JP2005333006A (ja) * | 2004-05-20 | 2005-12-02 | Nec Toppan Circuit Solutions Inc | 印刷配線板及び半導体装置 |
| US7816782B2 (en) | 2004-07-07 | 2010-10-19 | Nec Corporation | Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package |
| US8198140B2 (en) | 2004-07-07 | 2012-06-12 | Nec Corporation | Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2751678B2 (ja) | 1998-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5686702A (en) | Polyimide multilayer wiring substrate | |
| US5382757A (en) | Multilayer printed wiring board and process for manufacturing the same | |
| JPH06310870A (ja) | 配線基板構造及びその製造方法 | |
| JP3429734B2 (ja) | 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法 | |
| US6930257B1 (en) | Integrated circuit substrate having laminated laser-embedded circuit layers | |
| KR101143837B1 (ko) | 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법 | |
| JP2006108211A (ja) | 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法 | |
| TWI296492B (en) | Un-symmetric circuit board and method for fabricating the same | |
| US8826531B1 (en) | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers | |
| JPH08148828A (ja) | 薄膜多層回路基板およびその製造方法 | |
| JP2751678B2 (ja) | ポリイミド多層配線基板およびその製造方法 | |
| JP3016292B2 (ja) | ポリイミド多層配線基板およびその製造方法 | |
| JP4684454B2 (ja) | プリント配線基板の製造方法及びプリント配線基板 | |
| JP2749472B2 (ja) | 多層薄膜配線基板、該基板を用いたモジュール | |
| JP2712936B2 (ja) | ポリイミド多層配線基板およびその製造方法 | |
| JP2748890B2 (ja) | 有機樹脂多層配線基板およびその製造方法 | |
| JP2776096B2 (ja) | ポリイミド多層配線基板の製造方法 | |
| JP4794714B2 (ja) | 半導体集積回路装置とその製造方法 | |
| EP0543331B1 (en) | Polyimide multilayer interconnection board and method of making the same | |
| JP2616588B2 (ja) | ポリイミド多層配線基板およびその製造方法 | |
| JP3172267B2 (ja) | 大規模配線基板及びその製造方法 | |
| JP2638518B2 (ja) | ポリイミド多層配線基板の製造方法 | |
| JPH09283931A (ja) | 多層配線基板 | |
| JPH0955569A (ja) | 薄膜配線シート、多層配線基板、および、それらの製造方法 | |
| TWI223578B (en) | Multi-layer circuit board and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |