JP2616588B2 - ポリイミド多層配線基板およびその製造方法 - Google Patents

ポリイミド多層配線基板およびその製造方法

Info

Publication number
JP2616588B2
JP2616588B2 JP1170491A JP1170491A JP2616588B2 JP 2616588 B2 JP2616588 B2 JP 2616588B2 JP 1170491 A JP1170491 A JP 1170491A JP 1170491 A JP1170491 A JP 1170491A JP 2616588 B2 JP2616588 B2 JP 2616588B2
Authority
JP
Japan
Prior art keywords
polyimide
multilayer wiring
wiring board
layer
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1170491A
Other languages
English (en)
Other versions
JPH04312998A (ja
Inventor
広治 金原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1170491A priority Critical patent/JP2616588B2/ja
Priority to CA002059020A priority patent/CA2059020C/en
Priority to EP92100269A priority patent/EP0494668B1/en
Priority to DE69223657T priority patent/DE69223657T2/de
Priority to US07/818,529 priority patent/US5321210A/en
Publication of JPH04312998A publication Critical patent/JPH04312998A/ja
Priority to US08/070,923 priority patent/US5426849A/en
Application granted granted Critical
Publication of JP2616588B2 publication Critical patent/JP2616588B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、セラミック基板または
硬質有機樹脂基板上に層間絶縁としてポリイミド樹脂を
採用した多層配線層を有するポリイミド多層配線基板の
構造および製造方法に関する。
【0002】
【従来の技術】LSIチップを搭載する配線基板とし
て、従来から多層プリント配線基板が使用されてきた。
多層プリント配線基板は、銅張り積層板をコア材に、プ
リプレグをコア材の接着剤として構成され、コア材とプ
リプレグを交互に積層し熱プレスを使用して一体化す
る。積層板間の電気的的接続はコア材とプリプレグを一
体化した後、ドリルによって貫通スルーホールを形成
し、貫通スルーホール内壁を銅メッキすることによって
行われる。また、近年、多層プリント配線基板より高配
線密度を要求されている大型コンピュータ用配線基板
に、セラミック基板上にポリイミド樹脂を層間絶縁に使
用した多層配線基板が使用されてきている。このポリイ
ミド・セラミック多層配線基板は、セラミック基板上に
ポリイミド前駆体ワニスを塗布、乾燥し、この塗布膜に
ヴァイホールを形成するポリイミド樹脂絶縁層形成工程
と、フォトリソグラフィー、真空蒸着およびメッキ法を
使用した配線層形成工程とからなり、かつ、この一連の
工程を繰り返すことにより、ポリイミド多層配線層の形
成を行っていた。また、上述したポリイミド・セラミッ
ク多層配線基板の形成方法とは別にポリイミドシート上
に配線パターンを形成し、そのシートをセラミック基板
上に位置合わせを行って順次、加圧積層を行い多層配線
基板の形成を行う方法もある。この方法は、信号層をシ
ート単位で形成するため、欠陥のないシートを選別して
積層する事が可能となり、上述した逐次積層方法よりも
製造歩留をあげることができる。
【0003】
【発明が解決しようとする課題】上述した多層プリント
配線基板は、積層板間の電気的接続をドリル加工で形成
した貫通スルーホールで行うため、微細な貫通スルーホ
ールの形成は不可能であり、このためスルーホール間に
形成できる配線本数が限られてくる。また、一つの積層
板間の接続に一つの貫通スルーホールが必要となり、積
層数が増えるほど信号配線収容性が低下し、高配線密度
の多層プリント配線基板を形成する事が困難になってく
るという欠点がある。また、上述した従来の多層プリン
ト配線基板の欠点を補うために、最近開発されたポリイ
ミド・セラミック多層配線基板は、ポリイミド絶縁層の
積層数と同じ回数だけ、セラミック基板上にポリイミド
前駆体ワニスの塗布、乾燥、ヴァイホールの形成、およ
びキュアの各工程を繰り返し行う必要がある。このた
め、多層配線基板の積層工程に非常に時間がかかる。ま
た、ポリイミド樹脂に多数回にわたるキュア工程の熱ス
トレスが加わり、このためにポリイミド樹脂が劣化して
いくという欠点がある。さらにこのポリイミド多層配線
層は逐次積層方式であるため製造歩留の向上が困難であ
る。また、製造歩留を向上させる方法として開発された
シート単位の積層方式も、1層ずつ順次加圧積層を行う
ため、高多層になるほど下層部分のポリイミド樹脂間ス
トレスが加わりポリイミド樹脂の劣化が起きること、お
よび基板製作日数が長いという欠点は改善されていな
い。本発明は上述した点に鑑みなされたものであり、そ
の目的は高配線密度でかつ製造歩留の向上および製造日
数の短縮を図ったポリイミド多層配線基板を提供する。
【0004】
【課題を解決するための手段】この目的を達成するため
に、本発明に係るポリイミド多層配線基板は複数の配線
層の積層体を一つのブロックとしてこのブロックを複数
個積層した積層構造とし、各ブロック間の電気的接続を
各ブロックの積層体の表面上に形成された金属バンプ
と、半田プールとの鑞着により行うようにしたものであ
り、その製造方法として、各ブロック間の接合面の少な
くともどちらか一方にガラス転移点を有するポリイミド
樹脂を使用し、各ブロックの接合をポリイミド樹脂の自
己接着性で接着するとともに、金属バンプと半田プール
とを鑞着して積層体間を電気的に接続したものであり、
また別の製造方法として、各ブロック間の接合面に溶融
硬化型または溶融型接着剤を使用し、各ブロックの接合
をこの溶融硬化型接着剤または溶融型接着剤で接着する
とともに、金属バンプと半田プールとを鑞着して積層体
間を電気的に接続したものである。
【0005】
【作用】本発明に係るポリイミド多層配線基板において
は、複数の配線層の積層体を一つのブロックとしこのブ
ロックを複数個積層した積層構造としたので、各ブロッ
クを並行して製造できると同時に各ブロック単位の製造
精度は向上し、また各ブロック間の電気的接続は金属バ
ンプと、半田プールとの鑞着で行うようにしたものであ
り、酸化や腐食が起こりにくい。また、各ブロック間の
接合をガラス転移点を有するポリイミド樹脂の自己接着
性で、あるいは溶融硬化型接着剤または溶融型接着剤で
行うものであり、一定の加圧・加熱条件を与える事によ
り、接着が行える。
【0006】
【実施例】以下、図面にもとずき本発明を詳細に説明す
る。図1は本発明の第1の実施例で、ポリイミド多層配
線基板の構造を示す断面図である。同図において、ポリ
イミド多層配線基板の基本仕様としては、配線層間絶縁
厚20μm、信号線幅25μm、信号線膜幅7μmであ
り、ポリイミド樹脂にはガラス点を有するポリイミド
を、配線金属には金をそれぞれ使用している。ポリイミ
ド多層配線層の第1のブロック1は接地および接続配線
層3、1組の信号配線層7、8および金のバンプ10と
からなる。ポリイミド多層配線層の第2のブロック12
は入出力ピン14を裏面に設け内部に配線層を有するセ
ラミック基板15上に配設された1組の接地および接続
配線層16、24、1組の信号配線層19、20および
半田プール27とからなる。セラミック基板15はモリ
ブデン金属の同時焼成アルミナセラミック基板からな
る。また、信号配線層7、8、19および20はインピ
ーダンスの調整およびクロストークノイズの低減を行っ
ている。
【0007】本実施例では4個のブロックから構成さ
れ、各ブロックは完成時点で電気検査を行い良品ブロッ
クが選別され、次工程のブロック間接続工程に進む。各
ブロック間の接続は各ブロックの最上層のガラス転移点
を有するポリイミド4、26で接着されている。そし
て、各ブロックの電気的な接続はニッケルメッキ上に金
メッキを行ったニッケル・金バンプ10と金錫半田プー
ル27との鑞着でおこなっている。本実施例において
は、半田プールのサイズが、50〜500μm角、深さ
10〜100μm、ニッケル・金バンプのサイズは25
〜300μm角、10〜50μmの厚みで形成されてい
る。そして、最上層にはLSIを搭載するためのLSI
接続用パッド33が形成されている。
【0008】図2は本発明の第2の実施例を示すもので
あり、上述した第1の実施例ではセラミック基板15上
にポリイミド多層配線層を形成したが、本実施例におい
ては、セラミック基板15の代わりに硬質有機樹脂基
板、例えば、ポリイミド樹脂の成形基板40を使用して
いる。この場合の入出力ピン41は、ポリイミド樹脂の
成形基板40に貫通スルーホールを形成し打ち込んでい
る。このポリイミド樹脂の成形基板40を使用したポリ
イミド多層配線基板は、土台となるポリイミド樹脂成形
基板40と配線層を有するポリイミド多層配線層の熱膨
張係数を正確に合わせることが可能であり、特に大面積
高積層配線基板の製造に適している。
【0009】図3は図1に示したポリイミド多層配線基
板の製造工程を示す図である。同図において、まず、ポ
リイミド多層配線層の第1のブロック1の形成方法を工
程(a)から工程(e)にしたがって説明する。工程
(a)において、アルミニウムの平坦な板(以下アルミ
ニウム平板と称する)2上にフォトレジストを用いたフ
ォトリソグラフィでパターン化し、電解金メッキを行い
接地および接続配線層3を形成する。工程(b)におい
て、感光性ポリイミドワニス4をアルミニウム平板2上
に塗布し、露光・現像を行い所定の位置にヴィアホール
5を形成し、キュアを行う。
【0010】工程(c)において、一組の信号配線層
6、7を層間絶縁に感光性ポリイミド8を使用して形成
する。形成方法は工程(a)で接地および接続層を形成
した方法で信号配線層6、7を形成し、工程(b)で絶
縁層を形成した方法で信号層間絶縁層8を形成する。工
程(d)において、第2信号配線層7上にポリイミドワ
ニス4を塗布し、露光・現像を行い所定の位置にヴィア
ホール9を形成し、キュアを行う。工程(e)におい
て、工程(d)で必要総数を形成した多層配線層の最上
層に、工程(f)以降で形成する多層配線層と電気的接
続を行う位置に接続用バンプ10を形成する。バンプ1
0はフォトレジストを使用したフォトリソグラフィーで
パターン化し、電解ニッケルメッキおよび電解金メッキ
で形成する。ニッケルメッキは後述する金錫半田の金配
線層への拡散防止層である。各々のメッキ厚はニッケル
10μm、金3μmである。
【0011】次に、上述した第1のブロック1とは別の
第2のブロック12の形成方法を工程(f)から工程
(l)にしたがって説明する。工程(f)において、信
号入出力ピンおよび電源ピン14が裏面にあるセラミッ
ク基板15上にフォトレジストを用いたフォトリソグラ
フィーでパターン化し、電解金メッキを行い第1の接地
および接続配線層16を形成する。工程(g)におい
て、感光性ポリイミドワニス4を接地および接続配線層
16を形成したセラミック基板15上に塗布し、露光・
現像を行い所定の位置にヴィアホール18を形成し、キ
ュアを行う。工程(h)において一組の信号配線層1
9、20を層間絶縁に感光性ポリイミド21を使用して
形成する。
【0012】工程(i)において、感光性ポリイミドワ
ニス22を信号配線20上に塗布し、露光・現像を行い
所定の位置にヴィアホール23を形成し、キュアを行
う。工程(j)において、第2の接地および接続配線層
24をポリイミド層22上に形成する。工程(k)にお
いて、第2の接地および接続配線層24の上にヴィアホ
ール25が形成されたポリイミド層26を形成する。こ
のポリイミド層26はガラス転移点を有するポリイミド
樹脂からなる。工程(l)において、工程(k)で形成
したポリイミド層26上に金錫半田プール27を形成す
る。金錫半田プール27はフォトレジストを使用したフ
ォトリソグラフィーでパターン化し、まず、厚さ3μm
の電解ニッケルメッキを形成し、次に電解錫メッキおよ
び電解金メッキの多層メッキを形成する。金と錫の多層
メッキは後工程のポリイミド層接着工程時の熱で融解し
金錫の合金半田となる。また、金と錫の多層メッキは金
対錫の重量比が4対1になるように膜厚比を10対7と
し、各々の膜厚は金メッキが1μm、錫メッキが0.7
μmで合計6層(金錫多層メッキ武装膜厚10.2μ
m)形成する。
【0013】工程(m)において、工程(a)から工程
(e)で形成したアルミニウム平板2上に形成した接続
用金属バンプを有するポリイミド多層配線層の第1のブ
ロック1と、工程(f)から工程(l)で形成したセラ
ミック基板15上に形成した半田プール27を有するポ
リイミド多層配線層の第2のブロック12との位置合わ
せを行った後重ね合わせ、加圧およびポリイミド樹脂の
ガラス転移点を越える温度まで加熱を行い、互いのポリ
イミド膜を接着し固定する。この時、金と錫の多層メッ
キは溶融し金錫の合金半田となり、金属バンプ10と接
合し、二つの積層体1および12が電気的に接続する。
加圧および加熱方法は以下の通りである。加圧・加熱は
オートクレーブ型真空プレス装置を使用し、加圧気体は
窒素ガスを使用し、加圧は基板温度250℃までは3kg
/cm2、基板温度250℃から350℃までは14kg/c
m2で行う。この時、基板はプラテン上に置かれポリイミ
ドフィルムを用いて密封して、内部を真空ポンプを接続
して内部を10Torr以下の減圧状態にする。
【0014】工程(n)において、16%塩酸水溶液に
工程(m)で接着済みの積層体1および12を浸漬し、
アルミニウム平板2を溶解除去する。工程(o)におい
て、工程(n)で新たに露出した接地および接続配線層
3上に感光ポリイミド28を塗布し、露光・現像を行い
所定に位置にヴィアホール29を形成し、キュアを行
う。工程(p)において、ポリイミド層28上に金錫半
田プール30を形成する。工程(q)において、工程
(a)から工程(p)で形成したポリイミド配線層積層
体31上に、工程(a)から工程(e)で形成した別の
ポリイミド配線層32を工程(m)から工程(p)まで
の方法で積層一体化する。工程(r)において、設計し
た配線総数になるまで工程(q)を繰り返す。
【0015】工程(s)において、多層配線基板とLS
Iチップの配線とを接続する接続電極層33を形成す
る。この工程(s)は工程(r)において、工程(m)
から工程(o)を行い、次に工程(o)で形成したポリ
イミド層28上にLSIチップが封入されたチップキャ
リアにバンプと半田接続を行う接続電極パッド33を形
成する。この時、LSIチップキャリアのバンプと接続
電極パッドをつなぐ半田には錫鉛半田をし要旨、接続電
極パッド33は錫鉛半田喰われのない銅メッキで形成す
る。また、金属配線材料として銅などの低抵抗金属を使
用してもよい。
【0016】図4は図1に示したポリイミド多層配線基
板の製造方法の第2の実施例の製造工程を図示したもの
である。ポリイミド樹脂にはガラス転移点約270℃の
感光性ポリイミドを、配線金属には銅およびニッケルの
多層メッキを使用し、各々の膜厚は銅メッキ6.5μ
m、ニッケルメッキ0.5μmである。ここで銅メッキ
上のニッケルメッキは、本実施例で使用する感光性ポリ
イミドが金属銅と反応しやすく、ポリイミドに悪影響を
与えるため、金属銅と感光性ポリイミドが直接接触しな
いようにするバリアメタルである。同図において、工程
(a)から工程(d)で示す工程は図3で示した工程
(a)から工程(d)で示した工程と同一なので説明は
省略する。工程(e)において、ヴィアホール9に接続
用錫鉛半田プール34を形成する。錫鉛半田プール34
はフォトレジストを使用したフォトリソグラフィーでパ
ターン化し、電解錫鉛半田メッキで形成する。半田メッ
キ膜厚は10μmである。
【0017】工程(f)から工程(k)で示す工程は図
3で示した工程(f)から工程(k)で示した工程と同
一なので説明は省略する。(l)において、工程(k)
で形成した多層配線層の最上層26のヴィアホール25
に接続用銅バンプ35を形成する。バンプ35はフォト
レジストを使用したフォトリソグラフィーでパターン化
し、電解銅メッキで形成する。バンプ35の厚さは15
μmである。工程(m)におけるブロック1およびブロ
ック12の接合工程、工程(n)から工程(p)におけ
る新たなバンプ35に形成工程および工程(q)から工
程(s)におけるLSI接続電極パッド33の形成工程
は図3で示した工程(m)から工程(s)で示した工程
と同一なので説明は省略する。
【0018】図5は図1に示したポリイミド多層配線基
板の製造方法の第3の実施例の製造工程を図示したもの
である。本実施例の特徴とするところはポリイミド樹脂
にガラス転移点が低い低熱膨張率感光性ポリイミドを、
また、接着剤には溶融硬化型であるマレイミド樹脂を使
用している点にある。同図において、工程(a)から工
程(e)で示すポリイミド多層配線層の第1のブロック
1の形成方法は図3における工程(a)から工程(e)
で示した形成方法と同一なので説明は省略する。工程
(f)において、工程(e)で形成した多層配線層の最
上層に、マレイミド樹脂ワニス35を塗布し、熱循環オ
ーブンで乾燥する。
【0019】工程(g)において、工程(e)で形成し
たバンプ10上にのっているマレイミド樹脂35を除去
する。除去工程は以下の通りである。すなわち、フォト
レジストを使用したフォトレソグラフィー工程およびス
パッタによる銅薄膜形成工程を用いたリフトオフ法で工
程(e)で形成したバンプ10上以外のマレイミド樹脂
35上に銅薄膜層を0.5μm形成し、次に酸素ガスを
用いたプラズマエッチング処理で露出しているマレイミ
ド樹脂35を除去し、接続用バンプ10を露出させ、次
にウェットエッチング法でマレイミド樹脂35上の銅薄
膜を除去する。工程(h)から工程(m)で示すポリイ
ミド多層配線層の第2のブロック12の形成方法は図3
における工程(h)から工程(m)で示した形成方法と
同一なので説明は省略する。工程(n)において、工程
(m)で形成したポリイミド層28上に錫鉛ビスマスク
系半田プール37を形成する。半田プール37はフォト
レジストを使用したフォトリソグラフィーでパターン化
し、フォトレジストをマスクとして埋込み印刷で形成す
る。
【0020】工程(o)において、工程(a)から工程
(g)で形成したアルミニウム平板2上のマレイミド樹
脂接着層35を有するポリイミド多層配線層の第1のブ
ロック1と、工程(h)から工程(n)で形成したセラ
ミック基板15上の錫鉛半田プール37を有するポリイ
ミド多層配線層の第2のブロック12とを位置合わせ後
重ね合わせ、加圧およびマレイミド樹脂の流動温度まで
加熱を行い、互いのポリイミド多層配線層のブロック1
および12を接着し固定する。この時、錫鉛半田37は
溶解し、工程(e)で形成したバンプ10と接合し、二
つの積層体1および12とが電気的に接続する。加圧お
よび加熱方法は以下の通りである。加圧・加熱はオート
クレーブ型真空プレス装置を使用し、加圧気体は窒素ガ
スを使用し、加圧は基板温度130℃までは3kg/c
m2、基板温度130℃から180℃までは14kg/cm2
で行う。この時、基板はプラテン上に置かれポリイミド
フィルムを用いて密封して、真空ポンプを接続して内部
を10Torr以下の減圧状態にする。工程(p)から工程
(s)で示すアルミニウム平板2の除去工程、新たな半
田プールの形成工程及び積層一体化工程は図3に示した
工程(q)から工程(s)と同一なので説明は省略す
る。
【0021】図6は図1に示したポリイミド多層配線基
板の製造方法の第4の実施例の製造工程を示したもので
ある。本実施例の特徴とするところはポリイミド樹脂に
ガラス転移点が低い低熱膨張率感光性ポリイミドを、ま
た、接着剤には溶融型のフッ化エチレンとパーフルオロ
アルキルパーフルオロビニルエーテル共重合(PTF)
を使用している点にある。同図において、工程(a)か
ら工程(e)で示すポリイミド多層配線層の第1のブロ
ック1の形成方法は図4における工程(a)から工程
(e)で示した形成方法と同一なので説明は省略する。
工程(f)において、工程(e)で形成した多層配線層
の最上層4にラミネートする接着剤(PTF)に工程
(e)で形成した錫鉛半田34に相当する位置に開口部
41を形成する。工程(g)において、PTFフィルム
40を多層配線層の最上層4にラミネートする。ラミネ
ート工程は、第1のブロック1との位置合わせ後、10
0℃に加熱したプレス機でプレスし、PTFフィルム4
0を仮接着する。工程(h)から工程(n)で示すポリ
イミド多層配線層の第2のブロック12の形成方法は図
4における工程(f)から工程(l)で示した形成方法
と同一なので説明は省略する。
【0022】工程(o)において、工程(a)から工程
(g)で形成したアルミニウム平板2上にPTFフィル
ム40を有するポリイミド多層配線層の第1のブロック
1と、工程(h)から工程(n)で形成したセラミック
基板15上のバンプ35を有するポリイミド多層配線層
の第2のブロック12を位置合わせを行った後重ね合わ
せ、加圧およびPTFフィルムの流動温度まで加熱を行
い、互いのポリイミド多層配線層のブロック1および1
2を接着し固定する。この時、錫鉛半田37は溶解し、
工程(e)で形成した金属バンプ10と接合し、二つの
積層構造体1および12が電気的に接続する。加圧およ
び加熱方法は以下の通りである。加圧・加熱はオートク
レーブ型真空プレス装置を使用し、加圧気体は窒素ガス
を使用し、加圧は基板温度130℃までは3kg/cm2
基板温度130℃から180℃までは14kg/cm2で行
う。この時、基板はプラテン上に置かれポリイミドフィ
ルムを用いて密封して、真空ポンプを接続して内部を1
0Torr以下の減圧状態にする。工程(p)から工程
(s)で示すアルミニウム平板2の除去工程、新たな半
田プールの形成工程及び積層一体化工程は図4に示した
工程(q)から工程(s)と同一なので説明は省略す
る。なお、上述した図5および図6の実施例では接着す
る二つのポリイミド多層配線層の内の一方の表面にのみ
接着剤を塗布またはラミネートしたが、ポリイミド表面
の凹凸が大きい場合は両方の表面層にラミネートし、接
着面の凹凸の影響を軽減して接着を行う。
【0023】
【発明の効果】以上説明したように本発明に係るポリイ
ミド多層配線基板は、複数の配線層の積層体を一つのブ
ロックとし、このブロックを複数個積層した積層構造と
したので、各々のブロックを並行して製造でき、このた
めに製造日数の大幅な短縮が図れるとともに、ポリイミ
ド樹脂にかかるキュア工程の熱ストレスが各ブロック毎
に分散されるため、製造工程で生じていたポリイミド樹
脂の劣化を最小限にとどめることができる。また各ブロ
ックの製造精度を高めることができて高多層高配線密度
のポリイミド多層配線基板が得られる。また、各ブロッ
ク間の接合をガラス転移点を有するポリイミド樹脂の自
己接着あるいは溶融硬化型接着剤または溶融型接着剤で
行うようにしたので、加圧条件を緩和でき、このために
製造工程におけるストレスが発生せず、歩留の向上につ
ながる。
【図面の簡単な説明】
【図1】本発明に係るポリイミド多層配線基板の断面図
である。
【図2】本発明に係るポリイミド多層配線基板の第2の
実施例の断面図である。
【図3】図1のポリイミド多層配線基板の製造工程を示
す。
【図4】図1のポリイミド多層配線基板の製造工程の第
2の実施例を示す。
【図5】図1のポリイミド多層配線基板の製造工程の第
3の実施例を示す。
【図6】図1のポリイミド多層配線基板の製造工程の第
4の実施例を示す。
【符号の説明】
1 ポリイミド多層配線層の第1のブロック 2 アルミニウム平板 4 ガラス転移点を有するポリイミド樹脂 10 バンプ 12 ポリイミド多層配線層の第2のブロック 27 半田プール 35 マレイミド樹脂 40 PTFフィルム

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板上にポリイミド多層配線層を有する
    多層配線基板であって、前記ポリイミド多層配線層は、
    複数の配線層の積層体を一つのブロックとし、このブロ
    ックを複数積層した積層構造で構成し、各ブロック間の
    電気的接続を各ブロックの積層体の表面上に形成した金
    属バンプと、半田プールとの鑞着で行ったことを特徴と
    するポリイミド多層配線基板。
  2. 【請求項2】 特許請求の範囲第1項記載のポリイミド
    多層配線基板において、各ブロック間の接合面の少なく
    ともどちらか一方にガラス転移点を有するポリイミド樹
    脂を使用し、各ブロックの接合をポリイミド樹脂の自己
    接着性で接着するとともに、金属バンプと半田プールと
    を鑞着して積層体間を電気的に接続したことを特徴とす
    るポリイミド多層配線基板の製造方法。
  3. 【請求項3】 特許請求の範囲第1項記載のポリイミド
    多層配線基板において、各ブロック間の接合面に溶融硬
    化型または溶融型接着剤を使用し、各ブロックの接合を
    この溶融硬化型接着剤または溶融型接着剤で接着すると
    ともに、金属バンプと半田プールとを鑞着して積層体間
    を電気的に接続したことを特徴とするポリイミド多層配
    線基板の製造方法。
JP1170491A 1991-01-09 1991-01-09 ポリイミド多層配線基板およびその製造方法 Expired - Fee Related JP2616588B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP1170491A JP2616588B2 (ja) 1991-01-09 1991-01-09 ポリイミド多層配線基板およびその製造方法
CA002059020A CA2059020C (en) 1991-01-09 1992-01-08 Polyimide multilayer wiring board and method of producing same
EP92100269A EP0494668B1 (en) 1991-01-09 1992-01-09 Polyimide multilayer wiring board and method of producing same
DE69223657T DE69223657T2 (de) 1991-01-09 1992-01-09 Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung
US07/818,529 US5321210A (en) 1991-01-09 1992-01-09 Polyimide multilayer wiring board and method of producing same
US08/070,923 US5426849A (en) 1991-01-09 1993-07-28 Method of producing a polyimide multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1170491A JP2616588B2 (ja) 1991-01-09 1991-01-09 ポリイミド多層配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
JPH04312998A JPH04312998A (ja) 1992-11-04
JP2616588B2 true JP2616588B2 (ja) 1997-06-04

Family

ID=11785436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1170491A Expired - Fee Related JP2616588B2 (ja) 1991-01-09 1991-01-09 ポリイミド多層配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2616588B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828580B2 (ja) * 1993-04-21 1996-03-21 日本電気株式会社 配線基板構造及びその製造方法
US5401913A (en) * 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board

Also Published As

Publication number Publication date
JPH04312998A (ja) 1992-11-04

Similar Documents

Publication Publication Date Title
EP0543364B1 (en) Method for manufacturing polyimide multilayer wiring substrate
CA2053448C (en) Multilayer printed wiring board and process for manufacturing the same
EP0526133B1 (en) Polyimide multilayer wiring substrate and method for manufacturing the same
JPH06310870A (ja) 配線基板構造及びその製造方法
JP3429734B2 (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
KR100517009B1 (ko) 다층배선기판및이의제조방법
JPH08148828A (ja) 薄膜多層回路基板およびその製造方法
JP2581431B2 (ja) 多層配線基板の製造方法
JP3016292B2 (ja) ポリイミド多層配線基板およびその製造方法
JP2817530B2 (ja) ポリイミド多層配線基板の製造方法
JP2616588B2 (ja) ポリイミド多層配線基板およびその製造方法
JP2921223B2 (ja) ポリイミド多層配線基板の製造方法
JP2776096B2 (ja) ポリイミド多層配線基板の製造方法
JP2751678B2 (ja) ポリイミド多層配線基板およびその製造方法
JPH11163522A (ja) 多層配線基板およびその製造方法
EP0543331B1 (en) Polyimide multilayer interconnection board and method of making the same
JPH04312999A (ja) ポリイミド多層配線基板およびその製造方法
JP2712936B2 (ja) ポリイミド多層配線基板およびその製造方法
JP3107535B2 (ja) 配線基板、回路部品実装体、および配線基板の製造方法
JP2638518B2 (ja) ポリイミド多層配線基板の製造方法
JP3429743B2 (ja) 配線基板
JPH0763109B2 (ja) セラミック回路基板の製造方法
JPH1168326A (ja) 多層配線基板の製造方法
JPH04290493A (ja) セラミックプリント配線板の製造方法
JP2003188531A (ja) 多層プリント配線板の製造方法およびそれを用いて作製された多層プリント配線板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees