JPH04312999A - ポリイミド多層配線基板およびその製造方法 - Google Patents

ポリイミド多層配線基板およびその製造方法

Info

Publication number
JPH04312999A
JPH04312999A JP1170591A JP1170591A JPH04312999A JP H04312999 A JPH04312999 A JP H04312999A JP 1170591 A JP1170591 A JP 1170591A JP 1170591 A JP1170591 A JP 1170591A JP H04312999 A JPH04312999 A JP H04312999A
Authority
JP
Japan
Prior art keywords
polyimide
multilayer wiring
block
wiring board
noble metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1170591A
Other languages
English (en)
Inventor
Shinichi Hasegawa
真一 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1170591A priority Critical patent/JPH04312999A/ja
Priority to CA002059020A priority patent/CA2059020C/en
Priority to US07/818,529 priority patent/US5321210A/en
Priority to EP92100269A priority patent/EP0494668B1/en
Priority to DE69223657T priority patent/DE69223657T2/de
Publication of JPH04312999A publication Critical patent/JPH04312999A/ja
Priority to US08/070,923 priority patent/US5426849A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、セラミック基板または
硬質有機樹脂基板上に層間絶縁としてポリイミド樹脂を
採用した多層配線層を有するポリイミド多層配線基板の
構造および製造方法に関する。
【0002】
【従来の技術】LSIチップを搭載する配線基板として
、従来から多層プリント配線基板が使用されてきた。 多層プリント配線基板は、銅張り積層板をコア材に、プ
リプレグをコア材の接着剤として構成され、コア材とプ
リプレグを交互に積層し熱プレスを使用して一体化する
。積層板間の電気的的接続はコア材とプリプレグを一体
化した後、ドリルによって貫通スルーホールを形成し、
貫通スルーホール内壁を銅メッキすることによって行わ
れる。また、近年、多層プリント配線基板より高配線密
度を要求されている大型コンピュータ用配線基板に、セ
ラミック基板上にポリイミド樹脂を層間絶縁に採用した
多層配線基板が使用されてきている。このポリイミド・
セラミック多層配線基板は、セラミック基板上にポリイ
ミド前駆体ワニスを塗布、乾燥し、この塗布膜にヴァイ
ホールを形成するポリイミド樹脂絶縁層形成工程と、フ
ォトリソグラフィー、真空蒸着およびメッキ法を使用し
た配線層形成工程とからなり、かつ、この一連の工程を
繰り返すことにより、ポリイミド多層配線層の形成を行
っていた。また、上述したポリイミド・セラミック多層
配線基板の形成方法とは別にポリイミドシート上に配線
パターンを形成し、そのシートをセラミック基板上に位
置合わせを行って順次、加圧積層を行い多層配線基板の
形成を行う方法もある。この方法は、信号層をシート単
位で形成するため、欠陥のないシートを選別して積層す
る事が可能となり、上述した逐次積層方法よりも製造歩
留をあげることができる。
【0003】
【発明が解決しようとする課題】上述した多層プリント
配線基板は、積層板間の電気的接続をドリル加工で形成
した貫通スルーホールで行うため、微細な貫通スルーホ
ールの形成は不可能であり、このためスルーホール間に
形成できる配線本数が限られてくる。また、一つの積層
板間の接続に一つの貫通スルーホールが必要となり、積
層数が増えるほど信号配線収容性が低下し、高配線密度
の多層プリント配線基板を形成する事が困難になってく
るという欠点がある。また、上述した従来の多層プリン
ト配線基板の欠点を補うために、最近開発されたポリイ
ミド・セラミック多層配線基板は、ポリイミド絶縁層の
積層数と同じ回数だけ、セラミック基板上にポリイミド
前駆体ワニスの塗布、乾燥、ヴァイホールの形成、およ
びキュアの各工程を繰り返し行う必要がある。このため
、多層配線基板の積層工程に非常に時間がかかる。また
、ポリイミド樹脂に多数回にわたるキュア工程の熱スト
レスが加わり、このためにポリイミド樹脂が劣化してい
くという欠点がある。さらにこのポリイミド多層配線層
は逐次積層方式であるため製造歩留の向上が困難である
。また、製造歩留を向上させる方法として開発されたシ
ート単位の積層方式も、1層ずつ順次加圧積層を行うた
め、高多層になるほど下層部分のポリイミド樹脂間スト
レスが加わりポリイミド樹脂の劣化が起きること、およ
び基板製作日数が長いという欠点は改善されていない。 本発明は上述した点に鑑みなされたものであり、その目
的は高配線密度でかつ製造歩留の向上および製造日数の
短縮を図ったポリイミド多層配線基板を提供する。
【0004】
【課題を解決するための手段】この目的を達成するため
に、本発明に係るポリイミド多層配線基板は複数の配線
層の積層体を一つのブロックとしてこのブロックを複数
個積層した積層構造とし、各ブロック間の電気的接続は
各ブロックの積層体の表面上に形成された金属バンプと
、貴金属ポリイミドプールの接着により行うようにした
ものであり、その製造方法として、各ブロックの接合面
の少なくともどちらか一方にガラス転移点を有するポリ
イミド樹脂を使用し、各ブロックの接合をポリイミド樹
脂の自己接着性で接着し、同時に貴金属ポリイミドプー
ルの貴金属と金属バンプとを接着して積層体間を電気的
に接続したものであり、また別の製造方法として、各ブ
ロック間の接合面に溶融硬化型または溶融型接着剤を使
用し、各ブロックの接合をこの溶融硬化型または溶融型
接着剤で接着し、同時に貴金属ポリイミドプールの貴金
属と金属バンプとを接着して積層構造体間を電気的に接
続したものである。
【0005】
【作用】本発明に係るポリイミド多層配線基板において
は、複数の配線層の積層体を一つのブロックとしこのブ
ロックを複数個積層した積層構造としたので、各ブロッ
クを並行して製造できると同時に各ブロック単位の製造
精度は向上し、また各ブロック間の電気的接続は金属バ
ンプと、貴金属ポリイミドプールの接着で行うようにし
たものであり、酸化や腐食が起こりにくい。また、各ブ
ロック間の接合をガラス転移点を有するポリイミド樹脂
の自己接着性で、あるいは溶融硬化型接着剤または溶融
型接着剤で行うものであり、一定の加圧・加熱を与える
事により、接着が行える。
【0006】
【実施例】以下、図面にもとずき本発明を詳細に説明す
る。図1は本発明の第1の実施例で、ポリイミド多層配
線基板の構造を示す断面図である。同図において、ポリ
イミド多層配線基板は、配線層間絶縁厚20μm、信号
線幅25μm、信号線膜幅10μmであり、ポリイミド
樹脂にはガラス点を有するポリイミドを配線金属には金
を使用している。ポリイミド多層配線層の第1のブロッ
ク1は接地および接続配線層3、1組の信号配線層7、
8および金のバンプ10とからなる。ポリイミド多層配
線層の第2のブロック12は1組の接地および接続配線
層16、24、1組の信号配線層20、24および金ポ
リイミドプール27とからなる。第1のブロック1と第
2のブロック12とはセラミック基板15上にブロック
積層されておりブロック同士はガラス転移点を有するポ
リイミド4、26で接着されている。そして、各ブロッ
クの電気的な接続は金ポリイミドプール27と金のバン
プ10で接続されている。
【0007】第1のブロック1の上には第1のブロック
1が数ブロック積層されており、これらブロック1は前
述した方法と同様にブロック同士はガラス転移点を有す
るポリイミドで接着され、各ブロックの電気的な接続は
金ポリイミドプールと金のバンプで接続されて、ポリイ
ミド多層配線基板を構成している。ここで、金ポリイミ
ドプールは50〜500μm角、深さ10〜100μm
のヴィアホールに粘度が80〜120KCPSで、シー
ト抵抗25〜30mΩ(金含有率80〜95WT%)の
金ポリイミドが埋められており、金バンプは25〜30
0μm角、10〜50μmの厚みで形成されている。そ
して、最上層にはLSIを搭載するためのLSI接続用
パッド33が形成されている。
【0008】図2は本発明の第2の実施例を示すもので
あり、上述した第1の実施例ではセラミック基板15上
にポリイミド多層配線層を形成したが、本実施例におい
ては、セラミック基板15の代わりに硬質有機樹脂基板
、例えば、ポリイミド樹脂の成形基板40を使用してい
る。この場合の入出力ピン41は、ポリイミド樹脂の成
形基板40に貫通スルーホールを形成し打ち込んでいる
。このポリイミド樹脂の成形基板40を使用したポリイ
ミド多層配線基板は、土台となるポリイミド樹脂成形基
板40と配線層を有するポリイミド多層配線層の熱膨張
係数を正確に合わせることが可能であり、特に大面積高
積層配線基板の製造に適している。
【0009】図3は図1に示したポリイミド多層配線基
板の製造工程を示す図である。同図において、まず、ポ
リイミド多層配線層の第1のブロック1の形成方法を工
程(a)から工程(e)にしたがって説明する。工程(
a)において、アルミニウムの平坦な板(以下アルミニ
ウム平板と称する)2上にフォトレジストを用いたフォ
トリソグラフィでパターン化し、電解金メッキを行い接
地および接続配線層3を形成する。工程(b)において
、感光性ポリイミドワニス4をアルミニウム平板2上に
塗布し、露光・現像を行い所定の位置にヴィアホール5
を形成し、キュアを行う。
【0010】工程(c)において、一組の信号配線層6
、7を層間絶縁に感光性ポリイミド8を使用して形成す
る。工程(d)において、第2信号配線層7上にポリイ
ミドワニス4を塗布し、露光・現像を行い所定の位置に
ヴィアホール9を形成し、キュアを行う。工程(e)に
おいて、工程(d)で必要総数を形成した多層配線層の
最上層に、工程(f)以降で形成する多層配線層と電気
的接続を行う位置に接続用バンプ10を形成する。バン
プ10はフォトレジストを使用したフォトリソグラフィ
ーでパターン化し、電解金メッキで形成する。メッキ厚
は金10μmである。
【0011】次に、上述した第1のブロック1とは別の
第2のブロック12の形成方法を工程(f)から工程(
l)にしたがって説明する。工程(f)において、信号
入出力ピンおよび電源ピン14が裏面にあるセラミック
基板15上にフォトレジストを用いたフォトリソグラフ
ィーでパターン化し、電解金メッキを行い第1の接地お
よび接続配線層16を形成する。工程(g)において、
感光性ポリイミドワニス4をセラミック基板15上に塗
布し、露光・現像を行い所定の位置にヴィアホール18
を形成し、キュアを行う。工程(h)において一組の信
号配線層19、20を層間絶縁に感光性ポリイミド21
を使用して形成する。
【0012】工程(i)において、感光性ポリイミドワ
ニス22を信号配線20上に塗布し、露光・現像を行い
所定の位置にヴィアホール23を形成し、キュアを行う
。工程(j)において、第2の接地および接続配線層2
4をポリイミド層22上に形成する。工程(k)におい
て、第2の接地および接続配線層24の上にヴィアホー
ル25が形成されたポリイミド層26を形成する。工程
(l)において、ポリイミド層26上に金ポリイミドプ
ール27を形成する。金ポリイミドプール27はフォト
レジストを使用したフォトリソグラフィーでパターン化
し、フォトレジストをマスクとして埋込み印刷で形成す
る。
【0013】工程(m)において、工程(a)から工程
(e)で形成したアルミニウム平板2上に形成した接続
用金属バンプ10を有するポリイミド多層配線層の第1
のブロック1と、工程(f)から工程(l)で形成した
セラミック基板15上に形成した金ポリイミドプール2
7を有するポリイミド多層配線層の第2のブロック12
を位置合わせ後重ね合わせ、加圧およびポリイミド樹脂
のガラス転移点を越える温度まで加熱を行い、互いのポ
リイミド膜を接着し固定する。この時、金ポリイミドプ
ール27の金と、金属バンプ10と接合し、二つの積層
構造体1および12が電気的に接続する。加圧および加
熱方法は以下の通りである。加圧・加熱はオートクレー
ブ型真空プレス装置を使用し、加圧気体は窒素ガスを使
用し、加圧は基板温度250℃までは3kg/cm2、
基板温度250℃から350℃までは14kg/cm2
で行う。 この時、基板はプラテン上に置かれポリイミドフィルム
を用いて密封して、内部を真空状態にする。
【0014】工程(n)において、16%塩酸水溶液に
接着済みの積層構造体1および12を浸漬し、アルミニ
ウム平板2を溶解除去する。工程(o)において、工程
(n)で新たに露出した工程(a)で形成した接地およ
び接続配線層3上に感光ポリイミド28を塗布し、露光
・現像を行い所定に位置にヴィアホール29を形成し、
キュアを行う。工程(p)において、ポリイミド層28
上に金ポリイミドプール30を形成する。工程(q)に
おいて、工程(a)から工程(p)で形成したポリイミ
ド配線層積層体31上に、工程(a)から工程(e)で
形成した別のポリイミド配線層32を工程(m)から工
程(p)までの方法で積層一体化する。工程(r)にお
いて、設計した配線総数になるまで工程(q)を繰り返
す。
【0015】工程(s)において、最後に、多層配線基
板とLSIチップの配線とを接続する接続電極層33を
形成する。この工程(s)は工程(r)において、工程
(m)から工程(o)を行い、次に工程(o)で形成し
たポリイミド層28上にLSIチップが封入されたチッ
プキャリアにバンプと半田接続を行う接続電極パッド3
3を形成する。この時、LSIチップキャリアのバンプ
と接続電極パッドをつなぐ半田には錫鉛半田を使用し、
接続電極パッド33は錫鉛半田喰われのない銅メッキで
形成する。なお、上述した第1の実施例では、セラミッ
ク基板15上のポリイミド表面26に金ポリイミドプー
ル27をアルミニウム平板2上のポリイミド表面4に金
属バンプ10を形成したが、これに限定されることはな
く、セラミック基板15上に金属バンプ10をアルミニ
ウム平板2上に金ポリイミドプール27を形成してもよ
い。また、金属配線材料として銅などの低抵抗金属を使
用してもよい。
【0016】図4は図1に示したポリイミド多層配線基
板の製造方法の第2の実施例の製造工程を図示したもの
である。本実施例のポリイミド多層配線基板は、配線層
絶縁厚20μm、信号線幅25μm、信号線膜厚10μ
mであり、ポリイミド樹脂にはガラス転移点がない低熱
膨張率感光性ポリイミドを、接着剤には溶融硬化型であ
るマレイミド樹脂を、配線金属には銅を使用している。 同図において、工程(a)から工程(e)で示すポリイ
ミド多層配線層の第1のブロック1の形成方法は図3で
示した工程(a)から工程(e)で示した形成方法と同
一なので説明は省略する。工程(f)において、工程(
e)で形成した多層配線層の最上層4に、マレイミド樹
脂ワニス35を塗布し、熱循環オーブンで乾燥する。 工程(g)において、バンプ10上にのっているマレイ
ミド樹脂35を除去する。除去工程は以下の通りである
。すなわち、フォトレジストを使用したフォトレソグラ
フィー工程およびスパッタによる銅薄膜形成工程を用い
たリフトオフ法でバンプ10上以外のマレイミド樹脂3
5上に銅薄膜層を0.5μm形成し、次に酸素ガスを用
いたプラズマエッチング処理で露出しているマレイミド
樹脂35を除去し、接続用バンプ10を露出させ、次に
ウェットエッチング法でマレイミド樹脂35上の銅薄膜
を除去する。
【0017】工程(h)から工程(m)で示すポリイミ
ド多層配線層の第2のブロック12の形成方法は図3で
示した工程(f)から工程(l)で示した形成方法と同
一なので説明は省略する。工程(n)において、工程(
m)で形成したポリイミド層28上に銅ポリイミドプー
ル37を形成する。銅ポリイミドプール37はフォトレ
ジストを使用したフォトリソグラフィーでパターン化し
、フォトレジストをマスクとして埋込み印刷で形成する
。なお、この第2の実施例で使用する銅ポリイミドのポ
リイミドワニスは、イミド化されたポリマーをワニス化
した低温度処理型の全芳香族ポリイミドワニスである。
【0018】工程(o)において、工程(a)から工程
(g)で形成したアルミニウム平板2上の接続用金属バ
ンプ10とマレイミド樹脂接着層35を有するポリイミ
ド多層配線層の第1のブロック1と、工程(h)から工
程(n)で形成したセラミック基板15上の銅ポリイミ
ドプール37を有するポリイミド多層配線層の第2のブ
ロック12との位置合わせを行った後重ね合わせ、加圧
およびマレイミド樹脂の流動温度まで加熱を行い、互い
のポリイミド多層配線層のブロック1および12を接着
し固定する。この時、銅ポリイミドプール37の銅と、
金属バンプ10と接合し、二つの積層構造体1および1
2が電気的に接続する。加圧および加熱方法は以下の通
りである。加圧・加熱はオートクレーブ型真空プレス装
置を使用し、加圧気体は窒素ガスを使用し、加圧は基板
温度130℃までは3kg/cm2、基板温度130℃
から180℃までは14kg/cm2で行う。この時、
基板はプラテン上に置かれポリイミドフィルムを用いて
密封して、内部を真空状態にする。
【0019】工程(p)において、16%塩酸水溶液に
接着済みブロック1および12を浸漬し、アルミニウム
平板2を溶解除去する。工程(q)において、工程(p
)で新たに露出した工程(a)で形成した接地および接
続配線層上に感光ポリイミドを塗布し、露光・現像を行
い所定に位置にヴィアホールを形成し、キュアを行う。 工程(r)において、工程(q)で形成したポリイミド
層上に銅ポリイミドプールを形成する。工程(s)にお
いて、工程(a)から工程(r)で形成したポリイミド
配線層積層体上に、工程(a)から工程(g)で形成し
た別のポリイミド配線層を工程(o)から工程(r)ま
での方法で積層一体化工程を繰り返し、最後に、多層配
線基板とLSIチップの配線とを接続する接続電極層3
3を形成する。
【0020】なお、接着剤には本実施例で使用した溶融
硬化型のマレイミド樹脂の他に、溶融型のフッ素系フィ
ルム、例えばPFA(フッ化エチレンとパーフルオロア
ルキルバーフルオロビニルエーテル共重合体)などが使
用できる。また、本実施例では、金および銅ポリイミド
を接続用プールに使用したが、貴金属であればよく、銀
ポリイミドおよび銀パラジウムポリイミドも使用できる
。また、本実施例では、接着する二つのポリイミド多層
配線層のうちの一方の表面にのみ接着剤を塗布したが、
両方の表面層に接着剤を塗布し接着面の凹凸の影響を軽
減することも可能である。
【0021】
【発明の効果】以上説明したように本発明に係るポリイ
ミド多層配線基板は、複数の配線層の積層体を一つのブ
ロックとし、このブロックを複数個積層した積層構造と
したので、各々のブロックを並行して製造でき、このた
めに製造日数の大幅な短縮が図れるとともに、ポリイミ
ド樹脂にかかるキュア工程の熱ストレスが各ブロック毎
に分散されるため、製造工程で生じていたポリイミド樹
脂の劣化を最小限にとどめることができる。また各ブロ
ックの製造精度を高めることができて高多層高配線密度
のポリイミド多層配線基板が得られる。  また、各々
のブロック間の電気的接続を金属材料として、金、銀、
パラジウムなどの貴金属でおこなうことにより、酸化、
腐食などが起こりにくく、信頼性の高い接続が維持でき
る。さらに接続部の電気抵抗も実使用上問題のないレベ
ルまで下げる事ができる。さらには、各ブロック間の接
合をガラス転移点を有するポリイミド樹脂の自己接着あ
るいは溶融硬化型接着剤または溶融型接着剤で行うよう
にしたので、加圧条件を緩和でき、このために製造工程
におけるストレスが発生せず、歩留の向上につながる。
【図面の簡単な説明】
【図1】本発明に係るポリイミド多層配線基板の断面図
である。
【図2】本発明に係るポリイミド多層配線基板の第2の
実施例の断面図である。
【図3】図1のポリイミド多層配線基板の製造工程を示
す。
【図4】図1のポリイミド多層配線基板の製造工程の第
2の実施例を示す。
【符号の説明】
1    ポリイミド多層配線層の第1のブロック2 
   アルミニウム平板 4    ガラス転移点を有するポリイミド樹脂10 
   バンプ 12    ポリイミド多層配線層の第2のブロック2
7    金ポリイミドプール 35    マレイミド樹脂

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  基板上にポリイミド多層配線層を有す
    る多層配線基板であって、前記ポリイミド多層配線層は
    、複数の配線層の積層体を一つのブロックとし、このブ
    ロックを複数個積層した積層構造で構成し、各ブロック
    間の電気的接続を各ブロックの積層体の表面上に形成し
    た金属バンプと、貴金属粒子とポリイミドワニスの混合
    物(以下貴金属ポリイミドと称す)プールとの接着で行
    ったことを特徴とするポリイミド多層配線基板。
  2. 【請求項2】  特許請求の範囲第1項記載のポリイミ
    ド多層配線基板において、各ブロック間の接合面の少な
    くともどちらか一方にガラス転移点を有するポリイミド
    樹脂を使用し、各ブロックの接合をポリイミド樹脂の自
    己接着性で接着し、同時に貴金属ポリイミドプールの貴
    金属と金属バンプとを接着して積層体間を電気的に接続
    したことを特徴とするポリイミド多層配線基板の製造方
    法。
  3. 【請求項3】  特許請求の範囲第1項記載のポリイミ
    ド多層配線基板において、各ブロック間の接合面に溶融
    硬化型または溶融型接着剤を使用し、各ブロックの接合
    をこの溶融硬化型または溶融型接着剤で接着し、同時に
    貴金属ポリイミドプールの貴金属と金属バンプとを接着
    して積層構造体間を電気的に接続したことを特徴とする
    ポリイミド多層配線基板の製造方法。
JP1170591A 1991-01-09 1991-01-09 ポリイミド多層配線基板およびその製造方法 Pending JPH04312999A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP1170591A JPH04312999A (ja) 1991-01-09 1991-01-09 ポリイミド多層配線基板およびその製造方法
CA002059020A CA2059020C (en) 1991-01-09 1992-01-08 Polyimide multilayer wiring board and method of producing same
US07/818,529 US5321210A (en) 1991-01-09 1992-01-09 Polyimide multilayer wiring board and method of producing same
EP92100269A EP0494668B1 (en) 1991-01-09 1992-01-09 Polyimide multilayer wiring board and method of producing same
DE69223657T DE69223657T2 (de) 1991-01-09 1992-01-09 Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung
US08/070,923 US5426849A (en) 1991-01-09 1993-07-28 Method of producing a polyimide multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1170591A JPH04312999A (ja) 1991-01-09 1991-01-09 ポリイミド多層配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
JPH04312999A true JPH04312999A (ja) 1992-11-04

Family

ID=11785461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1170591A Pending JPH04312999A (ja) 1991-01-09 1991-01-09 ポリイミド多層配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JPH04312999A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08340179A (ja) * 1995-06-14 1996-12-24 Nec Corp 有機樹脂多層配線基板およびその製造方法
JPH0923062A (ja) * 1995-07-05 1997-01-21 O K Print:Kk 回路基板の製造方法
JP2007067439A (ja) * 2006-11-13 2007-03-15 Dainippon Printing Co Ltd プリント配線板およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08340179A (ja) * 1995-06-14 1996-12-24 Nec Corp 有機樹脂多層配線基板およびその製造方法
JPH0923062A (ja) * 1995-07-05 1997-01-21 O K Print:Kk 回路基板の製造方法
JP2007067439A (ja) * 2006-11-13 2007-03-15 Dainippon Printing Co Ltd プリント配線板およびその製造方法
JP4503578B2 (ja) * 2006-11-13 2010-07-14 大日本印刷株式会社 プリント配線板

Similar Documents

Publication Publication Date Title
US5322593A (en) Method for manufacturing polyimide multilayer wiring substrate
CA2053448C (en) Multilayer printed wiring board and process for manufacturing the same
JP3429734B2 (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
EP0624904B1 (en) A multi-layer wiring board and a manufacturing method thereof
JPH10135634A (ja) 多層配線基板及びその製造方法
JP3037662B2 (ja) 多層配線基板およびその製造方法
JP4895448B2 (ja) 多層配線基板
JP2817530B2 (ja) ポリイミド多層配線基板の製造方法
JPH07202424A (ja) 多層配線基板の製造方法
JP3016292B2 (ja) ポリイミド多層配線基板およびその製造方法
JPH04312999A (ja) ポリイミド多層配線基板およびその製造方法
JPH04369898A (ja) 多層配線基板及びその製造方法
JP4684454B2 (ja) プリント配線基板の製造方法及びプリント配線基板
JP2921223B2 (ja) ポリイミド多層配線基板の製造方法
JP2616588B2 (ja) ポリイミド多層配線基板およびその製造方法
JP2776096B2 (ja) ポリイミド多層配線基板の製造方法
JP2751678B2 (ja) ポリイミド多層配線基板およびその製造方法
JPH11168279A (ja) 多層回路基板及びその製造方法
JP3107535B2 (ja) 配線基板、回路部品実装体、および配線基板の製造方法
JPH0653684A (ja) 薄膜多層配線基板とそれを用いたモジュール
JP2000022330A (ja) 多層配線基板およびその製造方法
JP2002252465A (ja) 多層配線基板とその製造方法
JP3247888B2 (ja) 電子部品パッケージ及び、電子部品のパッケージの製造方法
JP3429743B2 (ja) 配線基板
JPH04152694A (ja) 有機樹脂多層配線基板および有機樹脂多層配線基板の製造方法