JPH04152694A - 有機樹脂多層配線基板および有機樹脂多層配線基板の製造方法 - Google Patents
有機樹脂多層配線基板および有機樹脂多層配線基板の製造方法Info
- Publication number
- JPH04152694A JPH04152694A JP27810990A JP27810990A JPH04152694A JP H04152694 A JPH04152694 A JP H04152694A JP 27810990 A JP27810990 A JP 27810990A JP 27810990 A JP27810990 A JP 27810990A JP H04152694 A JPH04152694 A JP H04152694A
- Authority
- JP
- Japan
- Prior art keywords
- laminated
- polyimide
- layers
- blocks
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011347 resin Substances 0.000 title claims abstract description 13
- 229920005989 resin Polymers 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000010030 laminating Methods 0.000 claims abstract description 12
- 239000004020 conductor Substances 0.000 claims abstract description 5
- 239000002904 solvent Substances 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- 229920001721 polyimide Polymers 0.000 abstract description 60
- 239000004642 Polyimide Substances 0.000 abstract description 38
- 239000009719 polyimide resin Substances 0.000 abstract description 21
- 229910052782 aluminium Inorganic materials 0.000 abstract description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 12
- 239000000919 ceramic Substances 0.000 abstract description 8
- 230000006866 deterioration Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 73
- 239000011247 coating layer Substances 0.000 description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 239000002966 varnish Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は有機樹脂多層配線基板およびその製造方法に関
し、特にポリイミド樹脂を層間絶縁に使用した多層配線
基板の構造および製造方法に関する。
し、特にポリイミド樹脂を層間絶縁に使用した多層配線
基板の構造および製造方法に関する。
従来技術
従来、ポリイミド樹脂を層間絶縁に使用した多層配線基
板においては、セラミック基板上にポリイミド前駆体ワ
ニスを塗布し、その塗布膜を乾燥させるとともに、その
塗布膜にヴィアホールを形成し、キュアしてポリイミド
樹脂絶縁層としていた。
板においては、セラミック基板上にポリイミド前駆体ワ
ニスを塗布し、その塗布膜を乾燥させるとともに、その
塗布膜にヴィアホールを形成し、キュアしてポリイミド
樹脂絶縁層としていた。
これらの一連の工程を繰返すことにより、多層配線層の
形成が行われていた。
形成が行われていた。
このような従来のポリイミド多層配線基板では、ポリイ
ミド樹脂絶縁層の積層数と同じ数だけ、セラミック基板
上にポリイミド前駆体ワニスを塗布する工程と、その塗
布膜を乾燥させる工程と、その塗布膜にヴィアホールを
形成する工程と、キュアしてポリイミド樹脂絶縁層とす
る工程とを繰返し行う必要があるので、多層配線基板の
積層工程に非常に時間がかかるという欠点がある。
ミド樹脂絶縁層の積層数と同じ数だけ、セラミック基板
上にポリイミド前駆体ワニスを塗布する工程と、その塗
布膜を乾燥させる工程と、その塗布膜にヴィアホールを
形成する工程と、キュアしてポリイミド樹脂絶縁層とす
る工程とを繰返し行う必要があるので、多層配線基板の
積層工程に非常に時間がかかるという欠点がある。
また、ポリイミド絶縁層の形成工程が繰返し行われるた
め、多層配線層の下層部分のポリイミド樹脂に多数回に
わたるキュア工程の熱ストレスが加わってポリイミド樹
脂が劣化していくという欠点がある。
め、多層配線層の下層部分のポリイミド樹脂に多数回に
わたるキュア工程の熱ストレスが加わってポリイミド樹
脂が劣化していくという欠点がある。
発明の目的
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、ポリイミド樹脂の劣化を防ぐことができ
、多層配線基板の積層工程の時間を短縮することができ
る有機樹脂多層配線基板およびその製造方法の提供を目
的とする。
されたもので、ポリイミド樹脂の劣化を防ぐことができ
、多層配線基板の積層工程の時間を短縮することができ
る有機樹脂多層配線基板およびその製造方法の提供を目
的とする。
発明の構成
本発明による有機樹脂多層配線基板は、各々複数の導体
配線層と複数の有機樹脂の絶縁層とが交互に積層されて
形成された複数の積層ブロックと、前記複数の積層ブロ
ック各々に貫通して設けられ、前記複数の積層ブロック
間を電気的に接続する貫通ヴィアホールとを有すること
を特徴とする。
配線層と複数の有機樹脂の絶縁層とが交互に積層されて
形成された複数の積層ブロックと、前記複数の積層ブロ
ック各々に貫通して設けられ、前記複数の積層ブロック
間を電気的に接続する貫通ヴィアホールとを有すること
を特徴とする。
本発明による有機樹脂多層配線基板の製造方法は、硬質
の平板上に複数の導体配線層と複数の有機樹脂の絶縁層
とを交互に積層して積層ブロックを形成する工程と、該
工程により形成された二つの積層ブロックを前記平板の
ある面と反対の面で互いに接着する工程と、前記接着さ
れた二つの積層ブロックのうち一方の平板を溶剤により
該積層ブロックから剥離する工程と、前記平板が剥離さ
れた積層ブロックの前記平板が剥離された面側から他方
の積層ブロックまでの貫通ヴィアホールを形成する工程
とからなることを特徴とする。
の平板上に複数の導体配線層と複数の有機樹脂の絶縁層
とを交互に積層して積層ブロックを形成する工程と、該
工程により形成された二つの積層ブロックを前記平板の
ある面と反対の面で互いに接着する工程と、前記接着さ
れた二つの積層ブロックのうち一方の平板を溶剤により
該積層ブロックから剥離する工程と、前記平板が剥離さ
れた積層ブロックの前記平板が剥離された面側から他方
の積層ブロックまでの貫通ヴィアホールを形成する工程
とからなることを特徴とする。
実施例
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例によるポリイミド多層配線基
板の製造工程を示す図である。図において、本発明の一
実施例によるポリイミド多層配線基板は配線層間絶縁厚
２ｏ＃Ｉ１１、信号線幅２５μｍ、信号線膜厚１０１で
あり、ポリイミド樹脂には感光性ポリイミドを使用し、
配線金属には金を使用している。
板の製造工程を示す図である。図において、本発明の一
実施例によるポリイミド多層配線基板は配線層間絶縁厚
２ｏ＃Ｉ１１、信号線幅２５μｍ、信号線膜厚１０１で
あり、ポリイミド樹脂には感光性ポリイミドを使用し、
配線金属には金を使用している。
まず、アルミニウム平板１０上に接地および接続配線層
１１をフォトレジストを用いたフォトリソグラフィでパ
ターン化し、電解金メツキを行って接地および接続配線
層１１を形成する［工程（１）］。
１１をフォトレジストを用いたフォトリソグラフィでパ
ターン化し、電解金メツキを行って接地および接続配線
層１１を形成する［工程（１）］。
その後に、接地および接続配線層１１を形成したアルミ
ニウム平板１０上に感光性ポリイミドワニスを塗布し、
露光および現像を行って所定の位置にヴィアホール１２
ａを形成し、キュアしてポリイミド絶縁層１５を形成す
る［工程（２）］。
ニウム平板１０上に感光性ポリイミドワニスを塗布し、
露光および現像を行って所定の位置にヴィアホール１２
ａを形成し、キュアしてポリイミド絶縁層１５を形成す
る［工程（２）］。
形成されたポリイミド絶縁層１５上には、工程（１）と
同様に処理することにより、信号配線層１３ａを形成し
、また工程（２）と同様に処理することにより、所定の
位置にヴィアホール１２ｂを形成するとともに、信号配
線層１３ａ上にポリイミド絶縁層１５を信号層間絶縁層
として形成する。
同様に処理することにより、信号配線層１３ａを形成し
、また工程（２）と同様に処理することにより、所定の
位置にヴィアホール１２ｂを形成するとともに、信号配
線層１３ａ上にポリイミド絶縁層１５を信号層間絶縁層
として形成する。
さらに、そのポリイミド絶縁層１５の上には、工程（１
）と同様に処理することにより、信号配線層１３ｂを形
成する［工程（３）］。
）と同様に処理することにより、信号配線層１３ｂを形
成する［工程（３）］。
この工程（３）で形成した信号配線層１３ｂにポリイミ
ド樹脂スを塗布し、塗布層１４を形成する［工程（４）
〕。
ド樹脂スを塗布し、塗布層１４を形成する［工程（４）
〕。
尚、塗布層１４は後の接着層とするために未キユア状態
とし、またヴィアホールをフォトリソグラフィで形成し
ない。
とし、またヴィアホールをフォトリソグラフィで形成し
ない。
上記の工程（１）から工程（４）までの処理により、一
つの多層配線基板に必要な一組の信号配線層１３ａ、１
３ｂと接地および接続配線層１１とがアルミニウム平板
１０上に個別に形成される［１１図（ａ）参照］。
つの多層配線基板に必要な一組の信号配線層１３ａ、１
３ｂと接地および接続配線層１１とがアルミニウム平板
１０上に個別に形成される［１１図（ａ）参照］。
ここで、アルミニウム平板１０上に交互に形成された信
号配線層１３ａ、１３ｂと、接地および接続配線層１１
と、ポリイミド絶縁層１５および塗布層１４とを積層ブ
ロック１とする。
号配線層１３ａ、１３ｂと、接地および接続配線層１１
と、ポリイミド絶縁層１５および塗布層１４とを積層ブ
ロック１とする。
次に、セラミック基板２０上に接地および接続配線層２
１をフォトレジストを用いたフォトリソグラフィでパタ
ーン化し、電解金メツキを行って接地および接続配線層
２１を形成する［工程（５）１゜ その後に、接地および接続配線層２１を形成したセラミ
ック基板２０上に感光性ポリイミド樹脂スを塗布し、露
光および現像を行って所定の位置にヴィアホール２２ａ
を形成し、キュアしてポリイミド絶縁層２６を形成する
［工程（６）］。
１をフォトレジストを用いたフォトリソグラフィでパタ
ーン化し、電解金メツキを行って接地および接続配線層
２１を形成する［工程（５）１゜ その後に、接地および接続配線層２１を形成したセラミ
ック基板２０上に感光性ポリイミド樹脂スを塗布し、露
光および現像を行って所定の位置にヴィアホール２２ａ
を形成し、キュアしてポリイミド絶縁層２６を形成する
［工程（６）］。
形成したポリイミド絶縁層２６上には、工程（５）と同
様に処理することにより、信号配線層２３ａを形成し、
また工程（６）と同様に処理することにより、所定の位
置にヴィアホール２２ｂを形成するとともに、信号配線
層２３ａ上にポリイミド絶縁層２６を信号層間絶縁層と
して形成する。
様に処理することにより、信号配線層２３ａを形成し、
また工程（６）と同様に処理することにより、所定の位
置にヴィアホール２２ｂを形成するとともに、信号配線
層２３ａ上にポリイミド絶縁層２６を信号層間絶縁層と
して形成する。
さらに、そのポリイミド絶縁層２６の上には、工程（５
）と同様に処理することにより、信号配線層２３ｂを形
成する［工程（７）］。
）と同様に処理することにより、信号配線層２３ｂを形
成する［工程（７）］。
工程（７）で形成した信号配線層２３ｂには、工程（６
）と同様に処理することにより、所定の位置にヴィアホ
ール２２ｃを形成するとともに、ポリイミド絶縁層２６
を信号層間絶縁層として形成する［工程（８）］。
）と同様に処理することにより、所定の位置にヴィアホ
ール２２ｃを形成するとともに、ポリイミド絶縁層２６
を信号層間絶縁層として形成する［工程（８）］。
そのポリイミド絶縁層２６の上には、工程（５）と同様
に処理することにより、接地および接続配線層２４を形
成する［工程（９）］。
に処理することにより、接地および接続配線層２４を形
成する［工程（９）］。
この工程（９）で形成した接地および接続配線層２４に
ポリイミド樹脂スを塗布し、塗布層２５を形成する［工
程（１０）］。
ポリイミド樹脂スを塗布し、塗布層２５を形成する［工
程（１０）］。
尚、塗布層２５は後の接着層とするために未キユア状態
とし、またヴィアホールをフォトリソグラフィで形成し
ない。
とし、またヴィアホールをフォトリソグラフィで形成し
ない。
上記の工程（５）から工程（１０）までの処理により、
一つの多層配線基板に必要な一組の信号配線層２３ａ、
２３ｂと接地および接続配線層２１．２４とがセラミッ
ク基板２０上に個別に形成される［第１図（ｂ）参照］
。
一つの多層配線基板に必要な一組の信号配線層２３ａ、
２３ｂと接地および接続配線層２１．２４とがセラミッ
ク基板２０上に個別に形成される［第１図（ｂ）参照］
。
ここで、セラミック基板２０上に交互に形成した信号配
線層２３ａ、２３ｂと、接地および接続配線層２１．２
４と、ポリイミド絶縁層２６および塗布層２５とを積層
ブロック２とする。
線層２３ａ、２３ｂと、接地および接続配線層２１．２
４と、ポリイミド絶縁層２６および塗布層２５とを積層
ブロック２とする。
次に、上記の工程（１）から工程（４）までの処理によ
り形成した積層ブロック１の塗布層１４と、上記の工程
（５）から工程（１ｏ）までの処理により形成した積層
ブロック２の塗布層２５とを互い位置合せした後に重ね
合わせ、積層ブロック１，２に対して加圧するとともに
、ガスが発生しないように低温加熱を行い、積層ブロッ
ク１の塗布層１４および積層ブロック２の塗布層２５各
々のポリイミド膜を接着し、仮固定する［工程（１１）
］ ［第１図（ｃ）参照］。
り形成した積層ブロック１の塗布層１４と、上記の工程
（５）から工程（１ｏ）までの処理により形成した積層
ブロック２の塗布層２５とを互い位置合せした後に重ね
合わせ、積層ブロック１，２に対して加圧するとともに
、ガスが発生しないように低温加熱を行い、積層ブロッ
ク１の塗布層１４および積層ブロック２の塗布層２５各
々のポリイミド膜を接着し、仮固定する［工程（１１）
］ ［第１図（ｃ）参照］。
積層ブロック１，２を仮固定した後に、これらの積層ブ
ロック１，２を１６％塩酸水溶液に浸漬し、アルミニウ
ム平板１０を溶解除去する。尚、ポリイミド樹脂は未キ
ユア状態でも酸に対しては安定である。
ロック１，２を１６％塩酸水溶液に浸漬し、アルミニウ
ム平板１０を溶解除去する。尚、ポリイミド樹脂は未キ
ユア状態でも酸に対しては安定である。
積層ブロック１．２からアルミニウム平板１゜を除去し
た後に、これら積層ブロック１．２を３５０℃まで加熱
して完全にキュアする［工程（１２）］ ［第１図（ｄ
）参照］。
た後に、これら積層ブロック１．２を３５０℃まで加熱
して完全にキュアする［工程（１２）］ ［第１図（ｄ
）参照］。
積層ブロック１．２を完全にキュアすると、工程（１０
）で形成した接地および接続配線層２４を受はパッドと
するように貫通ヴイアポール３を形成する［工程（１３
）］［第１図（ｅ）参照］。
）で形成した接地および接続配線層２４を受はパッドと
するように貫通ヴイアポール３を形成する［工程（１３
）］［第１図（ｅ）参照］。
このとき、貫通ヴィアホール３の形成にはＫｒＦエキシ
マレーサを使用し、ＩＪ／ｃ−のレーザ出力てポリイミ
ドをエツチングする。
マレーサを使用し、ＩＪ／ｃ−のレーザ出力てポリイミ
ドをエツチングする。
このレーザ出力ではポリイミドのみがエツチングされ、
金をエツチングすることができないので、接地および接
続配線層２４の受はパッドのところでポリイミドのエツ
チングが終了する。
金をエツチングすることができないので、接地および接
続配線層２４の受はパッドのところでポリイミドのエツ
チングが終了する。
工程（１３）で形成された貫通ヴイアポール３のポリイ
ミド表面と内壁とにパラジウム系触媒溶液を接触させ、
貫通ヴィアホール３のポリイミド表面および内壁を活性
化する。
ミド表面と内壁とにパラジウム系触媒溶液を接触させ、
貫通ヴィアホール３のポリイミド表面および内壁を活性
化する。
貫通ヴィアホール３のポリイミド表面および内壁の表面
処理を行った積層ブロック１．２を無電解金メツキ溶液
に浸漬し、貫通ヴィアホール３のポリイミド表面および
内壁に金メツキ４．５を析出させる。
処理を行った積層ブロック１．２を無電解金メツキ溶液
に浸漬し、貫通ヴィアホール３のポリイミド表面および
内壁に金メツキ４．５を析出させる。
このとき、アルミニウム平板１ｏを除去した面のポリイ
ミド表面にレジストをパターン化して形成し、貫通ヴィ
アホール３が工程（１）で形成した接地および接続配線
層１１と接続するように、かつ不必要なポリイミド表面
部分に金メツキが析出しないようにする［工程（１４）
］ ［第１図（ｆ）参照］。
ミド表面にレジストをパターン化して形成し、貫通ヴィ
アホール３が工程（１）で形成した接地および接続配線
層１１と接続するように、かつ不必要なポリイミド表面
部分に金メツキが析出しないようにする［工程（１４）
］ ［第１図（ｆ）参照］。
上記の工程（１１）から工程（１４）までの処理により
形成したポリイミド配線層積層体（積層ブロック１．２
）上に、上記の工程（１）から工程（４）までの処理に
より形成した他の積層ブロックを上記の工程（１１）が
ら工程（１４）までの処理で必要な数だけ積層一体化す
る［工程（］５）］。
形成したポリイミド配線層積層体（積層ブロック１．２
）上に、上記の工程（１）から工程（４）までの処理に
より形成した他の積層ブロックを上記の工程（１１）が
ら工程（１４）までの処理で必要な数だけ積層一体化す
る［工程（］５）］。
上述した工程（１）がら工程（１５）までの処理を繰返
し行うことによって、多層配線層の下層部分のポリイミ
ド樹脂に対するキュア工程の回数を減らすことができる
ので、ポリイミド樹脂の劣化を防ぐことができ、高積層
数で高密度のポリイミド多層配線基板を従来よりも非常
に短い時間で形成することができる。
し行うことによって、多層配線層の下層部分のポリイミ
ド樹脂に対するキュア工程の回数を減らすことができる
ので、ポリイミド樹脂の劣化を防ぐことができ、高積層
数で高密度のポリイミド多層配線基板を従来よりも非常
に短い時間で形成することができる。
ここで、本実施例では金属配線材料に金を用いているが
、銅などの低抵抗金属を使用してもよく、またポリイミ
ド配線層間を接着するのに感光性ポリイミドワニスを用
いているが、ポリイミド樹脂スとしては感光性である必
要はなく、接着性を重視して選択すればよい。
、銅などの低抵抗金属を使用してもよく、またポリイミ
ド配線層間を接着するのに感光性ポリイミドワニスを用
いているが、ポリイミド樹脂スとしては感光性である必
要はなく、接着性を重視して選択すればよい。
このように、アルミニウム平板１０上に接地および接続
配線層１１や信号配線層１３ａ、１３ｂなどの配線層と
ポリイミド絶縁層１５とを交互に積層して形成した積層
ブロック１と、セラミック基板２０上に接地および接続
配線層２］、、２４や信号配線層２３ａ、２３ｂなどの
配線層とポリイミド絶縁層２６とを交互に積層して形成
した積層ブロック２とを接着し、積層ブロック１からア
ルミニウム平板１０を剥離した後にこれら積層ブロック
１，２間を電気的に接続する貫通ヴィアホール３を設け
るようにすることによって、ポリイミド樹脂の劣化を防
ぐことができ、多層配線基板の積層工程の時間を短縮す
ることができる。
配線層１１や信号配線層１３ａ、１３ｂなどの配線層と
ポリイミド絶縁層１５とを交互に積層して形成した積層
ブロック１と、セラミック基板２０上に接地および接続
配線層２］、、２４や信号配線層２３ａ、２３ｂなどの
配線層とポリイミド絶縁層２６とを交互に積層して形成
した積層ブロック２とを接着し、積層ブロック１からア
ルミニウム平板１０を剥離した後にこれら積層ブロック
１，２間を電気的に接続する貫通ヴィアホール３を設け
るようにすることによって、ポリイミド樹脂の劣化を防
ぐことができ、多層配線基板の積層工程の時間を短縮す
ることができる。
発明の詳細
な説明したように本発明によれば、各々複数の導体配線
層と複数の有機樹脂の絶縁層とが交互に積層されて形成
された複数の積層ブロックを互いに接着した後に、これ
ら複数の積層ブロック間を電気的に接続する貫通ヴィア
ホールを設けるようにすることによって、ポリイミド樹
脂の劣化を防ぐことができ、多層配線基板の積層工程の
時間を短縮することができるという効果がある。
層と複数の有機樹脂の絶縁層とが交互に積層されて形成
された複数の積層ブロックを互いに接着した後に、これ
ら複数の積層ブロック間を電気的に接続する貫通ヴィア
ホールを設けるようにすることによって、ポリイミド樹
脂の劣化を防ぐことができ、多層配線基板の積層工程の
時間を短縮することができるという効果がある。
第１図は本発明の一実施例によるポリイミド多層配線基
板の製造工程を示す図である。 主要部分の符号の説明 １．２・・・・・・積層ブロック ３・・・・・・貫通ヴィアホール １０・・・・・・アルミニウム平板 １１．２１．２４・・・・・・接地および接続配線層１
２ａ、１２ｂ。 ２２ａ〜２２ｃ・・・・・・ヴィアホール１３ａ、１．
３ｂ。 ２３ａ、２３ｂ・・・・・・信号配線層１４．２５・・
・・・・塗布層
板の製造工程を示す図である。 主要部分の符号の説明 １．２・・・・・・積層ブロック ３・・・・・・貫通ヴィアホール １０・・・・・・アルミニウム平板 １１．２１．２４・・・・・・接地および接続配線層１
２ａ、１２ｂ。 ２２ａ〜２２ｃ・・・・・・ヴィアホール１３ａ、１．
３ｂ。 ２３ａ、２３ｂ・・・・・・信号配線層１４．２５・・
・・・・塗布層
Claims (2)
- （１）各々複数の導体配線層と複数の有機樹脂の絶縁層
とが交互に積層されて形成された複数の積層ブロックと
、前記複数の積層ブロック各々に貫通して設けられ、前
記複数の積層ブロック間を電気的に接続する貫通ヴィア
ホールとを有することを特徴とする有機樹脂多層配線基
板。 - （２）硬質の平板上に複数の導体配線層と複数の有機樹
脂の絶縁層とを交互に積層して積層ブロックを形成する
工程と、該工程により形成された二つの積層ブロックを
前記平板のある面と反対の面で互いに接着する工程と、
前記接着された二つの積層ブロックのうち一方の平板を
溶剤により該積層ブロックから剥離する工程と、前記平
板が剥離された積層ブロックの前記平板が剥離された面
側から他方の積層ブロックまでの貫通ヴィアホールを形
成する工程とからなることを特徴とする有機樹脂多層配
線基板の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27810990A JP2850518B2 (ja) | 1990-10-17 | 1990-10-17 | 有機樹脂多層配線基板および有機樹脂多層配線基板の製造方法 |
| DE1991631951 DE69131951T2 (de) | 1990-10-17 | 1991-10-16 | Verfahren zum Herstellen eines Mehrschicht-Leitersubstrats aus organischem Harz |
| CA 2053521 CA2053521A1 (en) | 1990-10-17 | 1991-10-16 | Organic resin multi-layer wiring substrate and method of making the same |
| EP19910309498 EP0481736B1 (en) | 1990-10-17 | 1991-10-16 | Method of making an organic resin multi-layer wiring substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27810990A JP2850518B2 (ja) | 1990-10-17 | 1990-10-17 | 有機樹脂多層配線基板および有機樹脂多層配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04152694A true JPH04152694A (ja) | 1992-05-26 |
| JP2850518B2 JP2850518B2 (ja) | 1999-01-27 |
Family
ID=17592752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27810990A Expired - Fee Related JP2850518B2 (ja) | 1990-10-17 | 1990-10-17 | 有機樹脂多層配線基板および有機樹脂多層配線基板の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0481736B1 (ja) |
| JP (1) | JP2850518B2 (ja) |
| CA (1) | CA2053521A1 (ja) |
| DE (1) | DE69131951T2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0646954A3 (en) * | 1993-09-29 | 1997-08-27 | Fujitsu Ltd | One-step etching process with low defects. |
| JP2748890B2 (ja) * | 1995-06-14 | 1998-05-13 | 日本電気株式会社 | 有機樹脂多層配線基板およびその製造方法 |
| US6036809A (en) * | 1999-02-16 | 2000-03-14 | International Business Machines Corporation | Process for releasing a thin-film structure from a substrate |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4812191A (en) * | 1987-06-01 | 1989-03-14 | Digital Equipment Corporation | Method of forming a multilevel interconnection device |
| US5487852A (en) * | 1988-02-05 | 1996-01-30 | Raychem Limited | Laser-machining polymers |
-
1990
- 1990-10-17 JP JP27810990A patent/JP2850518B2/ja not_active Expired - Fee Related
-
1991
- 1991-10-16 DE DE1991631951 patent/DE69131951T2/de not_active Expired - Fee Related
- 1991-10-16 EP EP19910309498 patent/EP0481736B1/en not_active Expired - Lifetime
- 1991-10-16 CA CA 2053521 patent/CA2053521A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| EP0481736A2 (en) | 1992-04-22 |
| CA2053521A1 (en) | 1992-04-18 |
| EP0481736B1 (en) | 2000-02-02 |
| EP0481736A3 (en) | 1992-07-22 |
| JP2850518B2 (ja) | 1999-01-27 |
| DE69131951T2 (de) | 2000-10-05 |
| DE69131951D1 (de) | 2000-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5322593A (en) | Method for manufacturing polyimide multilayer wiring substrate | |
| JPH06310870A (ja) | 配線基板構造及びその製造方法 | |
| JPH04162589A (ja) | ポリイミド多層配線基板の製造方法 | |
| JPH07202424A (ja) | 多層配線基板の製造方法 | |
| JP2850518B2 (ja) | 有機樹脂多層配線基板および有機樹脂多層配線基板の製造方法 | |
| JP2817530B2 (ja) | ポリイミド多層配線基板の製造方法 | |
| TWI708542B (zh) | 背膠銅箔增層製程 | |
| JP2921223B2 (ja) | ポリイミド多層配線基板の製造方法 | |
| JP3016292B2 (ja) | ポリイミド多層配線基板およびその製造方法 | |
| JP2751678B2 (ja) | ポリイミド多層配線基板およびその製造方法 | |
| JP4199957B2 (ja) | 多層配線基板の製造方法 | |
| JPH08340179A (ja) | 有機樹脂多層配線基板およびその製造方法 | |
| JP2616588B2 (ja) | ポリイミド多層配線基板およびその製造方法 | |
| JPH0438158B2 (ja) | ||
| KR101044133B1 (ko) | 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법 | |
| JPH0964536A (ja) | 薄膜配線基板およびその作製方法 | |
| JPH04312999A (ja) | ポリイミド多層配線基板およびその製造方法 | |
| JP3327189B2 (ja) | 多層配線ｔａｂテープの製造方法 | |
| JPH06244553A (ja) | 薄膜多層配線基板の製造方法 | |
| JP2580667B2 (ja) | 多層印刷配線板の製造方法 | |
| TW202344158A (zh) | 配線電路基板之製造方法 | |
| JPH08148826A (ja) | ポリイミド多層配線基板の製造方法 | |
| TW201228510A (en) | Muti-layer printed circuit board and method for manufacturing the same | |
| JP3665036B2 (ja) | プリント配線板の製造方法及びプリント配線板 | |
| CN112118688A (zh) | 背胶铜箔增层制程 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071113 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081113 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081113 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091113 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |