JP3247888B2 - 電子部品パッケージ及び、電子部品のパッケージの製造方法 - Google Patents
電子部品パッケージ及び、電子部品のパッケージの製造方法Info
- Publication number
- JP3247888B2 JP3247888B2 JP30770599A JP30770599A JP3247888B2 JP 3247888 B2 JP3247888 B2 JP 3247888B2 JP 30770599 A JP30770599 A JP 30770599A JP 30770599 A JP30770599 A JP 30770599A JP 3247888 B2 JP3247888 B2 JP 3247888B2
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- electronic component
- conductive material
- layer
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
ジ及び、電子部品のパッケージの製造方法に関する。
産業用にとどまらず広く民生用機器の分野においても、
LSI等の半導体チップを高密度に実装でき、しかも安
価な多層配線回路基板が強く要望されてきている。この
ような多層配線回路基板では、各層の微細な配線ピッチ
の配線パターンを層同士で電気的に信頼性高く接続でき
ることが重要である。
積層板のエッチングや、めっき加工による従来のプリン
ト配線基板の製造方法ではもはやこれらの要求を満足さ
せることは極めて困難となり、新しい構造を備えたプリ
ント配線基板が開発されつつある。
次に掲げる。
板をコアー基板とし、より小さなバイアホールを有する
絶縁層やよりファインな配線層を積層してゆくビルドア
ップ製法と呼ばれているものがある(本多進”ビルドア
ップ多層配線基板技術の現状と課題”、回路実装学界
誌、Vol.11、No.7、P462-468 (1996))。
ある絶縁層には、感光性の絶縁材料や化学エッチ可能な
材料を用いてフォトエッチ法やケミカルエッチ法によ
り、小さなあなを形成する。最近ではプラズマあるい
は、レーザで絶縁層に穴を開ける方法も開発されてい
る。レーザの場合は、材料に感光性や化学エッチング特
性を付加する必要がなく絶縁性の材料の選択肢が広がり
都合がよい。
有するプリプレーグに銅箔を積層してゆくスタック製法
がある(岡野裕幸”全層IVH構造を有する樹脂多層基
板”'95マイクロエレクトロニクスシンポジウム、p163
(1995))(一般的にはビルドアップ多層配線基板として
分類されることが多い)。プリプレーグの代わりに接着
剤付きのフィルムを使ったものも研究されている(竹ノ
内啓一他”ポリイミド多層基板の開発”第10回回路実
装学術講演大会、講演論文集、p81-82(1996)。
のビルドアップ方法と類似している。これは、従来のセ
ラミック多層基板をコアー基板としその表面に、無機あ
るいは有機の絶縁層と、鍍金(メッキ)とフォトエッチ
等によりパターン化した導体配線層とを、積層した薄膜
多層基板である。この方法は、薄膜技術を使うために現
在では最も高密度の配線基板の製造方法となっている。
絶縁層に感光性のポリイミドを用いた例がもっとも多
い。
れの配線基板の製造方法には欠点がある。
来の低密度であるガラスエポキシ多層基板を用いるため
に、より高密度の配線基板が得にくい。 また、より高
密度の配線基板を得るにはビルドアップする絶縁層と配
線層を増やす必要があり、平坦化などが技術的に困難に
なる、あるいはコストが高くなる等の問題がある。
にはある厚みのプリプレーグあるいはフィルム(基材)
に、小さい穴を低コストで開ける困難性を抱えている。
のであり、コスト的に高価である。
製法の課題を考慮し、低コストで、高密度配線が得ら
れ、しかも製法が容易であり、さらに、できるだけ大き
なワークサイズのコアー基板を用いることのできる電子
部品パッケージ及び、電子部品のパッケージの製造方法
を提供することを目的とする。
に本発明の配線基板においては、例えば、第1のバイア
ホールを有する基材層と前記基材層の少なくとも一面に
設けられる第2のバイアホールを有する絶縁層とがあ
り、前記第2のバイアホールの断面積が前記第1のバイ
アホールの断面積より小さく、前記第1及び第2のバイ
アホールが導電性材料で充填されている。
イズでファインな配線とファインなバイアホール接続が
可能となり、低コストの配線基板や電子部品が得られ
る。
ールを有する基材層と、第2のバイアホールを有する絶
縁層と、前記第2のバイアホールの位置に対応して電極
を有する電子部品とを備え、前記基材層と前記電子部品
との間に前記絶縁層があり、前記第1のバイアホールと
前記第2のバイアホールが接続され、前記第2のバイア
ホールの断面積が前記第1のバイアホールの断面積より
小さく、前記第1及び第2のバイアホールが導電性材料
で充填されていることを特徴とする電子部品パッケージ
である。
品の電極の大きさが、前記第1のバイアホールの断面積
よりも小さいことを特徴とする請求項1記載の電子部品
パッケージである。
バイアホールを基準として、前記第2のバイアホールと
接続されている前記第1のバイアホールの面と反対側の
面には、電極パッドが備えられていることを特徴とする
請求項1記載の電子部品パッケージである。
材料が、半田付け可能な材料であることを特徴とする請
求項1記載の電子部品パッケージである。
材料が、導電性ペーストであることを特徴とする請求項
1記載の電子部品パッケージである。
バイアホールに充填された導電性材料と、前記第2のバ
イアホールに充填された導電性材料とが、同一であるこ
とを特徴とする請求項1記載の電子部品パッケージであ
る。
バイアホールに充填された導電性材料と、前記第2のバ
イアホールに充填された導電性材料とが、異なることを
特徴とする請求項1記載の電子部品パッケージである。
及び前記導電性材料が可撓性を有するものであることを
特徴とする請求項1〜7のいずれかに記載の電子部品パ
ッケージである。
の電極を有する電子部品を、前記電子部品の電極に対応
する位置に導電性材料が埋め込まれた第1のバイアホー
ルを有する基材層に加熱加圧することで、前記基材層と
前記電子部品との間に第2のバイアホールを有する絶縁
層を備え、かつ前記第2のバイアホールの断面積が前記
第1のバイアホールの断面積より小さく、前記第2のバ
イアホールと前記第1のバイアホールが接続されている
電子部品のパッケージを形成することを特徴とする電子
部品のパッケージの製造方法である。
層は、圧縮性を有する絶縁性樹脂層であることを特徴と
する請求項9記載の電子部品のパッケージの製造方法で
ある。
層は、絶縁性樹脂層であり、且つアラミド不織布を補強
材とするプリプレーグであることを特徴とする請求項1
0記載の電子部品のパッケージの製造方法である。
のバイアホールに前記導電性材料と同一又は異なる導電
性材料が、予め埋め込まれていることを特徴とする請求
項9記載の電子部品のパッケージの製造方法である。
て図面を用いて説明する。
態における両面配線基板の断面図である。第1のバイア
ホール103を有する基材層101があり、この基材層
101の両面に第1のバイアホールよりも断面積が小さ
い第2のバイアホール105を有する絶縁層104を設
けてある。そのバイアホール105の上にはビアパッド
106がある。107は配線であり、ビアパッドととも
に配線層を形成している。上下の配線層107,107
は第1のバイアホール103と第2のバイアホール10
5によって電気的に接合され、全体として両面配線基板
を形成している。
ホール105の断面積を小さく作ることができる。
成されているが、第2のバイアホール105の大きさが
小さいので、そのビアパッド106も小さくでき、その
結果、第1のバイアホール103の断面積がたとえ大き
くても、それに関係なくファインに(高密度に)作るこ
とができる。
一、第二バイアホール103,105と短絡する心配が
ない。
03の断面積を大きくできるので、配線基板の製造が容
易になる。
板としての機械的強度も兼ね備えていることが好まし
い。
めたガラスエポキシ基板や、アラミド繊維を補強材にし
てエポキシ樹脂で固めたアラミドエポキシ基板でもよ
い。プリント回路基板用として開発された公知の樹脂が
利用できる。
ホール105からなるバイアホール102には導電性材
料が充填されている。
に混ぜ込んだ導電性ペーストを硬化したものや、あるい
は金、銀、銅、鉛等や、それらの合金で出来た金属でも
よい。
電性材料と、第2のバイアホール105に充填されたそ
れとは同一であってもよいしあるいは異なっていてもよ
い。
の熱膨張係数の相違を利用して反り等を矯正する事が可
能となる。
側に形成してあるが、図2のように更に図1の両面基板
201の外側に絶縁層202を設け、それによって配線
層107を全体の絶縁層(絶縁層104と絶縁層202
とからなる)の内部に配置させることも可能である。
効であり、表面に開けた穴203は更に上層あるいは下
層へ接続のためのバイアホールとなる。その穴203の
断面積の大きさは自由である。表層に使う場合には絶縁
層202はソルダーレジストになる。
法は後述する。
にのみ設けた実施の形態を示す。303は第1のバイア
ホールであり、305が断面積の小さい第2のバイアホ
ールである。ビアパッド306と配線307は配線層を
形成していて絶縁層304により配線307は大きい第
1のバイアホール303に短絡しないためにファインな
配線が可能となる。
は配線をファインにすることができるほかに配線307
の接着強度を確保するうえでも有力な手段である。
板)の断面図を示す。2枚の両面配線基板401は図2
で説明したものと同じである。2枚の両面配線基板40
1,401がバイアホール403のある基材402を介
して機械的且つ電気的に接合されている。バイアホール
403は、基材402に設けた第1のバイアホール40
4と、絶縁層406に設けた第1のバイアホール404
よりも断面積の小さなバイアホール405からなってい
る。基材並びにバイアホールの材料は図1で説明したも
のと同じものが使える。
明の構造の両面配線基板を用いる必要はない。例えば、
図6に2枚の従来の両面配線基板に本実施の形態の配線
基板の構造を適用した4層配線基板の断面図をあげる。
501は従来のバイアホールガラスエポキシ両面配線基
板である。バイアホール511により両面の配線512
を電気的に接続している。通常バイアホールのなか51
0は中空であるがここでは樹脂を埋め込んである。2枚
の従来型両面基板501がバイアホール403のある基
材502を介して機械的且つ電気的に接合されている。
バイアホール503は、基材502に設けた第1のバイ
アホール504と、絶縁層506に設けた第1のバイア
ホール504よりも断面積の小さなバイアホール505
とからなっている。基材並びにバイアホールの材料は図
1で説明したものと同じものが使える。
いて説明したが、本発明はこれに限られないことは容易
に理解できる。同様の構造でより多くの層を重ねてゆく
ことが出きる。
形態の配線基板の製造方法について説明する。
明する。この方法は図7のような転写媒体を用いる。剥
離可能なように表面を処理した支持体601の表面に、
ビアパッド106を含む配線107等の配線層が形成さ
れる。その形成は、鍍金や蒸着並びにフォトプロセスを
用いた配線形成プロセスで作る。その配線層の上に第2
のバイアホールとなるべき穴602を有する絶縁層10
4を形成する。このような転写媒体603を用意する。
具体的にはステンレス支持体の上に鍍金により形成した
銅パターンを形成する。
し、図8のように、第1のビアとなるべき穴に導電性ペ
ースト702を埋めた未硬化基材701を間に挟んで、
真空中で加圧加熱し(図8の(A))、導電性ペースト
並びに基材を硬化し一体化した後、支持体を剥離する
(図8の(A))。未硬化基材701は例えばアラミド
不織布にエポキシ樹脂を含浸したアラミドエポキシプリ
プレグを用いることが出きる。導電性ペーストには銅ペ
ーストを用いることができる。穴はレーザで開けてもよ
いし、機械的にドリルで開けてもよい。大きさは未硬化
基材の厚さが150μぐらいの場合は100から300
μぐらいが作りやすい。アラミドエポキシプリプレグは
内部に空隙が多くあり、加熱加圧すると圧縮されて図8
(B)の様に基材の厚さは薄くなる。このとき銅ペース
トは第1のバイアホールとともに第2のバイアホールを
形成する。現実には図8(B)の703の部分で銅ペー
ストがはみ出ることがある。導電性ペースト702をプ
リプレーグの表面から突き出るようすることも可能であ
る。
状の突起を下側の第2のバイアホール上に形成し、この
突起状導電体で、軟化した樹脂の基材を貫通し、上側の
第2のバイアホールに接続する方法もある。
ポキシプリプレグを用いたがこれに限られない。例えば
絶縁性のフィルムに接着剤を塗布したシートでもよい
し、シート状の未硬化接着剤でもよい。導電性ペースト
も銅ペーストに限られることはない。例えば金、銀ある
いはカーボン等の導電ペーストも使える。
ーストである必要もない。例えば、金属ボールを穴に埋
め込んで、第2のバイアホール内に入れた導電性ペース
トにより電気的接合をとってもよい。
ァインな物が必要な場合はアディティブ法によって形成
してもよい。即ち鍍金の前に支持体601の表面にパタ
ーン化した鍍金レジスト層を形成し導電性の支持体の露
出したところに鍍金膜を析出してゆく。この方法による
とファインで膜厚の厚いパターンが得られる。配線やビ
アパッドを導電ペーストを印刷して作ってもよく、これ
は非常に簡便な方法である。また、転写時に加圧加熱す
る場合は、導電率が加熱だけで硬化したものよりも上昇
する。
1のバイアホールと第2のバイアホールの電気的な接続
が確実になる。801は第2のバイアホールに充填され
た導電性ペーストである。この801は印刷で作ること
ができる。勿論鍍金や他の導電性の膜の形成技術とパタ
ーニング技術を用いて形成してもよい。即ち図7の転写
媒体に比較して、小さな第2のバイアホールへの導電性
ペーストの流れ込み不良を防止できる。図10は図9の
転写媒体を用いた結果できた両面配線基板の断面図を示
している。この場合は第1のバイアホールと第2のバイ
アホールの導電性材料は異なるが勿論同一でもよい。図
10において両面配線基板の上下のパターンをずらして
描いたが、これは本実施の形態においては上下のパター
ンの位置合わせはラフでよ良いことを示している。つま
り、大きな第1のバイアホールを本発明では作れるの
で、少々ずれても接続性はよい。そして、このように少
々ずれてもかまわないから、ワークサイズの大きなもの
を作り、最後に分割して製品を得ることが可能となる
(ワークサイズの大きなものは、ビアホール同士ずれが
起こりがちであるから、本発明のようにずれが少々あっ
ても確実に接続できるものなら、ワークサイズを十分大
きくとれることになる。)このようにして本発明ではフ
ァインなパターンとバイアホールであるにも関わらず、
大きなワークサイズで製造できるという長所を発揮す
る。
一つとしての、張り付けフィルム工法について説明す
る。図11に絶縁層1001と配線1002とからなる
フレキシブル配線基板を示す。絶縁層1001はフィル
ムであり、よく使われるのはポリイミドフィルムであ
る。配線1002は銅箔をフォトエッチでパターン化し
たものである。1003の穴は第2のバイアホールとな
るべき穴である。エキシマレーザで開けると簡単であ
る。このような構成のものは穴のおおきさは別にして従
来からTABテープとしてよく知られている。図12にこ
のフレキシブル配線基板を用いた本実施の形態である両
面配線基板の断面図を示す。
製造方法の一つとしての、基材の上に順次積層してゆく
ビルドアップ工法を示す。この工法においては既に硬化
した第1のバイアホール1202を有する既に硬化した
基材1201を用いる。基材1201の上下面に第2の
バイアホール1203を有する絶縁層1204を形成
し、鍍金あるいは他の導電膜形成方法によって配線12
05を作る。この場合第2のバイアホールに充填される
導電性材料は第1のバイアホール内の導電材料と異な
る。
良くにているが工程の順序が異なる。図14のように、
銅箔1301に第2のバイアホールとなるべき穴130
2を有する絶縁層1303を上下2枚用意し、その間
に、第1のバイアホールとなるべき穴に未硬化の導電性
ペーストを充填した未硬化の基材を介在させて、加圧加
熱し硬化一体化する(図15の工程(A))。さらに、
表面の銅箔をエッチングによりパターン化して両面基板
を得る(図15の工程(B))。
第2図で説明したような両面配線基板1501を2枚を
用意し、第1のビアとなるべき穴に導電性ペーストを埋
めた未硬化基材1502を、あいだに挟んで真空中で加
圧加熱し(図16の(A))、導電性ペースト並びに基
材を硬化一体化する(図16の(B))。このようにし
て4層配線基板が出来上がる。より多層化は容易であ
り、両面になる。両面配線基板をもう一層重ねれば6層
配線基板になり、2枚の4層配線基板を重ねれば8層配
線基板になる。
面配線基板を作成するのに有効な転写媒体である。支持
体1601の表面に離型処理を施し、その上に絶縁層1
602を作り、必要な穴1606を開け導電体膜からな
る配線1603を積層し、更に、第2のバイアホールと
なるべき穴1605をあけて転写媒体を作る。このよう
な転写媒体を2枚用意し、第7図で説明した方法と同じ
ように両面配線基板を作ると、図18のような物が出来
上がる。但し、出来上がった両面基板の表面は平坦であ
る。
る技術による基板を用いた回路部品実装体である。ここ
に407はベアーチップ、408はバンプ、409はア
ンダーフィル、410は図4の多層配線基板である。こ
の回路部品実装体は、配線基板の表面が平坦で、半田ブ
リッジが少なくて歩留まりの良いため高密度小型である
にも関わらず安価である。特に、裸のLSIを本発明に関
連する技術による配線基板の上にフリップチップ実装し
た回路部品実装体は小型高速且つ安価であるという特徴
を有する。
導体チップなどの電子部品のパッケージの断面図を示し
ている。片面に銅箔パッド1706のある第1のバイア
ホール1707を有する基材層1704と、前記基材層
1704の別の片面に設けられる第2のバイアホール1
708を有する絶縁層1703と、第2のバイアホール
1708の位置に対応して電極1702を有する半導体
チップ1701とが、上下に積層されている。前記第2
のバイアホール1708の断面積が前記第1のバイアホ
ール1707の断面積より小さく、前記第1及び第2の
バイアホールが導電性材料1705で充填されている。
入出力パッド(電極)1702は半導体チップの場合は
通常アルミ電極である。基材層1704は絶縁性樹脂か
らなる。絶縁層兼保護膜1703は半導体チップ上の絶
縁層兼保護膜であり、チッ化シリコンが一般的である。
チッ化シリコン膜の上にポリイミドのコーティングを施
したものも最近多い。
脂が知られている。エポキシ樹脂が広くこの分野では使
われている。穴を開けるために感光性をもたせた樹脂も
ある。穴を開けるために最近はレーザを用いることがで
きるために樹脂の選択の幅は広がった。電子部品に用い
られる樹脂として吸湿の少ないことが望まれる。そのよ
うな樹脂も多く開発されている。また、半導体に接触す
る樹脂としては不純物の含有量が少ないものが好まし
い。また、熱膨張係数もシリコンのそれに近いものが望
ましいが、単独でそのような材料はないために、充填剤
を混入させることが多い。
接続はアルミ電極の表面の酸化膜を除去しておく必要が
ある。導電性ペーストをアルミ電極に接触させる前に逆
スパッタあるいは還元処理によりアルミ表面の酸化膜を
除去する。
ズと同じサイズのパッケージであり小型であるとともに
製法が簡単であるので低コストでもある。導電性材料に
は銀あるいは銅ペーストが使用可能であるが、銅ペース
トが好ましい。
性ペースト1705が半田付けできるタイプである場合
は図21の状態でプリント配線板に実装できるパッケー
ジとして扱える。図20は図19の配線基板を底面側か
ら見た斜視図である。
しては銅紛と樹脂ならびに硬化剤よりなり、その銅紛の
含有率が85重量%以上が好ましい。硬化した後何も処
理しないで半田付け可能な導電性ペーストも市販されて
いる。通常の銅ペーストでも、硬化後表面の樹脂を機械
的にあるいは化学的に取り除くことによりハンダ付けが
可能になる。簡単な方法としては、表面を機械的に研磨
することによりハンダ付けが可能になる。
近、鉛公害の防止のために半田を使わずに、導電性ペー
ストで電子部品をプリント配線板に搭載組立しようとす
る試みが盛んである。このパッケージはこのような傾向
にも適合するものである。
の簡単な製造方法は、絶縁性樹脂シートに電子部品の電
極に対応する位置に貫通穴を開け、この穴に導電性ペー
ストを埋め込み加熱加圧して樹脂ならびに導電性ペース
トを硬化接着する方法がある。 このとき、絶縁性樹脂
シートにアラミド不織布を補強材にしたプリプレーグを
用いると、その圧縮性により加熱加圧時に導電性ペース
トが圧縮され硬化後の導電率が大きくなる特質がある。
絶縁性樹脂シートとして樹脂単体を用いてももちろん良
い。加熱加圧時に樹脂が流動し、圧縮性の絶縁性樹脂シ
ートと同様の効果がある。加圧プロセスが大切である。
また、この加圧プロセスによりアルミ電極の酸化膜を破
ることも可能であり、前以て行う酸化膜除去のプロセス
を省くこともできる。この効果を積極的に利用するため
に、導電性ペーストの中に研磨材を混入することも好ま
しい。
のパッケージはチップ単位ではなくウエファー単位で処
理できる。ウエファーをチップに分割する前に前記処理
を行い、後に分割すればよい。したがって、パッケージ
コストは大幅に削減される。本発明の構造は記述した製
造方法に限られないことは明らかである。他の製造方法
が多く考えられる。例えば、半導体ウエファーに絶縁性
樹脂をコーティングし、加熱硬化した後にエキシマレー
ザで絶縁背樹脂に貫通穴を開けアルミ電極を露出し、導
電性ペーストを穴に埋め込んで加熱硬化した後表面を研
磨すると言う方法もある。
して、第1の発明は、第1のバイアホールを有する基材
層と前記基材層の少なくとも一面に設けられる第2のバ
イアホールを有する絶縁層とがあり、前記第2のバイア
ホールの断面積が前記第1のバイアホールの断面積より
小さく、前記第1及び第2のバイアホールが導電性材料
で充填されていることを特徴とする配線基板であり、第
1のバイアホールが大きいにも関わらずよりファインな
配線とバイアホール接続が可能となる。
いて導電性材料が導電性ペーストであることを特徴とし
ており、これにより上記第1の発明の構成は容易に実現
できる。
いて第1のバイアホールと第2のバイアホールに充填さ
れた導電性材料が同一であることを特徴としており、製
造が簡単である。
と第2のバイアホールに充填された導電性材料が異なる
ことを特徴としており、小さい第2のバイアホールの電
気的接続の信頼性を確保しやすい構成となっている。
面に設けられたことを特徴としており、第1のバイアホ
ールが大きいにも関わらずこのバイアホールに邪魔され
ずにファインな配線の両面基板が実現できる。
配線部を設けたことを特徴としており表層に使うと有効
である。
配線層を設けたことを特徴としており、多層配線基板を
作るのに有効である。
層からなることを特徴としており、絶縁層の内部に配線
層を閉じ込める簡単な構成を示している。
を有する基材層と前記基材層の少なくとも一面に設けら
れる第2のバイアホールを有する絶縁層とがあり、前記
第2のバイアホールの断面積が前記第1のバイアホール
の断面積より小さく、前記第1及び第2のバイアホール
が導電性材料で充填されている配線層を複数枚重ねたこ
とを特徴としており、各配線層を電気的に接続する第1
のバイアホールは大きいにも関わらず、配線層はファイ
ンな構造を保つことができるため、大変高密度な多層配
線基板になる。
ルを有する基材層と前記基材層の少なくとも一面に設け
られる第2のバイアホールを有する絶縁層とがあり、前
記第2のバイアホールの断面積が前記第1のバイアホー
ルの断面積より小さく、前記第1及び第2のバイアホー
ルが導電性材料で充填されている配線層を有する両面配
線基板あるいは多層配線基板と該配線基板上に実装され
た回路部品とを備えた回路部品実装体であり、高密度の
実装体を得ることができる。
ICを含むことを特徴とする回路部品実装体であり、高密
度で安価なMCMを実現できる。
の電子部品のパッケージであり低コストの小型パッケー
ジを提供する。
子部品のパッケージを提供する。また同請求項14に記
載の発明は、電極の表面が酸化しやすい電子部品にも適
用できるパッケージを提供する。
トのパッケージを提供する。
る基板への搭載の際にも応力を吸収できる接続信頼性の
高いパッケージを提供する。
いアルミ電極を有する電子部品のパッケージを供給す
る。
に、本発明は、例えば、第1のバイアホールを有する基
材層と前記基材層の少なくとも一面に設けられる第2の
バイアホールを有する絶縁層とからなっており、前記第
2のバイアホールの断面積が前記第1のバイアホールの
断面積より小さく作ってあるために、第1のバイアホー
ルが大きいにも関わらずファインな配線パターンを形成
することが出来るとともにワークサイズを大きくできる
ために安価な基板を提供する。また、パッケージの場合
でもウエファー単位で処理できるために安価なパーッケ
ージが得られる。
両面配線基板の断面図
る、配線層を絶縁層の内部に設けた両面配線基板の断面
図
る、絶縁層を基材の片面にのみ設けた配線基板の断面図
層配線基板(4層は緯線板)の断面図
施の形態の基板を用いた回路部品実装体を説明するため
の図
施の形態を説明するための図
体の一例を説明するための図
法の一例を説明するための図
体の一例を説明するための図
基板の断面図
るフレキシブル配線基板を示す図
する技術の一実施の形態の両面基板の断面図
ドアップ工法の一例を説明するための図
る絶縁層付き銅箔を説明するための図
配線基板の製造法の一例を説明するための図
媒体を示す図
配線基板を作ったものを示す図
小型パッケージの一例を示す図
別の小型パッケージの一例を示す図
Claims (12)
- 【請求項1】 第1のバイアホールを有する基材層と、
第2のバイアホールを有する絶縁層と、前記第2のバイ
アホールの位置に対応して電極を有する電子部品とを備
え、前記基材層と前記電子部品との間に前記絶縁層があ
り、前記第1のバイアホールと前記第2のバイアホール
が接続され、前記第2のバイアホールの断面積が前記第
1のバイアホールの断面積より小さく、前記第1及び第
2のバイアホールが導電性材料で充填されていることを
特徴とする電子部品パッケージ。 - 【請求項2】 前記電子部品の電極の大きさが、前記第
1のバイアホールの断面積よりも小さいことを特徴とす
る請求項1記載の電子部品パッケージ。 - 【請求項3】 前記第1のバイアホールを基準として、
前記第2のバイアホールと接続されている前記第1のバ
イアホールの面と反対側の面には、電極パッドが備えら
れていることを特徴とする請求項1記載の電子部品パッ
ケージ。 - 【請求項4】 前記導電性材料が、半田付け可能な材料
であることを特徴とする請求項1記載の電子部品パッケ
ージ。 - 【請求項5】 前記導電性材料が、導電性ペーストであ
ることを特徴とする請求項1記載の電子部品パッケー
ジ。 - 【請求項6】 前記第1のバイアホールに充填された導
電性材料と、前記第2のバイアホールに充填された導電
性材料とが、同一であることを特徴とする請求項1記載
の電子部品パッケージ。 - 【請求項7】 前記第1のバイアホールに充填された導
電性材料と、前記第2のバイアホールに充填された導電
性材料とが、異なることを特徴とする請求項1記載の電
子部品パッケージ。 - 【請求項8】 前記絶縁層及び前記導電性材料が可撓性
を有するものであることを特徴とする請求項1〜7のい
ずれかに記載の電子部品パッケージ。 - 【請求項9】 表面に所定の電極を有する電子部品を、
前記電子部品の電極に対応する位置に導電性材料が埋め
込まれた第1のバイアホールを有する基材層に加熱加圧
することで、前記基材層と前記電子部品との間に第2の
バイアホールを有する絶縁層を備え、かつ前記第2のバ
イアホールの断面積が前記第1のバイアホールの断面積
より小さく、前記第2のバイアホールと前記第1のバイ
アホールが接続されている電子部品のパッケージを形成
することを特徴とする電子部品のパッケージの製造方
法。 - 【請求項10】 前記絶縁層は、圧縮性を有する絶縁性
樹脂層であることを特徴とする請求項9記載の電子部品
のパッケージの製造方法。 - 【請求項11】 前記絶縁層は、絶縁性樹脂層であり、
且つアラミド不織布を補強材とするプリプレーグである
ことを特徴とする請求項10記載の電子部品のパッケー
ジの製造方法。 - 【請求項12】 前記第2のバイアホールに前記導電性
材料と同一又は異なる導電性材料が、予め埋め込まれて
いることを特徴とする請求項9記載の電子部品のパッケ
ージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30770599A JP3247888B2 (ja) | 1996-12-26 | 1999-10-28 | 電子部品パッケージ及び、電子部品のパッケージの製造方法 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34728296 | 1996-12-26 | ||
JP8-347282 | 1997-04-30 | ||
JP11317497 | 1997-04-30 | ||
JP9-113174 | 1997-04-30 | ||
JP30770599A JP3247888B2 (ja) | 1996-12-26 | 1999-10-28 | 電子部品パッケージ及び、電子部品のパッケージの製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09361027A Division JP3107535B2 (ja) | 1996-12-26 | 1997-12-26 | 配線基板、回路部品実装体、および配線基板の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000385477A Division JP3429743B2 (ja) | 1996-12-26 | 2000-12-19 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000133903A JP2000133903A (ja) | 2000-05-12 |
JP3247888B2 true JP3247888B2 (ja) | 2002-01-21 |
Family
ID=27312445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30770599A Expired - Fee Related JP3247888B2 (ja) | 1996-12-26 | 1999-10-28 | 電子部品パッケージ及び、電子部品のパッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3247888B2 (ja) |
-
1999
- 1999-10-28 JP JP30770599A patent/JP3247888B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000133903A (ja) | 2000-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3429734B2 (ja) | 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法 | |
US7849591B2 (en) | Method of manufacturing a printed wiring board | |
US6828670B2 (en) | Module component | |
JP4279893B2 (ja) | 回路部品内蔵モジュールの製造方法 | |
CA2053448C (en) | Multilayer printed wiring board and process for manufacturing the same | |
WO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
KR20000006037A (ko) | 저열팽창회로보드및다층회로보드 | |
US20120175162A1 (en) | Printed circuit board | |
JP2000261141A (ja) | 多層配線基板及びその製造方法並びに半導体装置 | |
JP2002151853A (ja) | 多層配線基板とその製造方法 | |
JP3107535B2 (ja) | 配線基板、回路部品実装体、および配線基板の製造方法 | |
JP3247888B2 (ja) | 電子部品パッケージ及び、電子部品のパッケージの製造方法 | |
JP2002246745A (ja) | 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材 | |
JP2003298213A (ja) | プリント配線板とその製造方法 | |
JP3429743B2 (ja) | 配線基板 | |
JP2002009440A (ja) | 複合配線基板 | |
JP2005340355A (ja) | 配線基板 | |
JP2002164475A (ja) | 半導体装置 | |
JP3922350B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JPH11233917A (ja) | 積層基板の製造方法 | |
KR100888562B1 (ko) | 능동소자 내장형 인쇄회로기판 제조 방법 | |
JP2009277846A (ja) | プリント配線基板及びその製造方法 | |
JP2004214227A (ja) | 層間接続部及び多層配線板 | |
JP2000036664A (ja) | 多層配線基板およびその製造方法 | |
JP2001028481A (ja) | 多層配線基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071102 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |