KR20000006037A - 저열팽창회로보드및다층회로보드 - Google Patents

저열팽창회로보드및다층회로보드 Download PDF

Info

Publication number
KR20000006037A
KR20000006037A KR1019990021317A KR19990021317A KR20000006037A KR 20000006037 A KR20000006037 A KR 20000006037A KR 1019990021317 A KR1019990021317 A KR 1019990021317A KR 19990021317 A KR19990021317 A KR 19990021317A KR 20000006037 A KR20000006037 A KR 20000006037A
Authority
KR
South Korea
Prior art keywords
circuit board
thermal expansion
layer
low thermal
double
Prior art date
Application number
KR1019990021317A
Other languages
English (en)
Inventor
나가사와메구무
스기모토마사카즈
이노우에야스시
나카무라게이
Original Assignee
가마이 고로
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가마이 고로, 닛토덴코 가부시키가이샤 filed Critical 가마이 고로
Publication of KR20000006037A publication Critical patent/KR20000006037A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

베어 칩(bare chip) 장착용 배선 도체를 상부에 갖는 유기 폴리머로 구성되는 절연층을 포함하는 저열 팽창 회로 보드로서, 상기 배선 도체는 적어도 한 측면에 구리층을 갖는 철-니켈 주성분의 합금층이며; 저열 팽창 회로 보드는, 회로층들을 접속하기 위해 땜납으로 채워진 스루홀(through-holes)을 갖는 접착층을 통해 다수의 저열 팽창 회로 보드를 갖는, 저열 팽창 회로 보드가 제공된다.

Description

저열 팽창 회로 보드 및 다층 회로 보드{Low-thermal expansion circuit board and multilayer circuitboard}
본 발명은 작은 열팽창 계수를 가짐으로써 신뢰도가 높은 베어 칩 장착용 저열 팽창 회로 보드 및 저열 팽창 다층 회로 보드에 관한 것이다.
더 작은 크기와 더 높은 성능을 추구하는 전자 기기의 최근의 경향으로 인해, 전자 기기를 구성하는 반도체 장치들 및 그 장치들을 장착하는 인쇄 회로 보드는 감소된 크기와 두께, 더 높은 성능 및 더 높은 신뢰도를 가질 것이 요구된다. 이런 요구를 충족시키기 위해, 핀 삽입 장착은 표면 장착으로 대체되고 있으며, 최근까지, 패키지되지 않은(베어) 반도체 소자들이 인쇄 회로 보드에 직접 장착되는 베어 칩 장착(bare chip mount)이라 불리는 표면 장착 기술이 연구되어 왔다.
그러나, 베어 칩 장착에서는, 3 내지 4 ppm/℃의 열팽창 계수를 갖는 실리콘칩이 10 내지 20 ppm/℃의 열팽창 계수를 갖는 인쇄 회로 기판상에 직접 장착되기 때문에, 열팽창 계수의 차이에 기인한 응력(stress)이 발생하여 신뢰도를 손상시킨다. 이 응력은 예컨대 플립 칩 결합(flip chip bonding)에 접합 균열을 유발하고,이것은 잘못된 전기 접속을 초래할 것이다.
열적 응력을 완화시키기 위해, 장착된 반도체 소자와 인쇄 회로 보드 사이의 갭을 매설 재료(underfilling material)라 불리는 접착제로 채움으로써 접합에 부과된 응력을 분산시키는 것이 실시되어 왔다. 응력이 인쇄 회로 보드 자체에 의해 흡수될 수 있도록 하기 위해, 두께 방향의 열팽창 계수의 단계적 변화를 제공하도록 회로 층들 사이에 전단 응력 흡수층(shear stress-absorbing layers)을 갖는 다층 인쇄 회로 보드가 제안되었다(JP-A-7-297560 참조). 그러나, 이 기술에 의해 달성된 신뢰도는 여전히 불충분하다. 더욱 향상된 신뢰도를 보장하기 위해, 인쇄 회로 보드 자체의 열팽창 계수를 감소시키는 것이 필수적이다.
이와 관련하여, JP-A-61-212096은, 절연층과 배선 도체가 상부에 교대로 형성되고 필요하다면 포토 에칭에 의해 땜납 패트가 상층에 형성되는 Fe-Ni 합금 기판을 구비하고, 기판, 절연층 및 배선 도체가 가열 가압 결합(pressure bonding under heat)에 의해 통합적 적층(integral laminate)으로 일체화되는 다층 회로 보드를 교시한다. 개시된 기술은 다음과 같은 단점을 갖는다. 구리가 배선 도체로서 사용되는 경우, 구리의 탄성률(elastic modulus)이 절연층에 사용된 폴리이미드 수자의 탄성률보다 훨씬 크기 때문에 전체 회로 보드의 열팽창 계수를 실리콘의 수준으로 감소시키는 것은 어렵다. 배선 도체는 진공 증착 및 스퍼터링과 같은 금속 박막 형성 기술에 의해 형성되는데, 이것은 생산성이 낮고 가격 상승을 초래한다. 포토 에칭이 수반된 증착에 의한 땜납 패드의 형성은 복잡한 공정을 필요로 한다.
한편, 장착될 반도체의 I/O 핀수의 증가는 다수의 회로 보드를 적층 해야하는 필요성을 증가시켰다. 다층 회로 보드는 기판의 한쪽 또는 양쪽에 감광성 수지의 절연층과 도금 또는 증착에 의해 형성된 도체층을 교대로 축적하는 것을 포함하는 축적 방법에 의해 생성될 수 있다. 축적 방법은 제조 과정이 복잡하고 다수의 공정을 수반하며, 수율(yield)이 낮고, 시간이 많이 소요된다는 점에서 불리하다.
JP-A-8-288649는, 단면 구리 피복 에폭시/유리 적층(a single-sided copper-clad epoxy/glass laminate)의 구리측 상에 디스펜서(dispenser) 등에 의해 전도성 페이스트(paste)의 돌기를 형성하는 단계와, 접착시트 및 구리 박막(foil)에 가압하는 단계 및, 이들 단계를 반복하는 단계를 포함하는 다층 회로 보드 제조 방법을 제안한다. 이 기술은 전기 접속, 접속 고유 저항(connection resistivity) 등의 신뢰도에 있어서 만족스럽지 못하며, 정밀 회로에 응용할 수 없다. 또한, 가압 단계가 층의 개수만큼 여러번 반복되어야 하므로 이 방법은 시간 소모적이다.
본 발명의 발명자는, 종래 기술과 관련된 전술된 문제점들이, 반도체 소자의 열팽창보다, 보드, 특히, 에폭시 수자 및 폴리이미드 수지와 같은 절연층을 구성하는 유기 재료 및, 배선 재료인 구리의 열팽창이 훨씬 더 크기 때문에 주로 유발된다는 것을 발견했다. 배선 도체에 주로 사용되는 구리는 큰 열팽창 계수를 가질뿐 아니라 큰 탄성률을 가지므로, 열팽창의 응력을 증가시킨다.
그럼에도 불구하고, 구리는 우수한 전기적 전도 재료이며, 배선 재료로서 필수 불가결한 것이 되었다.
본 발명의 목적은 작은 열팽창 계수를 가지고 신뢰도가 우수한 저열 팽창 회로 보드 및 저열 팽창 다층 회로 보드를 제공하는 것이다.
도 1 내지 도 6은 각각 본 발명에 따른 저열 팽창 회로 보드의 제작 과정을 도시하는 단면도.
도 7은 본 발명에 따른 저열 확장 다층 회로 보드의 예를 도시하는 단면도.
도 8은 3층 시트의 단면도.
도 9는 스루홀(through-hole)이 형성된 도 8의 3층 시트의 단면도.
도 10은 스루홀이 구리로 도금되는 도 9의 3층 시트의 단면도.
도 11은 양측면에 회로 패턴이 형성된 도 10의 3층 시트, 즉, 양면 회로 보드의 단면도.
도 12는 일시적으로 접착된 접착 시트를 갖는 도 11의 양면 회로 보드의 단면도.
도 13은 접착 시트의 스루홀에 땜납 범프(solder bump)가 형성된, 도 12의 양면 회로 보드의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 유기 폴리머층 2 : 합금층
3, 6 : 구리층 5, 14 : 합금 박막
7, 13 : 금속 박막 8 : 접착층
9 : 접착 시트 11 : 양면 회로 보드
12 : 폴리이미드층 18 : 땜납 범프
이 목적은, 베어 칩 장착용 배선 도체를 상부에 갖는 유기 폴리머로 구성된 절연층을 포함하며, 배선 도체가 적어도 한 측면상에 구리층을 갖는 철-니켈-주성분의 합금층을 포함하는 저열 팽창 회로에 의해 달성된다.
또한, 본 발명의 목적은 통합적으로(integrally) 적층된 전술된 저열 팽창 회로 보드를 다수 갖는 다층 회로 보드에 의해 달성된다.
본 발명의 실시에 있어서, 다층 회로 보드는 통합적으로 적층된 다수의 양면 회로 보드를 가지고, 매 인접 회로 보드 사이에는 접착층이 삽입되고, 접착층은 인저반 상위 및 하위 양면 회로 보드의 배선 도체들을 접속시키는 위치에 스루홀(through-holes)을 가지며, 스루홀은 인접한 양면 회로 보드의 배선 도체를 전기적으로 접속시키는 땜납으로 이루어진 도체를 포함한다.
광범위한 연구의 결과로서, 본 발명자는 낮은 열팽창 계수를 갖는 철-니켈-주성분의 합금층과 이 합금층의 적어도 한쪽에 제공된 구리층으로 구성된 합성 배선 재료를 사용함으로써 신뢰도가 높은 저열 팽창 회로 보드를 개발했다. 회로 보드의 큰 열팽창의 주 원인이 되는 구리 배선은 낮은 열팽창 계수를 갖는 철-니켈-주성분의 합금층상에 직접 형성되므로, 배선 도체의 열팽창에 대한 응력이 감소될 수 있다. 결과적으로, 회로 보드의 열팽창이 전반적으로 억제됨으로써 베어 칩 장착이후에 결합의 신뢰도 향상을 초래할 수 있다.
회로 보드의 큰 열 팽창의 또다른 원인이 되는 절연층의 열팽창 계수는, 피로메리트 산 다이앤하이드라이드(pyromellitic acid dianhydride)(이하 줄여서 PMDA라 함), 엠-톨리딘(m-tolidine)(이하 줄여서 m-TLD라 함), 작은 열팽창 계수를 갖는 디아미노디페닐 에테르(diaminodiphenyl ether)(이하 줄여서 DDE라 함)로부터 제작된 폴리이미드 수지를 사용함으로써 감소될 수 있다. 이로써 회로 보드의 신뢰도는 더 향상될 수 있다.
유기 폴리머로 이루어진 절연층이 철-니켈-주성분의 합금 또는 세라믹 재로로 이루어진 코어를 포함할 경우, 절연층의 열팽창 계수는 더 감소될 수 있다.
본 발명의 저열 팽창 회로 보드를 적층하면, 전술된 장점을 갖는 다층 회로 보드가 제공된다.
본 발명에서 의도된 저열 팽창 회로 보드는 10 내지 20 ppm/℃의 열팽창 계수보다 더 낮은 얼팽창 계수를 갖는 회로 보드를 의미한다. 본 발명에 사용될 수 있는 철-니켈-주성분의 합금은 철-니켈의 이원 합금뿐 아니라, 저열 팽창 계수가 유지되는 한, 코발트와 같은 다른 원소를 함유하는 철-니켈 합금을 포함한다. Fe-Ni 이원 합금에서 양호한 Ni 함유량은 31 내지 50% 무게비이다. 이 범위를 벗어나면, 합금은 증가된 열팽창 계수를 가지고, 결합의 신뢰도가 감소하는 경향이 있다. Fe-Ni-Co 합금으로는, 29/16/55, 32/8/60 및 36/4/60의 Ni/Co/Fe 무게비를 갖는 것이 있으며, 이들은 각각 KV-2, KV-25 및 Superinbar란 제품명으로 Sumitomo Special Metals Co., Ltd.로부터 상업적으로 입수 가능하다.
철-니켈-주성분의 합금층(들)의 총 두께는, 회로 보드의 총두께의 10% 이상이고 구리층(들)의 총두께보다 큰 것이 바람직하다. 철-니켈-주성분의 합금층이 얇을수록, 회로 보드는 증가된 열팽창 계수 및 감소된 신뢰도를 가질 것이다. 양호하게는, 회로 보드의 두께는 하나의 배선 도선에 대해 200 ㎛ 이하가 되어 고밀도 장착을 달성한다.
절연층으로서 사용될 수 있는 유기 폴리머는, 페놀릭 수지, 에폭시 수지, 폴리에스테르 수지, 폴리술폰 수지, 폴리에테르-이미드 수지, 폴리에테르 케톤 수지 및, 폴리이미드 수지와 같은, 이 분야에서 공지된 것들 중에서 적절히 선택된다. 필요하다면, 유기 폴리머 재료는, 종이, 유리 직물, 유리 매트, 유리 부직포 직물, 케블라 섬유 등과 함께 사용되어 합성 절연층을 형성할 수 있다.
PMDA, m-TLD 및, DDE로부터 제작된 폴리이미드 수지로 이루어진 절연층이 작은 열팽창 계수를 위해 제작된다. 작은 열팽창 계수를 갖는 폴리이미드는 PMDA에 대한 m-TLD와 DDE의 몰비를 0 내지 100 mol%로 함으로써 획득될 수 있지만, 열팽창 계수는 m-TLD 비의 증가에 따라 감소된다. 특히, m-TLD의 비율이 50 내지 100 mol%일 때, 폴리이미드 수지는 10 ppm/℃ 이하의 열팽창 계수를 가지며, 이것은 10 내지 20 ppm/℃ 이하의 열팽창 계수를 갖는 회로 보드를 실현하기에 적절하다.
절연층의 코어로 사용될 수 있는 세라믹 재료는, 알루미늄, 멀라이트(mullite), 코오디어라이트(cordierite), 실리콘 탄화물, 실리콘 질화물, 알루미늄 질화물, 지르코니아(zirconia)와 같은, 낮은 열팽창 계수를 갖는 것들로부터 적절히 선택된다.
본 발명에 따른 저열 팽창 (다층) 회로 보드를 제조하는 과정을 첨부된 도면을 참조하여 설명한다.
한쪽에 구리층을 갖는 회로 보드 전구체(precursor) 즉, 단면 구리 피복 적층이 다음과 같이 제작된다. 도 1에 도시된 제 1 공정은, 증착, 비전기 도금, 전극도금 등의 적절한 조합에 의해 유기 폴리머층(절연층)(1)을 금속화하여 철-니켈-주성분의 합금층(2) 및 구리층(3)을 형성하는 것을 포함한다. 도 2 및 도 3에 도시된 제 2 공정은 증착, 도금, 클래딩 등에 의해 철-니켈-주성분의 합금 박막(5)의 양측면 상에 구리층(6)을 형성하여 배선 도체로서 다층 금속 박막(7)을 미리 형성하고, 예컨대 주물(casting)에 의해 다층 금속 박막(7)의 표면상에 유기 폴리머층(1)을 형성하는 것을 포함한다. 도 4에 도시된 제 3 공정은, 예컨대, 주물 및 가열에 의해 유기 폴리머층(1) 상에 접착층(8)을 형성하는 것과, 접착층(8)상에 도 2에 도시된 다층 금속 박막(7)을 가압 결합시키는 것을 포함한다. 도 5에 도시된 제 4 공정은, 예컨대 주물 및 가열에 의해 도 2에 도시된 다층 금속 박막(7)에 첩착층(8)을 제공하는 것과, 접착층(8)상에 유기 폴리머층(1)을 가압 결합하는 것을 포함한다. 도 6에 도시된 제 5 공정은, 유기 폴리머층(1)과, 도 2에 도시된 다층 금속 박막(7) 및, 접착 시트(9)를 제작하는 것과, 접착 시트(9)를 통해 유기 폴리머층(1)과 다층 금속 박막(7)을 가압 결합하는 것을 포함한다.
접착층(8) 또는 접착 시트(9)로서 제 3 내지 제 5 공정에 사용된 접착은, 에폭시 수지, 페놀 수지, 폴리이미드 수지 및, 폴리아미드 수지와 같은, 열경화성 수지 및 열가소성 수지를 포함한다.
단면 구리 피복 적층을 제작하는 전술된 공정에 따라 양측면에 구리층을 갖는 회로 보드 전구체(precursor) 즉, 양면 구리 피복 적층이 제작될 수 있다. 즉, 한쌍의 단면 구리 피복 적층이 그들 사이의 주물 접착층 또는 접착 시트에 의해 서로 접합된다. 양면 구리 피복 적층은 또한 접착층 또는 접착 시트를 통해 단면 구리 피복 적층의 유기 폴리머층 쪽에 도 2에 도시된 다층 금속 박층(7)을 적층함으로써 제작될 수 있다. 양면 구리 피복 적층이 제 3 내지 제 5 공정에 의해 획득된 단면 구리 피복 적층에 의해 제작될 경우, 가열과 가압 결합의 두 단계를 동시에 수행하는 것이 가능하다. 제 1 공정의 변형으로서, 유기 폴리머층(1)이 양측면상에서 금속화되어 양면 구리 피복 적층이 제작될 수 있다.
절연층내에 코어를 갖는 구리 클래드 적층은, 유기 폴리머층(1)을, 코어의 각 측면상에 유기 폴리머층을 가열 가압 결합함으로써 제작된 복합 절연층으로 대체하는 것을 제외하면, 전술된 것과 동일하게 제작될 수 있다. 관련된 가압 결합 단계들은 동시에 실행될 수 있다. 절연층내에 코어를 갖는 구리 피복 적층은 가열 가압 결합, 주물 및, 금속화의 임의의 다른 조합에 의해 제작될 수 있다.
종래의 감산(subtractive) 공정에 의해 단면 또는 양면 구리 피복 적층상에 회로 패턴이 형성된다. 스루홀은 양면 구리 피복 적층을 통해 형성될 수 있다. 스루홀이 전기적 전도성 재료(예컨대, 금속)를 코어로 갖는 양면 구리 피복 적층을 통해 형성될 경우, 스루홀과 금속 코어 사이의 전기 접속이 방지되어야 한다. 즉, 스루홀은 금속 코어를 통해 미리 형성되고, 금속 코어를 갖는 복합 절연층의 양 측면상에 배선 도체가 제공된 후, 금속 코어의 스루홀보다 작은 스루홀이 금속 코어의스루홀과 동심으로(concentrically) 구리 피복 적층을 통해 형성된다. 또한, 스루홀의 형성 후, 회로 보드의 양면과 스루홀의 내벽은 구리로 도금될 수도 있다.
이제, 본 발명의 다층 회로 보드를 제조하는 공정을 설명한다. 전술된 것처럼, 공지된 다층 회로 보드 구조 및 다층 회로 보드 구조를 제조하는 공지된 공정으로는, 공정의 단순화 및 경제성, 회로층간의 접속에 대한 신뢰성 및, 감소된 피치에 대한 요구를 전부 만족시키기가 어렵다. 이것은 본 발명이 목적으로 하는 사항이다. 본 발명에서는, 다수의 종래의 제조 방법과 달리, 가열 가압하에서 다수의 양면 회로 보드를 동시에 결합시킴으로써 적층 단계의 단순화 및 경제성의 개선이 달성된다. 회로층 사이의 전기적 접속은, 전도성 페이스트에 의한 종래의 접속에 비해 더 높은 신뢰도를 보장할 수 있도록, 땜납으로 형성된 도체에 의해 달성된다. 적층은, 스루홀을 갖는 접착 시트를 정확한 위치에서 양면 회로 보드에 일시적으로 접착시키고, 접착 시트의 스루홀에 땜납 범프(bumps)를 형성하고, 또다른 양면 회로 보드를 정확한 위치에서 접착 시트에 일시적으로 접착시키고, 마지막으로 가열 가압하에서 적층을 전체 몸체에 결합시킴으로써 수행될 수 있다.
다층 회로 보드의 제작에 적절히 사용된 접착 시트는, 에폭시 수지, 페놀 수지, 폴리이미드 수지 및, 폴리아미드 수지와 같은, 열경화성 또는 열가소성 수지의 시트를 포함한다. 폴리이미드 수지는 신뢰성 때문에 선호된다. 접착 시트가 열경화성 성분을 포함할 경우, 그것은 다층 회로 보드에 대한 그 다음의 가압 결합에서 재접착성을 손상시킬 정도로 경화가 진행되지 않도록 제어된 조건하에서 양면 회로 보드에 일시적으로 접착되어야 한다. 접착 시트의 두께는, 가동성을 보장하고 회로의 불균일성을 평탄화하기 위해서는 10㎛ 이상이 양호하고, 다층 회로 보드의 총 두께를 감소시키기 위해서는 200㎛ 이하가 양호하다. 스루홀은 드릴링(drilling) 및 펀칭(punching)과 같은 공지된 기술에 의해 형성될 수 있다.
땜납 범프는 납땜 페이스트에 의한 전기 도금 또는 인쇄에 의해 형성될 수 있다. 납땜 페이스트에 의한 인쇄는 단순성으로 인해 선호된다. 페이스트의 땜납볼의 크기는 100㎛ 이하이며, 양호하게는 50㎛ 이하, 더 양호하게는 20㎛ 이하이다. 땜납의 구성은 절연층의 종류 및 장착시의 필요에 따라 적절한 융점을 갖도록 설계된다. 가압 결합 온도는 접착 시트가 충분한 접착성(500 g/cm 이상)을 나타내는 한, 땜납의 융점보다 높거나 낮아질 수 있다. 땜납의 융점보다 높은 온도에서는 금속 접합이 형성된다. 땜납의 융점보다 낮은 온도에서도 회로층들 사이에 만족스러운 전기 접속이 보장된다.
도 7은 본 발명의 다층 회로 보드의 실시예를 도시한다. 도면번호 11은 양측면상에 이중 금속박막(배선 도체)(13)이 형성된 폴리이미드로 이루어진 절연층(12)으로 구성된 양면 회로 보드이며, 이중 금속 박막(13)은 철-니켈 주성분의 합금 박막(14) 및 구리 박막(15)을 바깥쪽 층으로하여 구성된다. 이 특정 실시예에서는, 2개의 양면 회로 보드가 적층되어 4 개의 회로층을 갖는 다층 회로 보드를 제공한다. 각각의 양면 회로 보드(11)는 구리로 도금된 스루홀(11a)을 가짐으로써 양측면상의 이중 금속박막(13)을 전기적으로 접속시키는 도금된 스루홀(16)을 제공한다. 두 개의 양면 회로 보드(11)는 폴리이미드 접착층(17)을 통해 접합되고, 땝납으로 이루어진 도체(18)를 통해 서로 전기적으로 접속된다.
도 7의 다층 회로 보드는 다음과 같이 제조된다. 폴리이미드 전구체 니스(varnish)를 철-니켈-주성분의 합금 박막(14)에 인가하여 건조시키고, 폴리이미드 층(12)으로 변환시킴으로써 2층 시트를 제작한다. 2층 시트는 접착 시트를 통해 서로 마주보는 폴리이미드층(12)에 가열 상태에서 가압 결합되어 도 8에 도시된 3층 시트(20)가 획득된다. 스루홀(11a)은 3층 시트(20)의 소정의 위치에서 드릴링되고, 양측면상의 스루홀(11a) 및 합금 박막(14)은 비전기 도금 및 전기 도금에 의해 구리로 도금되어 도 10에 도시된 양면 구리 피복 적층(21)이 획득된다. 도 10에서 도면 번호 15는 구리 도금에 의해 형성된 구리 박막을 나타낸다. 각 측면상의 이중 금속 박막(13)(합금 박막(14) 및 구리 박막(15)로 구성됨)상에 회로 패턴이 형성되어 도 11에 도시된 양면 회로 보드(11)가 제작된다. 소정 위치에서 형성된 스루홀(17a)을 이미 갖는 접착 시트(17)는, 도 12에 도시된 것처럼 스루홀(17a)을 정확하게 위치 설정하면서 양면 회로 보드(11)의 한쪽 측면에 가열상태에서 가압 결합된다. 도 12에 도시된 접착 시트(17)는 도 7의 접착층(17)에 대응한다. 스루홀(17a)은 금속 마스크를 통해 스크린 인쇄함으로써 납땜 페이스트로 채워쳐서 도 13에 도시된 땜납 범프(18)를 형성한다. 다음에, 소정의 위치에서 스루홀을 갖는 별도 제작된 양면 회로 보드(11)가 땜납 범프(18)를 갖는 또다른 양면 회로 보드(11)에 위치 설정되면서 가열 가압 결합됨으로써 도 7에 도시된 전체 4층의 회로가 획득되고, 도 7에서 2개의 양면 회로 보드(11)는 땜납 범프(18)를 통해 전기적으로 접속된다.
전술된 실시예에 따라, 배선 도체 즉, 철-니켈 합금의 박막(14) 및 구리박막(15)으로 구성된 이중 금속 박막(13)은 작은 열팽창 계수를 가지므로, 다층 회로 보드는 우수한 신뢰도를 갖는다. 또한, 생산 공정은 간단하고 경제적이다.
이제 본 발명을 실시예를 참조하여 보다 구체적으로 설명할 것인데, 본 발명은 이들 실시예에 한정되는 것이 아님을 이해해야 한다.
(실시예 1)
폴리이미드 전구체 니스(p-페닐렌디아민(phenylenediamine) 및 3,3',4,4'-바이페닐테트라카르복시산 다이엔하이드라이드(biphenyltetracarboboxylic acid dianhydride)를 N-메틸피롤리던(methylpyrrolidone)에서 반응시킴으로써 제작된 폴리아미드 산 니스)를 철-니켈(42/58% 무게비) 합금(열팽창 계수: 5 ppm/℃)으로 이루어진 10 ㎛ 두께의 금속 박막에 인가하여 건조시키고 질소 분위기에서 1시간 동안 400℃에서 처리함으로써 폴리이미드 10㎛ 두께를 형성했다. 이렇게 형성된 2층 시트를, 1시간 동안 40 kg/cm2의 압력을 가하면서 200℃에서 35 ㎛두께의 폴리이미드 접착 시트(Nippon Steel Chemical Co., Ltd.에 의해 생산된 SPB-035A)를 통해 서로 마주보는 폴리이미드층과 유사하게 제작된 또다른 2층 시트에 결합하여 3층 시트를 제작했다. 다음에, 비전기 도금 및 전기 도금에 의해 3 층 시트의 각 측면상의 금속 박막상에 구리를 9㎛의 증착 두께로 증착함으로써 양면 구리 피복 적층을 제작했다.
(실시예 2)
금속 박막의 합금 조성을 니켈/철=36/64% 무게비로 변경시킨 것을 제외하면, 실시예 1과 동일 방식으로 양면 구리 피복 적층이 제작되었다(열팽창 계수: 1.5ppm/℃).
(실시예 3)
금속 박막의 합금 조성을 니켈/코발트/철=32/8/60% 무게비로 변경시킨 것을 제외하면, 실시예 1과 동일 방식으로 양면 구리 피복 적층이 제작되었다(열팽창 계수: 1.0 ppm/℃).
(실시예 4)
PMDA, m-TLD 및 DDE를 50/40/10의 몰비로 포함하는 폴리이미드 접착 시트가 사용되는 것을 제외하면, 실시예 1과 동일 방식으로 양면 구리 피복 적층이 제작되었다.
(실시예 5)
폴리이미드 접착 시트가, 35 ㎛ 두께의 폴리이미드 접착 시트(SPB-035A)를 양측면에 갖는 30 ㎛ 두께의 니켈/철(42/58%의 무게비) 합금층으로 대체되는 것을 제외하면, 실시예 1과 동일 방식으로 양면 구리 피복 적층이 제작되었다.
(실시예 6)
폴리이미드 접착 시트가, 35 ㎛ 두께의 폴리이미드 접착 시트(SPB-035A)를 양측면에 갖는 50 ㎛ 두께의 니켈/철(36/64%의 무게비) 합금층으로 대체되는 것을 제외하면, 실시예 2와 동일 방식으로 양면 구리 피복 적층이 제작되었다.
(실시예 7)
폴리이미드 접착 시트가, 35 ㎛ 두께의 폴리이미드 접착 시트(SPB-035A)를 양측면에 갖는 200 ㎛ 두께의 알루미늄 질화물(열팽창 계수: 4.3 ppm/℃) 시트로 대체되는 것을 제외하면, 실시예 1과 동일 방식으로 양면 구리 피복 적층이 제작되었다.
(실시예 8)
0.2 mm의 직경을 갖는 스루홀이 소정 위치에서 (구리 도금전에) 3층 시트를 통해 드릴링된다(도 9참조)는 것을 제외하면, 도 1에서와 동일 방식으로 도 10에 도시된 스루홀을 갖는 양면 구리 피복 적층이 제작되었다. 양측면의 구리 박막상에 회로 패턴을 형성하여 도 11에 도시된 양면 회로 보드를 제작했다. 소정 위치에서 미리 형성된 직경이 0.2 mm인 스루홀을 갖는 폴리이미드 접착 시트(SPB-035A)를 도 12에 도시된 것처럼 정확하게 위치 설정하면서 30분 동안 30 Kg/cm2하에서 180℃에서 양면 회로 보드의 한 층면상에 압착시켰다. 금속 마스크를 통해 접착 시트상에 납땜 페이스트(Sn8RA-3AMQ, Nippon Sperior K.K.에 의해 생산됨; 융점: 260℃)를 스크린 인쇄하여 스루홀을 납땜 페이스트로 채웠다. 290℃에서의 리플로우(reflow) 이후에, 플럭스(flux)가 제거되어 도 13에 도시된 땜납 범프가 형성되었다. 이렇게 형성된 땜납 범프를 갖는 보드를 1시간 동안 200℃ 및 30Kg/cm2에서 위치 설정하면서 스루홀을 갖는 별도 제작된 양면 회로 보드에 가압 결합시킴으로써, 2개의 양면 회로 보드가 땜납 범프를 통해 전기적으로 접속되는 4층 회로 보드를 획득했다.
(비교 실시예 1)
폴리이미드 전구체 니스(polyimide precursor varnish)(p-페닐렌디아민(phenylenediamine) 및 3,3',4,4'-바이페닐테트라카르복시산 다이엔하이드라이드(biphenyltetracarboboxylic acid dianhydride)를 N-메틸피롤리던(methylpyrrolidone)에서 반응시킴으로써 제작된 폴리아미드 산 니스)를 18 ㎛ 두께의 굴린(rolled) 구리 박막에 인가하여 건조시키고 질소 분위기에서 1시간 동안 400℃에서 처리함으로써 10㎛ 두께를 갖는 폴리이미드층을 형성했다. 이렇게 형성된 2층 시트를 1시간 동안 40 Kg/cm2의 압력하에서 200℃에서 35 ㎛ 두께의 폴리이미드 접착 시트(SPB-035A)를 통해 서로 마주보는 폴리이미드 층과 유사하게 제작된 또다른 2층 시트에 접착시킴으로써 양면 구리 피복 적층을 제작했다.
(비교 실시예 2)
납땝 페이스트 대신 에폭시-은 페이스트가 스크린 인쇄되어 열 경화됨으로써 범프를 형성한다는 점을 제외하면, 실시예8에서와 동일한 방식으로 4층 회로 보드를 제작했다.
실시예 1 내지 7 및 비교 실시예 1에서 제작된 양면 구리 피복 적층의 열팽창 계수는 실내온도(25℃)에서 200℃ 사이의 온도 범위에서 측정되었다. 획득된 결과는 아래의 표 1에 도시된다.
표 1로부터 명백하듯이, 본 발명에 따른 회로 보드는 베어 칩 장착에 적합한 매우 작은 열팽창 계수를 갖는다.
실시예 8 및 비교 실시예 1에서 획득된 다층 회로 보드를 열 주기(thermal cycle) 테스트하여 범프 접속의 신뢰도를 평가했다. 그 결과, 양 샘플의 범프 접합의 100%가 가열 가압 결합 직후에 만족스러운 전기적 전도성을 나타내었다. 125℃x30분에서 -50℃x30분까지의 500회의 열주기가 주어진 후, 실시예 8의 범프 접합은 100%가 전기 전도성을 달성했지만, 비교 실시예 2의 범프 접합은 10%가 불완전한 전기 접속을 나타내었다. 이제, 본 발명의 다층 회로 보드는 신뢰도가 우수하다는 것이 입증되었다.
실시예 8에서 접착 시트(17)의 스루홀(17a)을 납땜 페이스트로 채우는 것은 스크린 인쇄에 의해 수행되었지만, 그것은 디스펜서(dispenser) 응용 또는 트랜스퍼(transfer) 응용에 의해 실행될 수도 있다.
본 발명은 특정 실시예를 기준으로 상세히 설명되었지만, 당업자라면 본 발명의 정신 및 범위에서 벗어나지 않고 다양한 변경 및 수정이 가능할 것이다.
본 발명에 의하면, 작은 열팽창 계수를 가지고 신뢰도가 우수한 저열 팽창 회로 보드 및 저열 팽창 다층 회로 보드를 제공할 수 있다.

Claims (5)

  1. 베어 칩 장착(bare chip mounting)용 배선 도체를 상부에 갖는 유기 폴리머로 이루어진 절연층을 포함하는 저열 팽창 회로 보드로서, 상기 배선 도체가 적어도 한 측면상에 구리층을 갖는 철-니켈-주성분의 합금층인 저열 팽창 회로 보드.
  2. 제 1 항에 있어서, 상기 절연층은, 피로메리트 산 다이앤하이드라이드 (pyromellitic acid dianhydride), 엠-톨리딘(m-tolidine), 디아미노디페닐 에테르(diaminodiphenyl ether)로부터 제작된 폴리이미드 수지로 이루어지는 저열 팽창 회로 보드.
  3. 제 1 항에 있어서, 상기 절연층은 철-니켈 주성분의 합금 또는 세라믹 재료로 이루어진 코어를 갖는 저열 팽창 회로 보드.
  4. 베어 칩 장착(bare chip mounting)용 배선 도체를 상부에 갖는 유기 폴리머로 이루어진 절연층을 각각 포함하는 다수의 저열 팽창 회로 보드를 갖는 다층 회로 보드로서, 상기 배선 도체가 적어도 한 측면상에 구리층을 갖는 철-니켈-주성분의 합금층인 다층 회로 보드.
  5. 제 4 항에 있어서, 모든 인접한 회로 보드 사이에 삽입된 접착층에 의해 다수의 양면 회로 보드가 통합적으로(integrally) 적층되고, 상기 접착층은 인접한 상부 및 하부 양면 회로 보드의 배선 도체를 접속시키는 위치에서 스루홀(through-holes)을 가지며, 상기 스루홀은 인접한 양면 회로 보드의 배선 도체들을 전기적으로 접속시키는 땜납으로 이루어진 도체를 포함하는 다층 회로 보드.
KR1019990021317A 1998-06-09 1999-06-09 저열팽창회로보드및다층회로보드 KR20000006037A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10161108A JPH11354684A (ja) 1998-06-09 1998-06-09 低熱膨張配線基板および多層配線基板
JP98-161108 1998-06-09

Publications (1)

Publication Number Publication Date
KR20000006037A true KR20000006037A (ko) 2000-01-25

Family

ID=15728767

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990021317A KR20000006037A (ko) 1998-06-09 1999-06-09 저열팽창회로보드및다층회로보드

Country Status (6)

Country Link
US (1) US6258449B1 (ko)
EP (1) EP0964605A3 (ko)
JP (1) JPH11354684A (ko)
KR (1) KR20000006037A (ko)
CN (1) CN1239863A (ko)
TW (1) TW448709B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100726059B1 (ko) * 2002-01-23 2007-06-08 피닉스 프리시젼 테크날로지 코포레이션 플립칩 조인트 및 보드대면형 솔더 조인트를 위한유기회로보드 상의 전기도금 솔더 형성
US8541096B2 (en) 2009-09-15 2013-09-24 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060802A (ja) * 1999-08-19 2001-03-06 Sony Corp 回路素子基板と半導体装置及びその製造方法
JP2001237512A (ja) * 1999-12-14 2001-08-31 Nitto Denko Corp 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
JP4459360B2 (ja) * 2000-02-08 2010-04-28 マスプロ電工株式会社 回路基板およびその製造方法
US6660406B2 (en) * 2000-07-07 2003-12-09 Mitsui Mining & Smelting Co., Ltd. Method for manufacturing printed wiring board comprising electrodeposited copper foil with carrier and resistor circuit; and printed wiring board comprising resistor circuit
JP3866058B2 (ja) * 2001-07-05 2007-01-10 シャープ株式会社 半導体装置、配線基板及びテープキャリア
US20040231141A1 (en) * 2001-07-06 2004-11-25 Masaru Nishinaka Laminate and its producing method
JP2003347742A (ja) 2002-05-27 2003-12-05 Hitachi Ltd 多層回路基板とその製造法及び多層回路用基板並びに電子装置
US20050121226A1 (en) * 2003-10-21 2005-06-09 Park Electrochemical Corporation Laminates having a low dielectric constant, low disapation factor bond core and method of making same
JP2006024902A (ja) * 2004-06-07 2006-01-26 Shinko Electric Ind Co Ltd 極細線パターンを有する配線基板の製造方法および配線基板
DE102004058335A1 (de) * 2004-11-29 2006-06-14 Schulz-Harder, Jürgen, Dr.-Ing. Substrat
DE102005042554B4 (de) * 2005-08-10 2008-04-30 Curamik Electronics Gmbh Metall-Keramik-Substrat und Verfahren zur Herstellung eines Metall-Keramik-Substrats
JP2007245393A (ja) * 2006-03-14 2007-09-27 Toyobo Co Ltd 金属樹脂積層体
KR100856326B1 (ko) * 2006-07-19 2008-09-03 삼성전기주식회사 레이저 리프트 오프를 이용한 유전체 박막을 갖는 박막 커패시터 내장된 인쇄회로기판 제조방법, 및 이로부터 제조된 박막 커패시터 내장된 인쇄회로기판
TWI333817B (en) 2006-08-18 2010-11-21 Advanced Semiconductor Eng A substrate having blind hole and the method for forming the blind hole
US20080131709A1 (en) * 2006-09-28 2008-06-05 Aculon Inc. Composite structure with organophosphonate adherent layer and method of preparing
JP2009206506A (ja) * 2008-01-31 2009-09-10 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびこれを搭載した携帯機器
WO2010103940A1 (ja) * 2009-03-09 2010-09-16 株式会社村田製作所 樹脂配線基板
JPWO2010103941A1 (ja) * 2009-03-09 2012-09-13 株式会社村田製作所 フレキシブル基板
KR101070098B1 (ko) * 2009-09-15 2011-10-04 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
CN102420203B (zh) * 2011-11-16 2014-07-30 中国科学院金属研究所 微电子封装中焊料凸点/金属化层连接结构体及其应用
US9308709B2 (en) * 2013-06-06 2016-04-12 Fenwal, Inc. Bonding apparatus and method
KR102412612B1 (ko) * 2015-08-28 2022-06-23 삼성전자주식회사 패키지 기판 및 프리프레그
JP6717238B2 (ja) * 2017-03-07 2020-07-01 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板
CN114127981A (zh) * 2019-06-28 2022-03-01 阿莫绿色技术有限公司 薄膜箔及制造薄膜箔的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3898595A (en) * 1970-11-02 1975-08-05 Cunningham Corp Magnetic printed circuit
US3786172A (en) * 1972-12-07 1974-01-15 Accra Point Arrays Corp Printed circuit board method and apparatus
US4385202A (en) * 1980-09-25 1983-05-24 Texas Instruments Incorporated Electronic circuit interconnection system
JPS6167234A (ja) * 1984-09-10 1986-04-07 Matsushita Electric Ind Co Ltd 混成集積回路のリ−ド線の接続方法
JPS61212096A (ja) 1985-03-18 1986-09-20 株式会社日立製作所 多層配線板
JPS62251136A (ja) * 1986-04-25 1987-10-31 三菱樹脂株式会社 金属複合積層板
US5322976A (en) * 1987-02-24 1994-06-21 Polyonics Corporation Process for forming polyimide-metal laminates
JPS6416836A (en) 1987-07-13 1989-01-20 Kanegafuchi Chemical Ind Novel polyimide copolymer and polyamic acid copolymer and production thereof
US5120573A (en) * 1988-09-28 1992-06-09 Hitachi, Ltd. Process for producing metal/polyimide composite article
DE69015878T2 (de) * 1989-04-17 1995-07-13 Ibm Mehrschichtleiterplattenstruktur.
JPH031552A (ja) * 1989-05-29 1991-01-08 Nippon Steel Corp Ｔａｂ用テープ
US5153986A (en) * 1991-07-17 1992-10-13 International Business Machines Method for fabricating metal core layers for a multi-layer circuit board
JP3149070B2 (ja) * 1993-01-29 2001-03-26 電気化学工業株式会社 配線基板
JPH07297560A (ja) 1994-04-28 1995-11-10 Hitachi Ltd 多層プリント配線基板およびその実装構造体
JPH085664A (ja) * 1994-06-22 1996-01-12 Hitachi Chem Co Ltd 半導体装置用検査板とその製造方法
JP3705370B2 (ja) 1995-04-11 2005-10-12 日立化成工業株式会社 多層プリント配線板の製造方法
JP3523952B2 (ja) * 1995-12-26 2004-04-26 日東電工株式会社 ポリイミド−金属箔複合フィルム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100726059B1 (ko) * 2002-01-23 2007-06-08 피닉스 프리시젼 테크날로지 코포레이션 플립칩 조인트 및 보드대면형 솔더 조인트를 위한유기회로보드 상의 전기도금 솔더 형성
US8541096B2 (en) 2009-09-15 2013-09-24 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
US8720048B2 (en) 2009-09-15 2014-05-13 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing a printed circuit board

Also Published As

Publication number Publication date
EP0964605A2 (en) 1999-12-15
US6258449B1 (en) 2001-07-10
CN1239863A (zh) 1999-12-29
EP0964605A3 (en) 2001-08-22
JPH11354684A (ja) 1999-12-24
TW448709B (en) 2001-08-01

Similar Documents

Publication Publication Date Title
KR20000006037A (ko) 저열팽창회로보드및다층회로보드
KR100338908B1 (ko) 인쇄회로기판및그의제조방법과전자구성부품패키지및그의제조방법
KR100517009B1 (ko) 다층배선기판및이의제조방법
JPWO2007046459A1 (ja) 多層プリント配線基板及びその製造方法
JPH0716094B2 (ja) 配線板の製造法
WO2007052799A1 (ja) 多層プリント配線基板及びその製造方法
KR100257926B1 (ko) 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지
EP0981268A1 (en) Circuit board with an electronic component mounted thereon and multi-layer board
JP2004311598A (ja) 補強材付き基板、半導体素子と補強材と基板とからなる配線基板
JP2833642B2 (ja) 多層配線基板及びその製造方法
JPH11163522A (ja) 多層配線基板およびその製造方法
JPS60216573A (ja) フレキシブル印刷配線板の製造方法
JP3961909B2 (ja) 多層プリント配線基板
JP2004214271A (ja) 片面積層配線基板及びその製造方法
JPH05144973A (ja) ポリイミド多層配線基板およびその製造方法
JPH0653684A (ja) 薄膜多層配線基板とそれを用いたモジュール
JP2005159201A (ja) 配線基板およびその製造方法
JP2004214273A (ja) 片面積層配線基板の製造方法
JP4770095B2 (ja) 多層配線基板の製造方法
JP3247888B2 (ja) 電子部品パッケージ及び、電子部品のパッケージの製造方法
JPH0434838B2 (ko)
JPH1117300A (ja) 配線基板、回路部品実装体、電子部品パッケージ、配線基板の製造方法及び、電子部品のパッケージの製造方法
WO2012164719A1 (ja) 部品内蔵基板及びその製造方法
GB2240663A (en) Metal base wiring board
JPH1126939A (ja) 多層配線基板

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid