DE69015878T2 - Mehrschichtleiterplattenstruktur. - Google Patents
Mehrschichtleiterplattenstruktur.Info
- Publication number
- DE69015878T2 DE69015878T2 DE69015878T DE69015878T DE69015878T2 DE 69015878 T2 DE69015878 T2 DE 69015878T2 DE 69015878 T DE69015878 T DE 69015878T DE 69015878 T DE69015878 T DE 69015878T DE 69015878 T2 DE69015878 T2 DE 69015878T2
- Authority
- DE
- Germany
- Prior art keywords
- core
- substrate
- substrates
- electrically
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 185
- 239000000463 material Substances 0.000 claims description 77
- 239000004020 conductor Substances 0.000 claims description 66
- 239000003989 dielectric material Substances 0.000 claims description 37
- 229910000679 solder Inorganic materials 0.000 claims description 25
- 229910052802 copper Inorganic materials 0.000 claims description 19
- 238000000576 coating method Methods 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 9
- 239000000203 mixture Substances 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 239000003822 epoxy resin Substances 0.000 claims description 6
- 238000009472 formulation Methods 0.000 claims description 6
- 229920000647 polyepoxide Polymers 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 229920001971 elastomer Polymers 0.000 claims description 3
- 239000000806 elastomer Substances 0.000 claims description 3
- 239000012777 electrically insulating material Substances 0.000 claims 2
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 239000000956 alloy Substances 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 34
- 239000002184 metal Substances 0.000 description 34
- 238000000034 method Methods 0.000 description 29
- 229920001721 polyimide Polymers 0.000 description 29
- 239000004642 Polyimide Substances 0.000 description 28
- 229920000642 polymer Polymers 0.000 description 23
- 239000010410 layer Substances 0.000 description 22
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 17
- 239000010949 copper Substances 0.000 description 17
- 239000007788 liquid Substances 0.000 description 12
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 10
- 238000007747 plating Methods 0.000 description 9
- 229920000768 polyamine Polymers 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 230000004913 activation Effects 0.000 description 7
- 238000001465 metallisation Methods 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000000712 assembly Effects 0.000 description 5
- 238000000429 assembly Methods 0.000 description 5
- 238000001652 electrophoretic deposition Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 229910052763 palladium Inorganic materials 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229920002160 Celluloid Polymers 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 239000003638 chemical reducing agent Substances 0.000 description 4
- 239000000839 emulsion Substances 0.000 description 4
- 239000011152 fibreglass Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000002861 polymer material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- WEVYAHXRMPXWCK-UHFFFAOYSA-N Acetonitrile Chemical compound CC#N WEVYAHXRMPXWCK-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 239000002253 acid Substances 0.000 description 3
- 150000001768 cations Chemical class 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 239000002826 coolant Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- -1 polytetrafluoroethylene Polymers 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 2
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- ROOXNKNUYICQNP-UHFFFAOYSA-N ammonium persulfate Chemical compound [NH4+].[NH4+].[O-]S(=O)(=O)OOS([O-])(=O)=O ROOXNKNUYICQNP-UHFFFAOYSA-N 0.000 description 2
- 230000003750 conditioning effect Effects 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 230000009477 glass transition Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 229920001169 thermoplastic Polymers 0.000 description 2
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- CBXRMKZFYQISIV-UHFFFAOYSA-N 1-n,1-n,1-n',1-n',2-n,2-n,2-n',2-n'-octamethylethene-1,1,2,2-tetramine Chemical group CN(C)C(N(C)C)=C(N(C)C)N(C)C CBXRMKZFYQISIV-UHFFFAOYSA-N 0.000 description 1
- FRWYFWZENXDZMU-UHFFFAOYSA-N 2-iodoquinoline Chemical compound C1=CC=CC2=NC(I)=CC=C21 FRWYFWZENXDZMU-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229920002799 BoPET Polymers 0.000 description 1
- 229910001369 Brass Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910001374 Invar Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 239000005041 Mylar™ Substances 0.000 description 1
- FXHOOIRPVKKKFG-UHFFFAOYSA-N N,N-Dimethylacetamide Chemical compound CN(C)C(C)=O FXHOOIRPVKKKFG-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004697 Polyetherimide Substances 0.000 description 1
- 229920002472 Starch Polymers 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910001870 ammonium persulfate Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000012965 benzophenone Substances 0.000 description 1
- LTPBRCUWZOMYOC-UHFFFAOYSA-N beryllium oxide Inorganic materials O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 1
- 239000010951 brass Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000004581 coalescence Methods 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- SBZXBUIDTXKZTM-UHFFFAOYSA-N diglyme Chemical compound COCCOCCOC SBZXBUIDTXKZTM-UHFFFAOYSA-N 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 229920001519 homopolymer Polymers 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 125000003010 ionic group Chemical group 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 125000000449 nitro group Chemical group [O-][N+](*)=O 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920001601 polyetherimide Polymers 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 125000000467 secondary amino group Chemical group [H]N([*:1])[*:2] 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000012798 spherical particle Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000008107 starch Substances 0.000 description 1
- 235000019698 starch Nutrition 0.000 description 1
- 229920006259 thermoplastic polyimide Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 239000003039 volatile agent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
- H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0272—Adaptations for fluid transport, e.g. channels, holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0314—Elastomeric connector or conductor, e.g. rubber with metallic filler
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09554—Via connected to metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09581—Applying an insulating coating on the walls of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/041—Solder preforms in the shape of solder balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1438—Treating holes after another process, e.g. coating holes after coating the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
Description
- Diese Erfindung bezieht sich auf eine Mehrschichtleiterplattenstruktur, auf die ein elektronisches Bauelement montiert werden kann.
- In elektronischen Computern werden elektronische Bauelemente oder Module, die elektronische Bauelemente enthalten, auf Leiterplatten montiert, die die elektronischen Bauelemente und Module elektrisch miteinander verbinden. Mehrschichtleiterplatten werden üblicherweise hergestellt, indem man eine Änzahl von Substraten, d.h. Epoxidharz/Glasfasern, die auf jeder Seite mit Kupferschaltungen versehen sind, zusammenlaminiert. In dem Mehrschichtlaminat werden dann Bohrungen angebracht, die die zahlreichen Kontaktlöcher für die Verbindung der Zwischenschichten bilden. Die Kerne müssen eine außerordentlich hohe Lagegenauigkeit aufweisen, weil Abweichungen die Leiterplatte unbrauchbar machen würden. Die elektrische Leistungsfähigkeit der Leiterplatte hangt von vielen Faktoren ab. Die größte Einschrankung ergibt sich aus der Dielektrizitätskonstante des Epoxidharz-/Glasfasermaterials. Das thermische Verhalten der Mehrschichtplatte ist schlecht, weil die Wärmeleitfähigkeit des Epoxidharz-/Glasfasermaterials sehr niedrig ist. Deshalb können Halbleiterchips, die beim Betrieb viel Wärme erzeugen, nicht direkt auf Platten aus Epoxidharz-/Glasfasermaterial montiert werden. Die überschüssige Wärme muß daher von der integrierten Schaltung auf eine andere Packungsebene, den Chipträger oder den Modul, abgeführt werden.
- Das Abführen der Wärme, die in zum unteren Leistungsbereich gehörenden Leiterplatten erzeugt wird, gestaltet sich immer problematischer, da die Integration der elektronischen Bauelemente immer weiter voranschreitet. Herköimnliche Leiterplatten mit Epoxidharz oder anderen organischen Materialien als Dielektrikum haben schlechte thermische Eigenschaften, so daß Wärme nicht wirksam aus dem System abgeleitet werden kann.
- Dies begrenzt entweder die Leistung oder die Anzahl der Chips, die auf einer Platte untergebracht werden können. Eine Möglichkeit, dieses Problem zu lösen, besteht darin, daß man die Platte aus Materialien mit einer hohen Wärmeleitfähigkeit herstellt. Dielektrische Materialien mit einer hohen Wärmeleitfähigkeit, wie zum Beispiel Berylliumoxid, sind aber teuer. Eine Alternative ist die Verwendung thermisch leitenden Materials, das mit einer relativ dünnen Schicht aus dielektrischem Material überzogen ist.
- US-A-3 606 677 beschreibt eine Mehrschichtstruktur, die durch das Laminieren dielektrischer Substrate mit darauf befindlichen Leitermustern und mit dazwischen befindlichen nichtmetallisierten Substraten hergestellt wird.
- US-A-3 795 047 beschreibt eine Mehrschichtstruktur, die durch das Laminieren von Unterbaugruppen hergestellt wird, die durch ein homogenes, aus kugelförmigen Teilchen bestehendes Pulver, das in einem Epoxidharz zwischen benachbarten Schichten eingebettet ist, elektrisch miteinander verbunden werden.
- US-A-3 683 653 beschreibt eine Mehrschichtleiterplatte, die aus laminierten dielektrischen Isolierträgern mit darauf befindlichen Schaltungen hergestellt wird.
- US-A-3 436 819 beschreibt eine Mehrschichtleiterplatte, die aus Schaltungen enthaltenden dielektrischen Laminiersubstraten hergestellt wird.
- US-A-4 496 793 beschreibt eine Mehrschichtleiterplatte, die eine oder mehrere Metallstabilisierungslagen zum Einstellen des Wärmeausdehnungskoeffizienten des Laminats umfaßt.
- Die beanspruchte Erfindung soll dazu dienen, diese Nachteile zu beseitigen.
- EP-A-0028657 beschreibt Mehrschichtleiterplattenstrukturen, die aus Substraten hergestellt werden, die aus einem thermisch und/oder elektrisch leitenden Kern gebildet werden, der mindestens teilweise mit einem dielektrischen Material überzogen ist. Auf den Hauptflächen der einander gegenüberliegenden, benachbarten Substrate befinden sich Leitermuster. Die Leitermuster können durch dazwischenliegende Schichten aus Metall mit einem niedrigem Schmelzpunkt miteinander verbunden sein.
- Es ist daher Aufgabe dieser Erfindung, eine Struktur mit verbessertem elektrischen und thermischen Verhalten zur Verfügung zu stellen, auf die ein elektronisches Bauelement einer integrierten Schaltung montiert werden kann.
- Die Erfindung bezieht sich folglich auf eine Mehrschichtleiterplattenstruktur, wie sie in Anspruch 1 definiert ist. Die Struktur wird aus einer Vielzahl von Substraten mit thermisch und/oder elektrisch leitenden Kernen gebildet, die durch Leiter elektrisch miteinander verbunden sind, die benachbarte Substrate räumlich voneinander trennen, damit ein Kühlmittel zwischen ihnen hindurchfließen kann.
- Die Struktur besitzt eine Vielzahl von Substraten, von denen jedes eine erste und eine zweite Hauptfläche hat. Die Substrate werden aus mindestens einem thermisch und/oder elektrisch leitenden Kern gebildet, der mit einem dielektrischen Material bedeckt ist. Ein elektrisch leitendes Muster wird auf mindestens einer der Hauptflächen eines jeden Substrats gebildet.
- Eine Hauptfläche eines der Substrate wird so angeordnet, daß sie einer Hauptfläche eines benachbarten Substrats in der Struktur gegenüberliegt. Zwischen benachbarten Substraten gibt es eine Vielzahl von unter Druck verformbaren Verbindern, die aus Lötmittelkügelchen, leitenden Epoxidharzformulierungen oder leitenden Elastomerformulierungen gebildet werden. Die Vielzahl von Verbindern verbindet mindestens einen Teil der Leitermuster auf den Hauptflächen der benachbarten Substrate elektrisch miteinander. Der Verbinder trennt die Hauptflächen der benachbarten Substrate räumlich voneinander.
- In einem Ausführungsbeispiel der vorliegenden Erfindung wird eine Hauptfläche eines der Substrate so angeordnet, daß sie einer Hauptfläche eines benachbarten Substrats in der Struktur gegenüberliegt und an dieser haftet. Auf mindestens einer der äußeren Hauptflächen der Struktur befindet sich ein Leitermuster. Leitende Verbindungslöcher bilden die elektrische Verbindung zwischen mindestens zweien der aus dem Leitermuster auf den Endhauptflächen bestehenden Gruppe, und einem elektrisch leitenden Kern von mindestens einem der Substrate.
- In einem anderen speziellen Ausführungsbeispiel der vorliegenden Erfindung enthält eine Struktur eine Vielzahl von Baugruppen, die durch eine Vielzahl von Verbindern elektrisch miteinander verbunden und räumlich getrennt werden. Jede Baugruppe enthält eine Vielzahl von Substraten.
- Eine Hauptfläche eines der Substrate ist so angeordnet, daß sie einer Hauptfläche eines benachbarten Substrats in der Struktur gegenüberliegt und an dieser haftet. Auf mindestens einer der äußeren Hauptflächen der Baugruppe gibt es ein Leitermuster. Leitende Verbindungslöcher sorgen für die elektrische Verbindung zwischen mindestens zweien aus der aus Leitermustern auf den äußeren Hauptflächen bestehenden Gruppe und einem elektrisch leitenden Kern von mindestens einem der Substrate. In einem spezielleren Ausführungsbeispiel der vorliegenden Erfindung wird ein elektronisches Bauelement elektrisch auf die Mehrschichtstruktur montiert.
- In einem anderen spezielleren Ausführungsbeispiel der vorliegenden Erfindung werden Substrate, die leitende Muster auf beiden Hauptflächen haben, durch elektrisch leitende Verbindungslöcher in den Substraten miteinander verbunden.
- Eine Leiterplatte mit niedriger Dielektrizitätskonstante wird folglich dadurch erzeugt, daß Materialien mit niedriger Dielektrizitätskonstante verwendet werden, und dadurch, daß man Luftspalte zwischen den die Mehrschichtleiterplatte bildenden Substraten erzeugt, indem man Mittel, die die benachbarten Substrate elektrisch miteinander verbinden und die die benachbarten Substrate auch räumlich voneinander trennen, zwischen benachbarten Substraten anordnet.
- Die Strukturen der vorliegenden Erfindung werden aus Substraten hergestellt, die aus einem thermisch und/oder elektrisch leitenden Kern gebildet werden, der mit einem dielektrischen Material überzogen ist. Der Kern verleiht jedem Substrat strukturelle Stabilität. Die Strukturen der vorliegenden Erfindung, die aus einer Vielzahl dieser Substrate hergestellt werden, haben deshalb eine erhöhte strukturelle Stabilität. Wenn der Kern elektrisch leitend ist, kann er als Masse- oder Stromversorgungsebene dienen, so daß es nicht mehr notwendig ist, eine separate leitende Schicht oder Lage als Masse- oder Stromversorgungsebene vorzusehen. Wenn der Kern thermisch leitend ist, kann, weil jedes Substrat einen Kern hat, die Struktur selbst als Wärmesenke fungieren, um Wärme, die durch ein darauf montiertes elektronisches Bauelement erzeugt wird, abzuleiten.
- Diese und andere Ziele und Vorteile werden aus der folgenden ausführlichen Beschreibung der bevorzugten Ausführungsbeispiele, in der auf der beigefügten Zeichnung Bezug genommen wird, deutlich, in der:
- FIG. 1 eine schematische Darstellung einer Mehrschichtstruktur der vorliegenden Erfindung ist, bei der benachbarte Substrate durch eine Vielzahl von Leitern elektrisch miteinander verbunden und räumlich voneinander getrennt werden;
- FIG. 2 die Struktur von FIG. 1 mit einem darauf montierten elektronischen Bauelement zeigt;
- FIG. 3 - 7 ein Verfahren zur Herstellung von Metallkernsubstraten zeigen, die in dem bevorzugten Ausführungsbeispiel der Erfindung zur Anwendung gelangen;
- FIG. 8 eine schematische Darstellung einer Mehrschichtstruktur darstellt, bei der benachbarte Substrate haftend zusammengefügt werden;
- FIG. 9 Verbindungslöcher in den Strukturen von FIG. 1, FIG. 2 und FIG. 9 zeigt; und
- FIG. 10 ein spezielleres Ausführungsbeispiel der Verbindungslöcher von FIG. 10 zeigt.
- FIG. 1 zeigt eine Struktur, die aus den Substraten 4, 6, 8 und 10 gebildet wird. Jedes Substrat hat einen thermisch leitenden Kern 12. Der thermisch leitende Kern 12 besteht vorzugsweise aus einem Material mit hoher Wärmeleitfähigkeit, wie zum Beispiel einem Metall, ist jedoch nicht darauf beschränkt. Typische Metalle sind Kupfer, Aluminium, Eisen, Kupfer-Invar-Kupfer und ähnliche Metalle. Invar ist eine Eisen-Nickel-Legierung. Der Kern hat normalerweise eine Dicke von ungefähr 2,5 um (0,1 Millizoll) bis ungefähr 1,016 mm (40 Millizoll), vorzugsweise von ungefähr 2,5 um (0,1) bis ungefähr 250 um (10 Millizoll), ganz besonders bevorzugt jedoch von ungefähr 2,5 um (0,1 Millizoll) bis ungefähr 127 um (5 Millizoll). Der Metallkern kann so ausgewählt werden, daß jedes Substrat einen Wärmeausdehnungskoeffizienten aufweist, der dem des Materials sehr nahekommt, aus dem ein auf der Struktur von FIG. 1 montiertes elektronisches Bauelement hergestellt wird. Normalerweise wird ein elektronisches Bauelement aus einem Material wie Silizium oder Galliumarsenid hergestellt. Bei einem elektronischen Bauelement aus Silizium sind Kupfer-Invar-Kupfer und Molybdän Beispiele für einen Metallkern 12, bei dem sich ein Wärmeausdehnungskoeffizient ergibt, der dem von Silizium nahekommt. Der Kern kann auch aus Kupfer, Aluminium und jedem anderen Metall bestehen. Ein Kern 12 mit einem Wärmeausdehnungskoeffizienten, der dem darauf montierten elektronischen Bauelement eng angepaßt ist, ermöglicht es, daß das Bauelement direkt an der Leiterplatte angebracht werden kann, ohne daß man befürchten muß, daß die Zuverlässigkeit durch die thermische Nichtübereinstimmung zwischen dem elektronischen Bauelement und der Leiterplatte beeinträchtigt wird. Jedes Substrat 4, 6, 8 und 10 ist mit einem dielektrischen Material 13 überzogen. Das dielektrische Material kann ein Polymer oder ein Keramikwerkstoff oder jedes andere dielektrische Material sein. Beispiele für Polymermaterialien sind Polyimid, Mylar, Polyetherimid, Polytetrafluorethylen, Epoxidharz (FR4) und Bismaleimidharze. Die ganz besonders bevorzugten Materialien sind Polyimide. Die Polymermaterialien können Polymere mit oder ohne Füllstoffe sein.
- Zu den Beispielen für geeignete Polymere zählen die Polyimidreihe Pyralin von DuPont, Probimid von Ciba-Geigy und Durimid von Rogers. In dem Artikel unter der Überschrift "Polyimides" in der Encyclopedia of Chemical Technology, dritte Ausgabe, Band 18, S. 704-719, werden verschiedene Polyimidmaterialien, einschließlich der Homopolymere, beschrieben.
- Jedes Substrat hat eine erste Haupt flache und eine zweite Hauptfläche. Aus der Zeichnung ist ersichtlich, daß Substrat 4 eine Hauptfläche 18 und eine Hauptfläche 20 hat, und daß Substrat 6 eine Hauptfläche 22 und eine Hauptfläche 24 hat. Substrat 8 hat eine Hauptfläche 26 und eine Hauptfläche 28. Substrat 10 hat eine Hauptfläche 3.0 und eine Hauptfläche 32.
- Es ist weiter ersichtlich, daß Substrat 4 ein Metallisierungsmuster 34 auf der Hauptfläche 18 und ein Metallisierungsmuster 36 auf der Hauptfläche 20 hat. Weiterhin wird deutlich, daß die Substrate 4, 6 und 10 elektrische Leitermuster auf jeder ihrer Hauptflächen aufweisen. Je nach Verweisungszweck der Struktur 2, kann es sein, daß nicht jedes Substrat ein Leitermuster auf jeder Hauptfläche aufweisen muß. Das Muster auf der Hauptfläche 18 von Substrat 4 ist durch das elektrisch leitende Verbindungsloch 40 elektrisch mit dem Leitermuster 36 auf Hauptfläche 20 verbunden.
- FIG. 1 zeigt, daß jedes Substrat 4, 6, 8 und 10 Verbindungslöcher hat, die Leitermuster auf jeder Hauptfläche elektrisch miteinander verbinden. Substrat 4 ist durch den elektrischen Verbinder 42 elektrisch mit Substrat 6 verbunden. Der elektrische Verbinder 42 ist zwischen einem Teil des Leitermusters 36 auf Hauptfläche 20 des Substrats 4 und dem Leitermuster 44 auf Hauptfläche 22 des Substrats 6 gebondet. Der elektrische Verbinder 42 kann aus Lötmittelkügelchen, leitenden Epoxidharzformulierungen oder leitenden Elastomerformulierungen gebildet werden. Beim elektrischen Verbinder 42 handelt es sich vorzugsweise um ein Lötmittelkügelchen mit einer Größe von ungefähr 25,4 um (1 Millizoll) bis ungefähr 254 um (10 Millizoll). Der elektrische Verbinder 42 läßt zwischen jedem Substrat der Struktur 2 einen Zwischenraum 46.
- Ein elektrischer Verbinder 42 kann elektrisch mit einem elektrisch leitenden Substratkern verbunden werden. Der Kern kann als Masse- oder Stromversorgungsebene verwendet werden. Der elektrische Verbinder 42' ist elektrisch mit Leiter 36' auf Substrat 4 und Leiter 44' auf Substrat 6 verbunden. Leiter 36' ist durch eine Öffnung in der dielektrischen Schicht 11 des Substrats 4 elektrisch mit dem Kern 12 verbunden. Leiter 44' ist durch eine Öffnung in dem dielektrischen Überzug 13 auf Substrat 6 elektrisch mit dem elektrisch leitenden Kern von Substrat 6 verbunden. Als Alternative dazu kann, wie nachstehend beschrieben wird, Leiter 44' entlang der Seitenwand des Verbindungslochs elektrisch mit dem elektrisch leitenden Kern verbunden werden.
- In dem bevorzugten Ausführungsbeispiel wird Kontaktloch 40 durch eine Öffnung 49 gebildet, die sich durch den thermisch leitenden Kern 12 erstreckt. Die Seitenwand 50 der Öffnung 49 ist mit einem dielektrischen Material 51 überzogen, das vorzugsweise das gleiche Material wie 13 ist. Das elektrisch leitende Material 52 wird über dem dielektrischen Material 51 abgeschieden, das die Seitenwand 50 überzieht. Wie in FIG. 1 gezeigt wird, befindet sich normalerweise in der Mitte der Öffnung 49 ein Zwischenraum 54. Das elektrisch leitende Kontaktloch 40 wird vom Seitenwandleiter 52 gebildet. In dem bevorzugten Ausführungsbeispiel wird der Seitenwandleiter 52 des Kontaktslochs 40 aus dem gleichen leitenden Material wie die Metallisierungsschichten auf den Hauptflächen der Substrate 4, 6, 8 und 10 gebildet.
- FIG. 2 zeigt die Struktur von FIG. 1 in perspektivischer Darstellung. Alle Bezugszeichen in FIG. 1 und FIG. 2 stehen für das gleiche Merkmal. FIG. 2 zeigt es ein elektronisches Bauelement 60, das auf der Hauptfläche 18 des Substrats 4 montiert ist. Die aktive Seite 62 des elektronischen Bauelements 60 ist so angeordnet, daß sie von der Hauptfläche 18 wegzeigt. Die Rückseite 64 des elektronischen Bauelements 60 liegt durch eine Öffnung in der dielektrischen Schicht 11 der Fläche 17 des Kerns 12 gegenüber. Die Rückseite 64 des elektronischen Bauelements 60 ist mit Hilfe von Verfahren, wie sie üblicherweise in diesem Fachgebiet angewandt werden, thermisch auf der dielektrischen Schicht 11 oder durch eine Öffnung in der dielektrischen Schicht 11 auf der Kernfläche 17 montiert worden. Zu den für die thermische Montage verwendeten Verfahren gehören die folgenden Verfahren, beschränken sich aber nicht darauf: Aufbringen eines thermischen Fetts zwischen der Rückseite 64 und Fläche 18, Bedecken der Rückseite 64 mit einer Metallschicht und Lötmittelbonden der Metallschicht an eine Metallschicht auf der Fläche 18. Auf der aktiven Seite 62 des elektronischen Bauelements 60 befindet sich eine Vielzahl von Kontaktstellen 66. Eine Vielzahl von Beam-Leads 68 verbindet die Kontaktstellen 66 elektrisch mit Metallisierungsmustern 34 auf Hauptfläche 18 des Substrats 4. Die inneren Enden 70 der Beam-Leads 68 können mit Hilfe eines beliebigen Verfahrens aus dem bekannten Stand der Technik zum Beispiel dem Lötmittelbonden und dem Thermokompressionsbonden, elektrisch mit den Kontaktstellen 66 am elektronischen Bauelement 60 verbunden werden. Die äußeren Enden 72 der Beam-Leads 68 können mit Hilfe eines beliebigen in diesem Gebiet allgemein bekannten Verfahren, wie zum Beispiel dem Lötmittelbonden und Thermokompressionsbonden, elektrisch mit dem Leitermuster 34 auf der Hauptfläche 18 des Substrats 4 verbunden werden.
- Es ist jedoch auch möglich, andere Verfahren für das elektrische Verbinden eines elektronischen Bauelements 60 mit der Fläche 18 einzusetzen. Ein elektronisches Bauelement 60 kann zum Beispiel in einer Flip-Chip-Konfiguration auf der Fläche 18 mit einer Vielzahl von Lötmittkügelchen, die im allgemeinen als C4s bezeichnet werden, zwischen der aktiven Seite des elektronischen Bauelements und der Fläche 18 montiert werden. Das elektronische Bauelement 62 kann auch durch Drahtbonden einzelner elektrischer Drähte zwischen Kontaktstellen 66 am elektronischen Bauelement 60 und den entsprechenden Stellen am Leitermuster 34 elektrisch mit dem Leitermuster 34 auf Fläche 16 verbunden werden. Das elektronische Bauelement 60 kann auch auf einem üblicherweise verwendeten Chipträger montiert werden, von dem aus sich Kontaktstifte erstrecken, die elektrisch mit dem elektronischen Bauelement 60 verbunden sind. Die Kontaktstifte können in die Öffnungen 54 in einer Anordnung von Kontaktlöchern 40 im Substrat 4 oder 10 gesteckt werden.
- In einem bevorzugten Ausführungsbeispiel wird die Rückseite eines elektronischen Bauelements thermisch auf die Hauptfläche 18 des Substrats 4 montiert. Während des Betriebs des elektronischen Bauelements wird Wärme erzeugt, die von der Rückseite des elektronischen Bauelements zum Substrat 4 übertragen wird. Die Wärme wandert leicht durch die dünne dielektrische Schicht 13 des Substrats 4. Da das Substrat 4 einen Kern 12 aus einem Material mit hoher Wärmeleitfähigkeit hat, wandert die Wärme durch das Substrat 4 hindurch. Die Wärme wandert durch den Leiter 42 zu den anderen Substraten 6, 8 und 10. Durch den Luftspalt 46 zwischen benachbarten Substraten kann die Wärme durch Wärmekonvektion aus den Substraten 4, 6, 8 und 10 in den Luftspalt 46 entweichen. Um die Wärmeableitungseigenschaft der Struktur 2 zu erhöhen, kann ein Fluid, wie zum Beispiel Luft oder ein anderes Gas oder eine Flüssigkeit, durch die Zwischenräume 46 geschickt werden, um die durch die elektronischen Bauelemente 60 erzeugte Wärme wirksamer abzuführen. Die Struktur 2 fungiert deshalb sowohl als Mittel für den Anschluß an das elektronische Bauelement 60 als auch als Mittel für das Abführen der durch das Bauelement 60 erzeugten Wärme. Da Luft eine niedrige Dielektrizitätskonstante hat, stellt der Zwischenraum 46 ein Medium mit niedriger Dielektrizitätskonstante zwischen den Leitermustern auf benachbarten Substraten dar.
- FIG. 2 zeigt ein elektronisches Bauelement, das auf die Struktur 2 montiert worden ist. Es kann eine Vielzahl von elektronischen Bauelementen auf die Struktur 2 montiert werden. Die Leitermuster auf den Hauptflächen auf den die Struktur 2 bildenden Substraten dienen dazu, die Vielzahl von elektronischen Bauelementen elektrisch miteinander zu verbinden. Die Struktur von FIG.2 besitzt nicht dargestellte Verbinder, die sich normalerweise an einer Kante der Struktur befinden und dazu dienen, die Struktur 2 und die darauf befindlichen elektronischen Bauelemente elektrisch mit einer Platine zu verbinden, die zur Bildung eines elektronischen Computers eine Vielzahl von Leiterplatten 2 elektrisch miteinander verbindet.
- Die Struktur von FIG. 1 und FIG. 2 zeigt vier wichtige Vorteile gegenüber der gegenwärtig verwendeten Technologie;
- 1. ein Herstellungsverfahren, das wahrscheinlich zu deutlich höheren Fertigungsraten führt;
- 2. eine niedrigere effektive Dielektrizitätskonstante der Isolation zwischen Schaltungen;
- 3. Kompatibilität mit direkter Chipbefestigung, wodurch eine Packungsebene eliminiert wird;
- 4. ein Wärmeableitungsververhalten, durch das die Leiterplatte in der Lage wäre, einen großen Teil der Wärmebelastung, wenn nicht sogar die gesamte Wärmebelastung des Systems aufzunehmen;
- 5. Schaltungen, die zur Durchführung von Reparaturen oder technischen Veränderungen zugänglich sind.
- Die Struktur von FIG. 1 und FIG. 2 bietet diese vier Vorteile. Zum ersten werden Substrate getrennt hergestellt und können, bevor sie miteinander verbunden werden, untersucht und getestet werden. Somit können defekte Substrate mit nur geringfügigen Auswirkungen auf die Gesamtausbeute ausgesondert oder nachbearbeitet werden. Darüber hinaus kann im Gegensatz zum Laminieren und Bohren von Substraten gemäß dem Stand der Technik das Verbinden der Substrate rückgängig gemacht werden, so daß sich auch Verbindungsfehler korrigieren oder beseitigen lassen.
- Zum zweiten hat Luft eine Dielektrizitätskonstante von 1,0, und deshalb ist die effektive Dielektrizitätskonstante der Isolation in der Struktur von FIG. 1 und 2 ein gewichtetes Mittel der Dielektrizitätskonstante der Luft und derjenigen der dielektrischen Isolation, die die thermisch leitenden Kerne der Substrate bedeckt.
- Zum dritten können die thermisch leitenden Kerne der Substrate so gewählt werden, daß sie einen Wärmeausdehnungskoeffizienten ergeben, der dem des auf der Struktur von FIG. 1 montierten elektronischen Bauelements sehr nahekommt. Wenn das elektronische Bauelement ein Siliziumchip ist, sind Kupfer-Invar-Kupfer oder Molybdän zwei Möglichkeiten, den Chip direkt an der Leiterplatte zu befestigen, ohne daß es aufgrund einer thermischen Diskrepanz zwischen dem Chip und der Leiterplatte zu einer Beeomträchtigung der Zuverlässigkeit käme.
- Zum vierten erlaubt die Wärmeleitfähigkeit der aus Metall bestehenden Stromversorgungs-/Masseebene in jedem Substrat eine wirksame Ableitung der Wärme, die durch die auf der oberen Fläche der Platte montierten integrierten Schaltungen erzeugt wird. Die Wärme wird durch den auf der oberen Fläche vorhandenen Polymerfilm in die Substratverbindungen zur anderen Metallebene übertragen. Die Metallebenen in jedem Substrat können an einem Ende der Leiterplatte mit einem zirkulierenden Kühlmittel in Kontakt gebracht werden. Bei Anwendungen, in denen mit einer niedrigeren Leistung gearbeitet wird, reicht die Luftzirkulation in den Zwischenräumen zwischen den Substraten aus, um die Wärme abzuführen.
- Ein Verfahren zur Herstellung der Struktur 2 von FIG. 1 und FIG. 2 wird in FIG. 3 bis FIG. 7 gezeigt. Ein sauberer, im wesentlichen ebener, thermisch leitender Kern 80 ist in FIG. 3 dargestellt. Kern 80 besteht vorzugsweise, aber nicht ausschließlich, aus einem Metall, wie zum Beispiel Kupfer, Aluminium, Kupfer-Invar-Kupfer, Molybdän, Messing und rostfreiem Stahl. Das bevorzugt verwendete Metall ist Kupfer oder Aluminium. Die Dicke des Metallkerns liegt zwischen ungefähr 25,4 um (1 Millizoll) und 1,016 mm (40 Millizoll). Die bevorzugte Dicke liegt zwischen ungefähr 50,8 um (2 Millizoll) und ungefähr 254 um (10 Millizoll).
- Ein Lochmuster 82 wird in den Kern 80 gestanzt, gebohrt oder geätzt. Die Verfahren zum Anbringen der Lochmuster durch Stanzen, Bohren und Ätzen sind dem Fachmann allgemein bekannt.
- Wenn das Substrat mit dem Metallkern 80 elektrisch verbunden sein soll, wird auf den Kern ein Resistmaterial aufgebracht, belichtet und entwickelt, um das Resistmaterial selektiv zu entfernen. Dieses fotolitografische Verfahren wird häufig in diesem Fachgebiet angewendet. Wenn das Substrat nicht elektrisch mit dem Metallkern 80 verbunden werden soll, kann dieser Schritt entfallen.
- Ein polymeres Material 87 wird abgeschieden, um die Hauptfläche 86 und die Hauptfläche 88 des Kerns 80 und die Seitenwände 84 des Verbindungslochs 82 mit einem dielektrischen Material zu überziehen. Als bevorzugtes dielektrisches Material wird ein polymeres Material eingesetzt. Ein ganz besonders bevorzugtes Material ist Polyimid. Das polymere Material kann so abgeschieden werden, daß der Kern 80 durch elektrophoretische Abscheidung gleichmäßig überzogen wird. Verfahren für die elektrophoretische Abscheidung von Polyimid werden ausführlich in EP-A- 0273207 beschrieben.
- In dieser Patentanmeldung wird eine wäßrige Emulsion hergestellt, die ungefähr 1 Masse-% bis ungefähr 10 Gew.-% eines mit Amin modifizierten Polyimids und ungefähr 99 Gew.-% bis ungefähr 90 Gew.-% Wasser enthält. Das mit Amin modifizierte Polyimid ist ein Reaktionsprodukt eines organischen löslichen Polyimids und eines Polyamins. Bei dem eingesetzten Polyamin handelt es sich um ein sekundäres/tertiäres Polyamin und/oder ein primäres/tertiäres Polyamin und/oder ein geschütztes primäres/sekundäres Polyamin. Das eingesetzte Polyamin enthält nur eine sekundäre Aminogruppe oder nur eine primäre Gruppe, die für die Reaktion zur Verfügung steht. Dadurch wird ein Vernetzen des Polyimids, das sich nachteilig auf die Durchführung der elektrophoretischen Abscheidung auswirken würde, verhindert.
- Der Kern 80 wird in eine Emulsion, wie sie vorstehend beschrieben worden ist, getaucht. Der Kern 80 wirkt als Kathode, an der Polyimid elektrophoretisch abgeschieden wird. Die Abscheidung erfolgt auf der Kathode und umfaßt die Bereitstellung einer Anode, wie zum Beispiel eines Kohlestabs, und eines elektrisch leitenden Substrats, das überzogen werden soll, wie zum Beispiel eines Substrats aus einem Metall, wie beispielsweise Aluminium, Kupfer, rostfreiem Stahl, und die Bereitstellung dieser Dinge in einem Behälter, der die obige Emulsion enthält. Die Anode und die Kathode werden an eine Gleichstromguelle angeschlossen, die eine konstante Spannung von ungefähr 10 Volt bis ungefähr 400 Volt liefert, vorzugsweise ungefähr 50 Volt bis ungefähr 400 Volt, und ganz besonders bevorzugt ungefähr 50 Volt bis ungefähr 100 Volt. Die Beschichtung erfolgt im allgemeinen in ungefähr einer Minute bis ungefähr 5 Minuten und ergibt eine Überzugsdicke von ungefähr 5 um bis ungefähr 30 um und vorzugsweise ungefähr 10 um bis ungefähr 30 um.
- Nachdem der überzogene Kern aus der Emulsion herausgenommen und mit Wasser abgespült worden ist, wird das modifizierte Polyimid einer Wärmenachbehandlung unterzogen, um das restliche Wasser und andere in der Mischung vorkommende organische, flüchtige Bestandteile zu entfernen und um die Koaleszenz und das Fließen des Films zu fördern. Außerdem dient die Wärmenachbehandlung dazu, zur Bildung der Ionengruppe im Polyimid verwendete Polyamin zu entfernen. Demzufolge enthält das Polyimid nach der Wärmenachbehandlung wenig, oder überhaupt keine Polyamin- oder Säurereste. Dies ist wünschenswert, um eine Verschlechterung der thermischen und/oder elektrischen Eigenschaften des Polyimidfilms auszuschließen. Es können jedoch kleinere Mengen, wie zum Beispiel bis zu 10 %, Polyamin im Film verbleiben. Das Polyimid wird bei einer Temperatur von ungefähr 100 ºC bis ungefähr 200 ºC ungefähr 1 Stunde lang zu einen klebfreien Zustand solange gehärtet, daß es das anschließende Entfernen des Fotoresists aushält. Nach der elektrophoretischen Abscheidung wird das Resistmaterial entfernt. Das Polyimid wird dann voll ausgehärtet, indem es über 3 bis 6 Stunden lang allmählich bis auf ungefähr 400 ºC erhitzt und dann ungefähr 1 Stunde lang auf einer Temperatur von 400 ºC gehalten wird. FIG. 5 zeigt den Kern 80, der gleichmäßig mit einer Polyimidschicht 86 überzogen worden ist. Die Polyimidschicht hat eine Dicke von ungefähr 2,5 um (0,1 Millizoll) bis ungefähr 127 um (5 Millizoll), vorzugsweise von ungefähr 12,7 um (0,5 Millizoll) bis ungefähr 63,5 um (2,5 Millizoll). In FIG. 5 ist die Zone 88 des Kerns 80 nicht mit einem Polyimid überzogen. Diese Stelle wurde während der elektrophoretischen Abscheidung des Polyimids durch das Resistmaterial bedeckt.
- Die gesamte Polyimidoberfläche wird mit einem geeigneten aktivierbaren Material, zum Beispiel Platin, Palladium, Nickel und ähnlichen Materialien, aktiviert. Das bevorzugte Aktivierungsmaterial ist Palladium. Die europäische Patentanmeldung 89121299.5 (= EP-A-0374487) beschreibt elektrochemische und chemische Verfahren für die Aktivierung eines polymeren Materials, insbesondere eines Polyimidmaterials, mit einem Aktivierungsmaterial, wie zum Beispiel Palladium. Der Prozeß gemäß dieser Anmeldung ist ein Verfahren für die Konditionierung von mindestens einer Fläche eines organischen polymeren Materials, das in der Lage ist, Elektronen und Gegenionen auf eine reversible Weise zu transportieren. Der Prozeß umfaßt die Lieferung von Elektronen an Redoxstellen, d.h. Stellen, an denen eine Reduktion und Oxidation möglich ist, des polymeren Materials mit gleichzeitiger Aufnahme von Gegenionen aus dem Elektrolyten. Das reduzierte polymere Material wird dann mit einer Lösung in Kontakt gebracht, die Kationen eines Metalls enthält, die in das organische polymere Material diffundieren und mit dessen Redoxstellen in Kontakt kommen. Die Redoxstellen übertragen dadurch Elektronen zu den Kationen, die in energetischer Hinsicht so beschaffen sind, daß sie Elektronen von den Redoxstellen aufnehmen, wodurch das Kation zu Metallatomen im Nulloxidationszustand reduziert wird. Metall, das auf diese Weise abgeschieden worden ist, ermöglicht eine weitere Übertragung von Elektronen aus dem Polymer, was zu einer weiteren Metallabscheidung in der Nähe des vorher abgeschiedenen Metalls führt. Als nächstes wird ein zweites Metall aus einem stromlosen Abscheidungsbad auf das sich im Nulloxidationszustand befindende Metall abgeschieden.
- Die Elektronen werden entweder mit Hilfe einer Kathode in einem elektrochemischen Stromkreis zu den Redoxstellen des polymeren Materials befördert, wobei das Potential, das an die Kathode angelegt wird, dem Reduktionspotential des Polymers gleich oder ihm gegenüber negativ ist, oder vorzugsweise mit Hilfe eines Reduktionsmittels und einer Lösung, wobei das Oxidationspotential des Reduktionsmittels gegenüber dem Reduktionspotential des Polymers negativ ist. Als Alternative dazu können die Elektronen zu den Redoxstellen des Polymermaterials befördert werden, indem man das Polymermaterial mit Tetra-kis-(Dimethylamin)ethylen in Kontakt bringt. Das Reduktionsmittel kann in einer elektrisch geladenen oder neutralen Form vorliegen. In chemischer funktioneller Hinsicht muß das Polymer so beschaffen sein, daß sein Reduktionspotential bezüglich des Reduktionspotentials der Metallionen negativ ist. Ein geeignetes Reduktionsmittel für die Konditionierung der Polymeroberfläche ist ein Benzophenonradikal-Anion in Acetonitril, das Tetrabutylammonium-Fluoroborat als Elektrolyt enthält. Dies ist nur ein Beispiel und stellt keine Begrenzung dar. Weitere Beispiele finden sich in der Anmeldung von Viehbeck et al. Andere Aktivierungsverfahren, wie sie in diesem Fachgebiet allgemein bekannt sind, können ebenfalls benutzt werden.
- Mit Hilfe eines dem Fachmann im allgemeinen bekannten Verfahrens wird ein anderes Metall zur Bildung einer Galvanisierungsunterlage stromlos auf der Aktivierungsschicht abgeschieden. Metalle, wie beispielsweise Kupfer, Gold, Palladium, Silber, Nickel und dergleichen, können stromlos auf der Aktivierungsschicht abgeschieden werden. Die Dicke des stromlos abgeschiedenen Metalls reicht von ungefähr 0,05 um bis ungefähr 35 um, bevorzugt von ungefähr 0,1 um bis ungefähr 8 um, ganz besonders bevorzugt von ungefähr 0,1 um bis ungefähr 2 um.
- Nach dem Abscheiden der Galvanisierunterlage kann ein gewünschtes Muster erzeugt werden, indem man ein Fotoresist aufbringt, belichtet und entwickelt, bevor man ein Metall, wie beispielsweise Kupfer, Gold, Silber, Kobalt, Nickel und dergleichen, auf die ungeschützte, stromlos abgeschiedene Galvanisierunterlage galvanisch aufbringt, um Metalleitungen auf die ungeschützte Galvanisierunterlage auf zugalvanisieren. Die aufgalvanisierten Leitungen haben eine Dicke von ungefähr 12,7 um (0,5 Millizoll) bis ungefähr 254 um (10 Millizoll), bevorzugt von ungefähr 12,7 um (0,5 Millizoll) bis ungefähr 127 um (5 Millizoll), und ganz besonders bevorzugt ungefähr 25,4 um (1 Millizoll) bis ungefähr 76,2 um (3 Millizoll). Die aufgalvanisierten Leitungen bilden in FIG. 6 elektrische Leiter 90, die auf der Fläche 92 des dielektrischen Materials 87 angeordnet sind. Galvanisch aufgebrachtes Metall 83 bedeckt auch die Galvanisierunterlage, die auf der Polymerseitenwand 94 des Verbindungslochs 82 zur Bildung elektrisch leitender Kontaktlöcher 100 abgeschieden wurde. Die Metalleitung 102 wurde galvanisch auf die Galvanisierunterlage, die auf dem Aktivierungsmaterial in der Öffnung 88 des Polymermaterials 87 abgeschieden wurde, aufgebracht um eine elektrische Verbindung zum Kern 80 herzustellen, wie dies in FIG. 6 gezeigt wird.
- Das überschüssige Galvanisierfotoresist wird mit Hilfe eines dem Fachmann im allgemeinen bekannten Verfahrens entfernt. Die überschüssige Galvanisierunterlage und das überschüssige Aktivierungsmaterial, das sich nicht unter einem galvanisch abgeschiedenen Leiter, wie beispielsweise 90, 83 und 102, befindet, wird durch Verfahren entfernt, die dem Fachgmann im allgemeinen bekannt sind. Wenn es sich bei der Galvanisierunterlage um Kupfer handelt, kann die Galvanisierunterlage durch Kupferätzmittel, wie zum Beispiel Ammoniumpersulfat oder Eisen(III)-chlorid, entfernt werden. Das überschüssige Aktivierungsmaterial, zum Beispiel Palladium, diffundiert stark und braucht nicht entfernt zu werden, kann aber mit Nitrosäure entfernt werden, wenn dies gewünscht wird. Es handelt sich hierbei nur um Beispiele, die nicht als Einschränkung zu verstehen sind. Die obigen Schritte werden für jedes Substrat wiederholt, das benutzt wird, um die Struktur von FIG. 1 und FIG. 2 herzustellen. Wenn das Substrat nicht elektrisch mit dem Kern 80 verbunden werden muß, kann die erste Abscheidung des resistähnlichen Materials weggelassen werden, da keine Öffnung, wie beispielsweise 88, im Polymermaterial 87 benötigt wird. Jedes Substrat kann jetzt vor dem Einbau in die Struktur von FIG. 1 und FIG. 2 physisch und elektrisch geprüft werden.
- In einem Ausführungsbeispiel der Struktur von FIG. 1 und FIG. 2 werden die Substrate 104 und 106 von FIG. 7 durch Lötmittelkügelchen 108 elektrisch und physisch miteinander verbunden, wie dies in FIG. 7 gezeigt wird. Die Lötmittelkügelchen haben einen Durchmesser von ungefähr 25,4 um (1 Millizoll) bis ungefähr 254 um (10 Millizoll), bevorzugt von ungefähr 50,8 um (2 Millizoll) bis ungefähr 203 um (8 Millizoll), ganz besonders bevorzugt ungefähr 76,2 um (3 Millizoll) bis ungefähr 203 um (8 Millizoll). Der Abstand zwischen benachbarten Substraten 104 und 106 entspricht ungefähr dem Durchmesser des benutzten Lötmittelkügelchens.
- Das Verfahren für das elektrischen Verbinden des Substrats 104 und 106 mit Hilfe von Lötmittelkügelchen ist auf dem Gebiet der das Aufschmelzlöten anwendenden Controlled Collapse Chip Connection-Technologie (C-4) allgemein bekannt. US-A-3 401 126 und US-A-3 429 040 beschreiben ausführlich das Controlled Collapse Chip Connection-Verfahren, bei dem ein Halbleiterchip mit der Vorderseite nach unten auf einen Träger gebondet wird. Das in diesen Patenten beschriebene Verfahren kann direkt dazu verwendet werden, die Substrate 104 und 106 elektrisch miteinander zu verbinden. Im allgemeinen wird in diesen Patenten beschrieben, wie ein unter Druck verformbarer Kontakt aus metallischem Lötmittel an der Kontaktstelle des Halbleiterbauelements und an den mit Lötmittel verbindbaren Stellen an den Leitern des Chipträgers gebildet wird. Die mit Lötmittel verbindbaren Stellen des Bauelementträgers sind von nicht lötbaren Barrieren umgeben, so daß, wenn das Lötmittel auf den Halbleiterbauelement-Kontaktstellen schmilzt, die Oberflächenspannung das Halbleiterbauelement in der über dem Träger hängenden Stellung hält.
- Die Fläche 110 des Leitermusters 114 auf dem Substrat 104, an das das Lötmittelkügelchen 108 elektrisch angeschlossen wird, wird aus einem mit Lötmittel benetzbaren Material, wie beispielsweise Gold, Silber, Nickel, Kobalt und Kupfer, gebildet. Die Fläche 112 des Leitermusters 116 auf dem Substrat 106, das mit dem Lötmittelkügelchen 108 verbunden wird, wird auch aus der gleichen Art von mit Lötmittel benetzbaren Materialien gebildet. Die Fläche der Leitermuster 114 und 106, die die Zone 110 bzw. 112 umgeben, mit der das Lötmittelkügelchen 108 verbunden wird, wird aus einem nicht mit Lötmittel benetzbaren Material, zum Beispiel Oxiden des mit Lötmittel benetzbaren Materials, gebildet. Wenn das Lötmittelkügelchen geschmolzen wird, um eine elektrische Verbindung zu den Zonen 110 und 112 herzustellen, sammelt sich das Lötmittelkügelchen auf den mit Lötmittel benetzbaren Flächen 110 und 112 an, ergießt sich aber nicht auf die nicht mit Lötmittel benetzbaren Zonen, die 110 und 112 umgeben, wodurch die im allgemeinen kugelförmige Gestalt des geschmolzenen Lötmittelkügelchens beibehalten wird. Ein drittes Substrat der in FIG. 6 gezeigten Art kann mit Hilfe von Lötmittelkügelchen auf die Flache 122 oder Fläche 124 der in FIG. 7 gezeigten Struktur montiert werden. Eine beliebige Anzahl von Substraten kann elektrisch und physisch miteinander verbunden werden, um eine Mehrsubstratstruktur zu bilden, wie sie in FIG 1 und FIG. 2 gezeigt wird. Da sich das Lötmittelkügelchen, wenn es geschmolzen ist, auf den mit Lötmittel benetzbaren Flächen 110 und 112 ansammelt und eine im allgemeinen kugelförmige Form beibehält, werden die Substrate 104 und 106 physisch voneinander getrennt, so daß zwischen den Substraten 104 und 106 eine Lücke 118 entsteht.
- FIG. 8 zeigt eine Leiterplattenstruktur mit zwei Substraten 140 und 142, die physisch und elektrisch miteinander verbunden sind. Substrat 140 hat einen thermisch und/oder elektrisch leitenden Kern 144. Substrat 140 hat eine Hauptfläche 146 und eine Hauptfläche 148. Substrat 142 hat einen thermisch und/oder elektrisch leitenden Kern 150 und eine Hauptfläche 152 und eine Hauptfläche 154. Die Hauptfläche 148 des Substrats 140 ist physisch an der Hauptfläche 154 des Substrats 142 befestigt. Die Hauptfläche 148 kann durch einen Klebstoff, wie zum Beispiel ein Polyimid, zum Beispiel Rogers Durimid (Warenzeichen der Rogers Corp.), physisch an der Hauptfläche 154 befestigt werden. Ein Klebstoff ist nicht erforderlich, wenn die Flächen 148 und 154 direkt aneinander haften. Der Kern 144 des Substrats 140 ist mit einem dielektrischen Material 156 überzogen. Das Substrat 142 ist mit einem ähnlichen dielektrischen Material 158 überzogen. Das dielektrische Material kann ein Keramikmaterial oder ein polymeres Material sein, bevorzugt ein polymeres Material, ganz besonders bevorzugt ein Polyimidmaterial. Das Substrat 140 hat eine Vielzahl von Verbindungslöchern 162, 164 und 200. Das Substrat 142 hat eine Vielzahl von Verbindungslöchern 168 und 170. Die Verbindungslochkombination in den Substraten 140 und 142 von FIG. 8 stellt nur ein Beispiel dar und hat keinen einschränkenden Charakter. Die Seitenwände der Verbindungslöcher sind mit einem leitenden Material 172 überzogen. Das Verbindungsloch 162 in dem Substrat 140 ist bezüglich des Verbindungslochs 168 im Substrat 142 axial ausgerichtet, so daß sich ein Verbindungsloch 182 durch die Struktur von FIG. 8 ergibt. In dem Verbindungsloch 162 ist die Seitenwand mit einem dielektrischen Material 178 überzogen. In dem Verbindungsloch 168 ist die Seitenwand mit einem dielektrischen Material 180 überzogen. Bei den dielektrischen Materialien 178 und 180 handelt es sich um das gleiche Material wie beim dielektrischen Material 156. Auf die dielektrischen Überzüge 178 und 180 ist ein leitendes Material 172 aufgebracht worden, um ein Kontaktloch zu bilden, das das leitende Leitungsmuster 174 auf der Fläche 146 elektrisch mit dem leitenden Leitungsmuster 176 auf der Fläche 152 verbindet. Deshalb wird das Kontaktloch 182, das durch die Verbindungslöcher 162 und 168 gebildet wird, elektrisch gegenüber dem leitenden Kern 144 des Substrats 140 und dem leitenden Kern 150 des Substrats 142 isoliert.
- Das Kontaktloch 184 ist in seinem Aufbau dem Kontaktloch 182 ähnlich, mit diesem jedoch nicht identisch. Das Verbindungsloch 170 des Substrats 142 ist bezüglich des Verbindungslochs 164 des Substrats 140 axial ausgerichtet. Dielektrisches Material 190, bei dem es sich um das gleiche wie beim dielektrischen Material 156 handelt, überzieht die Seitenwand des Verbindungslochs 164. Die Seitenwand 192 des Verbindungslochs 170 im Substrat 142 ist nicht mit einem dielektrischen Material überzogen. Elektrisch leitendes Material 194 überzieht die Seitenwand 191, die die aus dielektrischem Material bestehende Fläche 190 des Verbindungslochs 164 darstellt. Elektrisch leitendes Material 194 liegt direkt auf dem elektrisch leitenden Kern 150 des Substrats 142 und Verbindungslochs 184, da der leitende Kern im Verbindungsloch 184 nicht mit einem dielektrischen Material überzogen ist. Elektrisch leitendes Material 194 wird elektrisch mit dem elektrisch leitenden Material 196 auf der Fläche 146 auf dem Substrat 140 verbunden und wird elektrisch mit dem elektrisch leitenden Material 198 auf der Fläche 152 des Substrats 142 verbunden. Das elektrisch leitende Material 194 bildet daher ein elektrisch leitendes Kontaktloch zwischen dem Leiter 196 und dem Leiter 198 und auch eine elektrische Verbindung zu dem elektrisch leitenden Kern 150 des Substrats 142.
- Die elektrisch leitenden Kontaktlöcher können die Leitermuster auf den äußeren Flächen 146 und 152 und die leitenden Kerne jedes Substrats elektrisch verbinden. Der Kern eines Substrats kann mit einem oder mehreren Kernen anderer Substrate verbunden werden. Das Leitermuster auf einer äußeren Hauptfläche kann mit einem oder mehreren Kernen verbunden werden. Die Leitermuster auf den äußeren Hauptflächen können verbunden werden.
- Das Verbindungsloch 200 in dem Substrat 140 ist nicht bezüglich eines Verbindungslochs in dem Substrat 142 axial ausgerichtet. Der Teil des Verbindungslochs 200, der durch den elektrisch leitenden Kern 144 des Substrats 140 hindurchführt, ist nicht mit einem dielektrischen Material überzogen. Die Seitenwand 202 des Verbindungslochs 200 ist mit einem elektrischen Leiter 204 überzogen, der elektrisch mit dem elektrischen Leiter 206 auf der Fläche 146 verbunden ist. Der elektrische Leiter 204 und das Verbindungsloch 200 bilden daher ein elektrisch leitendes Kontaktloch, das den Leiter 206 elektrisch mit dem Kern 144 verbindet.
- Ein elektronisches Baulement kann auf die Fläche 146 oder die Fläche 152 der Struktur von FIG. 8 in ähnlicher Weise montiert werden, wie das elektronische Bauelement auf die Fläche 16 der Struktur von FIG. 2 montiert worden ist. Elektrisch leitende Kerne 144 und 150 können als Masse- und Stromversorgungsebene für die Struktur von FIG. 8 wirken. Thermisch leitende Kerne liefern eine Wärmesenke für die Ableitung der Energie, die durch das elektronische Bauelement erzeugt wird. Obwohl die Struktur von FIG. 8 zwei Substrate 140 und 142 zeigt, die die Struktur von FIG. 8 bilden, ist dem Fachmann auf diesem Gebiet bekannt, daß eine beliebige Anzahl von Substraten zur Herstellung einer mehrlagigen Substratstruktur gemäß FIG. 8 verwendet werden kann, indem man die Substrate so zwischen den Substraten 140 und 142 von FIG. 8 anordnet, wie dies in FIG. 5 gezeigt wird.
- Jedes Substrat der Struktur von FIG. 8 kann auf ähnliche Weise wie die Substrate von FIG. 1 und FIG. 2 hergestellt werden. Die Prozeßschritte, wie sie in bezug auf FIG. 4, FIG. 5 und FIG. 6 gezeigt und beschrieben wurden, sind die gleichen, außer daß keine Resistschritte erforderlich sind, um einen Kontakt zu den Kernen in den Verbindungslöchern herzustellen.
- Die Strukturen von FIG. 1 und FIG. 8 können kombiniert werden. Eines oder mehrere der Substrate 4, 6, 8 und 10 von FIG. 1 können durch die Struktur von FIG. 8 ersetzt werden, die eine Baugruppe aus Substraten darstellt, die nicht räumlich voneinander getrennt sind. Die sich ergebende Struktur enthält eine Vielzahl von Baugruppen, von denen jede mindestens ein Substrat mit einer Vielzahl von Verbindern aufweist, die die Baugruppen elektrisch miteinander verbinden und räumlich trennen.
- Was FIG. 10 betrifft, so ist der elektrisch leitende Kern 210 mit dielektrischem Material überzogen. Die Seitenwand 214 des Verbindungslochs 216 ist mit einem dielektrischem Material 218 überzogen. Um ein Verbindungsloch zu bilden, das keine Seitenwand hat, die mit einem dielektrischem Material überzogen ist, wird das Verbindungsloch in das Substrat 222 von FIG. 9 gestanzt, geatzt oder gebohrt, nachdem auf den Kern 210 polymeres Material abgeschieden worden ist. Diese Art von Verbindungsloch wird unter der Bezugszeichen 221 in FIG. 9 gezeigt. Danach ist der Metallisierungsprozeß, der benutzt wird, um das leitende Material zu bilden, das die Seitenwand der Verbindungslöcher überzieht, um entweder im dielektrisch überzogenen Verbindungsloch 216 oder im mit einem nichtdielektrischen Material überzogenen Verbindungsloch 221 leitende Kontaktlöcher zu bilden, der gleiche, wie er anhand von FIG. 6 beschrieben und gezeigt worden ist. Der Kern besteht vorzugsweise aus einem Material wie Kupfer, Gold, Silber, Kobalt und anderen Materialien, die eine Galvanisierunterlage bilden. Das bevorzugte Material ist Kupfer.
- Um die Struktur von FIG. 8 herzustellen, werden die einzelnen Substrate, wie in FIG. 9 gezeigt wird, so angeordnet, daß die Hauptseite eines Substrats der Hauptseite des benachbarten Substrats gegenüberliegt, wobei die entsprechenden Verbindungslöcher axial ausgerichtet sind. Danach werden die Metallisierungsprozesse durchgeführt, um das leitende Kontaktlochmaterial und das leitende Material auf den Hauptflächen 146 und 152 von FIG. 8 zu bilden.
- Ein alternatives Verfahren für das Aufbringen eines Dielektrikums auf die Seitenwand eines Verbindungslochs in einem Substrat umfaßt das Abscheiden eines flüssigen polymeren Materials auf beide Hauptflächen eines leitenden Kerns. Das polymere Material kann aufgebracht werden, indem das flüssige Polymer mit Hilfe des Walzenbeschichtungsverfahrens auf den leitenden Kern aufgebracht wird. Dies ist ein in diesem Fachgebiet häufig eingesetztes Verfahren. Danach wird ein Verbindungsloch durch das polymere Material und den leitenden Kern gestanzt, gebohrt oder geätzt. Der leitende Kern mit dem Verbindungsloch wird dann anschließend in eine verdünnte Lösung aus dem polymeren Material getaucht, um auf der Seitenwand des Verbindungslochs einen aus dem dielektrischen Material bestehenden Überzug abzuscheiden. Als nächstes wird das Substrat in das flüssige Polymer eingetaucht, um eine Zunahme der Dicke des dielektrischen Seitenwandmaterials zu erreichen. Das flüssige polymere Material wird dann gehärtet, oder das flüssige polymere Material kann nach jedem Eintauchen in die verdünnte flüssige polymere Lösung gehärtet werden. Um das Anhaften des flüssigen polymeren Materials an der Seitenwand des Verbindungslochs zu erhöhen, kann der leitende Kern hinterätzt werden, wie dies in FIG. 10 gezeigt wird, damit sich ein Überhang an polymerem Material 230 auf jeder Seite des Verbindungslochs ergibt. Der Überhang ist der Deutlichkeit halber übertrieben dargestellt worden. Durch den Überhang wird ein Spalt 232 gebildet, der das flüssige polymere Material zurückhält, wenn das Substrat 234 in die verdünnte Lösung des flüssigen polymeren Materials getaucht wird. Dies führt zu einer gleichmäßigeren Dicke der Seitenwand. Durch den Spalt und den Überhang braucht das Substrat 234 nicht so oft in die flüssige polymere Lösung getaucht zu werden. Zu den flüssigen polymeren Lösungen zählen beispielsweise die Pyralin -Polyimidvorläuferlösungen von Dupont, die Probimide -Lösungen von Ciba-Geigy und die National Starch und Chemical Thermid-Lösungen. Diese Lösungen können mit geeigneten Lösungsmitteln, wie zum Beispiel N-Methylpyrrolidinon, Dimethylacetamid oder Diethylenglycol-Dimethylether auf geeignete Konzentrationen verdünnt werden. Geeignete Konzentrationen reichen von ungefähr 1 Gew.-% bis ungefähr 25 Gew.-% Polymer, vorzugsweise von ungefähr 3 % bis ungefähr 15 %.
- Elektrisch leitende Kontaktlöcher des Typs 200 in FIG. 8 für das Herstellen einer elektrischen Verbindung mit einem elektrisch leitenden Kern können in den Strukturen von FIG. 1 und FIG. 2 benutzt werden.
- Ein weiteres alternatives Verfahren für das Aufbringen eines dielektrischen Materials auf der Seitenwand eines Verbindungslochs in einem Substrat wird in EP-A-0393381 beschrieben, die der am 17. April 1989 eingereichten US-Patentanmeldung 339557 entspricht.
- In dieser Anmeldung wird ein Verfahren zum Pressen eines Materials in ein Verbindungsloch oder Blindloch in einem Substrat beschrieben. Das Material wird auf die Oberfläche des Substrats aufgebracht. Es wird für eine Umgebung gesorgt, die es ermöglicht, daß das Material fließt, indem das Material zum Beispiel auf die Glasübergangstemperatur oder darüber hinaus erwärmt wird. Dann wird das Material unter Druck gesetzt, der bewirkt, daß es fließt, wobei zuerst die Seitenwand des Lochs überzogen wird, und bei weiterer Druckanwendung fließt das Material, um das Loch vollständig auszufüllen. Das sich ergebende Substrat kann eine im wesentlichen ebene Fläche mit Löchern haben, deren Umfang mit dem Material beschichtet ist oder die vollständig mit dem Material gefüllt sind. Das Material ist vorzugsweise ein thermoplastisches polymeres Material, wie zum Beispiel Polyimid und ein perfluoriniertes Polymer.
- Ein Substrat 80, wie es in FIG. 3 gezeigt wird, wird auf beiden Seiten mit einer dielektrischen Schicht, wie zum Beispiel Pyralin PI 2525 von DuPont, einem thermoplastischen Polymer, überzogen. Ein Verbindungsloch, wie das unter Bezugszeichen 221 von FIG. 9 gezeigte. Wenn das Loch gestanzt wird, kann das Substratmaterial in der Bewegungsrichtung des Lochstempels verschmiert werden. Das verschmierte Material kann durch Ätzen entfernt werden, wobei das Polymer über dem Verbindungsloch im Substrat einen Überhang bildet, wie dies in FIG. 10 gezeigt wird. Das Substrat wird dann zwischen zwei Platten gelegt, das Polymer wird auf die Glasübergangstemperatur oder darüber hinaus erwärmt, und die Platten werden zusammengedrückt, wodurch ein Druck auf die Polymerschicht ausgeübt wird, der sie in das Verbindungsloch drückt. Das Polymer überzieht zuerst die Seitenwand, wie dies in der Anmeldung '557 ausführlich beschrieben worden ist. Nach einer ausreichend langen Zeit ist das Verbindungsloch vollständig gefüllt. Ein Verbindungsloch mit einem dielektrischen Überzug kann gebildet werden, indem man entweder den Druck wegnimmt, wenn die Seitenwand überzogen ist, oder indem man mit Hilfe der gleichen Verfahren, wie sie vorstehend aufgeführt sind, ein durch das Polymer, das das Verbindungsloch in dem Substrat ausfüllt, führendes Loch erzeugt. Nachstehend werden Beispiele für die Verwendung dieses Verfahrens zur Beschichtung der Seitenwand eines Verbindungslochs und zum Ausfüllen eines Verbindungslochs aufgeführt. Diese Beispiele werden nicht als Ausführungsbeispiele der Erfindung vorgestellt, sondern sollen der Verständlichkeit der Erfindung förderlich sein.
- Pyralin PI 2525 von DuPont, ein thermoplastisches Polyimid, wurde durch Tauchbeschichtung auf eine 72,6 um (0,003 Zoll) dicke Kupferfolie aufgebracht. Bei jedem Eintauchen nimmt die Polymerdicke um ungefähr 12,7 um (0,0005 Zoll) zu. Der Eintauchvorgang wurde mehrmals wiederholt, um eine Polymerenddicke von 25,4 um (0,001 Zoll) bzw. 50,8 um (0,002 Zoll) auf beiden Seiten der Kupferfolie zu erreichen. Beide Proben wurden zwischen jeder Tauchbeschichtung und nach der Fertigstellung des letzten Überzugs 5 Minuten lang bei 200 ºC getrocknet. Verbindungslöcher mit einem Durchmesser von 127 um (0,005 Zoll) wurden mechanisch durch jede Probe gestanzt. Sie legten den Kupferkern im Inneren des Verbindungslochs frei. Der Kupferkern wurde hinterätzt, indem die Probe 4 Minuten lang bei 50 ºC in Eisen(III)-chlorid getaucht wurde. Die Proben wurden dann gründlich mit entionisiertem Wasser abgespült und danach getrocknet. Die Proben wurden auf über Tg 310 ºC erwärmt und zwischen zwei Platten gepreßt. Bei den Proben mit einer Polymerdicke von 25,4 um (0,001 Zoll) wurde 15 Sekunden lang bei 350 ºC ein Druck von 34,5 MPa (5000 psi) ausgeübt. Bei den Proben mit einer Polymerdicke von 50,8 (0,002 Zoll) wurde 10 Sekunden lang bei 340 ºC ein Druck von 34,5 MPa (5000 psi) ausgeübt.
- Durch Tauchbeschichtung ist Säurepolyamid 5811D, das von DuPont hergestellt wird und ein BPDA-PDA-Polyimidvorläufer ist, auf einen eine Unze schweren, vorgestanzten Kupfer-Invar-Kupferkern aufzubringen. Der Kern hat eine gesputterte Chromoberfläche. Der überzogene Kern wird bei 85 ºC eine Stunde lang getrocknet. Der Kern wird dann bei 125 ºC 45 Minuten lang mit einem Druck von 5,17 MPa (750 psi) gepreßt und dann bei 250 ºC eine Stunde lang mit einem Druck von 5,17 MPa (750 PSI) gepreßt, um die gestanzten Löcher mit dem Polymer zu füllen.
- Zusammenfassend kann gesagt werden, daß hier eine Mehrschichtstruktur beschrieben wird, die auf nutzbringende Weise als elektronische Leiterplatte verwendet werden kann, um auf ihr elektronische Bauelemente zu montieren. Die elektronische Leiterplatte wird aus einer Vielzahl von Substraten hergestellt, von denen jedes einen elektrischen und/oder thermisch leitenden Kern hat, der von einer dünneren Schicht aus dielektrischem Material umgeben ist. In einem Ausführungsbeispiel werden die Substrate durch unter Druck verformbare Verbinder, die die Substrate räumlich voneinander trennen, elektrisch miteinander verbunden, wodurch ein Zwischenraum entsteht, durch den ein als Kühlmittel dienendes Fluid fließen kann, um Wärme abzuführen, die durch das elektronische Bauelement in der Struktur erzeugt wird. In einem anderen Ausführungsbeispiel gibt es Substrate mit zwei Kernen, die aneinander gelegt werden, wobei diese elektrisch leitendenden Kerne der Struktur Stabilität verleihen und Masse- und Stromversorgungsebenen liefern. In einem anderen Ausführungsbeispiel wird eine Vielzahl von Baugruppen durch eine Vielzahl von unter Druck verformbaren Verbindern elektrisch miteinander verbunden und räumlich getrennt. Die Baugruppen können mehr als ein aneinander gelegtes Substrat haben.
Claims (17)
1. Mehrschichtleiterplattenstruktur mit:
einer Vielzahl von Substraten (4, 6, 8, 10), von denen
jedes eine erste (18, 22, 26, 30) und eine zweite (20, 24,
28, 32) Hauptfläche hat;
wobei jedes der Substrate mindestens einen leitenden Kern
(12) hat, wobei mindestens ein Teil des mindestens einen
Kerns mit einem dielektrischen Material (13) überzogen
ist;
einem Leitermuster (34, 36, 44) auf mindestens einer der
Hauptflächen jedes der Substrate;
wobei das Leitermuster (36) auf einer Hauptfläche eines
der Vielzahl von Substraten einem Leitermuster (44) auf
einer Hauptfläche eines benachbarten Substrats
gegenüberliegt;
einer Vielzahl von unter Druck verformbaren Verbindern
(42), die aus Lötmittelkügelchen, leitenden
Epoxidharzformulierungen oder leitenden Elastomerformulierungen
gebildet werden, die zwischen den Hauptflächen der benachbarten
Substrate angeordnet sind und diese Hauptflächen
voneinander trennen; und
wobei die Vielzahl von unter Druck verformbaren
Verbindern, die einen Teil des Leitermusters (36) auf einer der
Hauptflächen elektrisch mit einem Teil des Leitermusters
(44) auf der Hauptfläche des benachbarten Substrats
verbinden.
2. Struktur nach Anspruch 1, bei der das Leitermuster des
Substrats elektrisch mit dem Kern des Substrats verbunden
ist.
3. Struktur nach Anspruch 1, bei der
jedes der Substrate zwei leitende Kerne (144, 150)
aufweist, wobei mindestens ein Teil der Kerne mit einem
dielektrischen Material (156, 158) überzogen ist, und der
dielektrische Überzug des ersten Kerns (144) dem
dielektrischen Überzug des benachbarten zweiten Kerns (150)
gegenüberliegt und an diesem haftet.
4. Struktur nach Anspruch 3, die weiterhin einen Klebstoff
zwischen den dielektrischen Flächen der benachbarten Kerne
umfaßt.
5. Struktur nach einem der vorstehenden Ansprüche, bei der
mindestens ein Kern (12) thermisch leitend ist und/oder
mindestens ein Kern elektrisch leitend ist.
6. Struktur nach Anspruch 5, bei der das Material des Kerns
aus einem oder mehreren der Materialien aus der Gruppe
bestehend aus Cu, Al, Cu-Invar-Cu, Mo und deren
Legierungen ausgewählt wird.
7. Struktur nach einem der vorstehenden Ansprüche, bei der
der Kern eine Dicke von 25,4 um (1 Millizoll) bis 1,016 mm
(40 Millizoll) hat.
8. Struktur nach einem der vorstehenden Ansprüche, die
weiterhin ein elektronisches Bauelement umfaßt, das auf der
Struktur elektrisch montiert, vorzugsweise in thermischem
Kontakt mit der Struktur montiert ist.
9. Struktur nach einem der vorstehenden Ansprüche, bei der
mindestens eines der Substrate mindenstens ein elektrisch
leitendes Kontaktloch (40, 162) hat, um eine elektrische
Verbindung zwischen der ersten und der zweiten Hauptfläche
herzustellen.
10. Struktur nach Anspruch 9, bei der mindestens eines der
elektrisch leitenden Kontaktlöcher gegenüber mindestens
einem Kern elektrisch isoliert ist, vorzugsweise aus einem
Verbindungsloch in mindestens einem der Substrate
gebildet, wobei ein elektrisch isolierendes Material entlang
des Umfangs des Verbindungslochs angebracht ist und ein
elektrisch leitendes Material darüber angebracht ist.
11. Struktur nach Anspruch 9 oder 10, bei der mindestens eines
der elektrisch leitenden Kontaktlöcher mit mindestens
einem Kern elektrisch verbunden ist, vorzugsweise aus einem
Verbindungsloch in dem Substrat gebildet, auf dem entlang
des Umfangs ein elektrisch leitendes Material angebracht
ist.
12. Struktur nach Anspruch 11, bei der das dielektrische
Material eine Dicke zwischen 2,54 um (0,1 Millizoll) und 254
iin (10 Millizoll) hat.
13. Struktur nach einem der vorstehenden Ansprüche, bei der
das dielektrische Material ein polymeres Material ist.
14. Struktur nach einem der vorstehenden Ansprüche, bei der
mindestens ein Verbinder aus der Vielzahl von Verbindern
(42) elektrisch mit mindestens einem Kern verbunden ist.
15. Struktur nach einem der vorstehenden Ansprüche, bei der
der Verbinder ein Lötmittelkügelchen mit einem Durchmesser
zwischen 50,8 um (2 Millizoll) und 508 um (20 Millizoll)
ist.
16. Struktur nach Anspruch 9, bei der das das Verbindungsloch
umgebende elektrisch leitende Material ein polymeres
Material ist.
17. Struktur nach einem der vorstehenden Ansprüche, bei der
das das Verbindungsloch umgebende elektrisch isolierende
Material ein polymeres Material ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US33933489A | 1989-04-17 | 1989-04-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69015878D1 DE69015878D1 (de) | 1995-02-23 |
DE69015878T2 true DE69015878T2 (de) | 1995-07-13 |
Family
ID=23328537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69015878T Expired - Fee Related DE69015878T2 (de) | 1989-04-17 | 1990-03-21 | Mehrschichtleiterplattenstruktur. |
Country Status (4)
Country | Link |
---|---|
US (1) | US5786986A (de) |
EP (1) | EP0399161B1 (de) |
JP (1) | JPH02288396A (de) |
DE (1) | DE69015878T2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004006533A1 (de) * | 2004-02-11 | 2005-09-01 | Conti Temic Microelectronic Gmbh | Elektrisch leitfähiger Kontaktstift zum Einpressen in eine Öffnung einer Leiterplatte sowie elektrische Baugruppe mit einem solchen Kontaktstift |
Families Citing this family (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69023382T2 (de) * | 1989-04-17 | 1996-06-20 | Ibm | Laminierungsverfahren zum Überdecken der Seitenwände einer Höhlung in einem Substrat sowie zur Füllung dieser Höhlung. |
US5153986A (en) * | 1991-07-17 | 1992-10-13 | International Business Machines | Method for fabricating metal core layers for a multi-layer circuit board |
DE4129835A1 (de) * | 1991-09-07 | 1993-03-11 | Bosch Gmbh Robert | Leistungselektroniksubstrat und verfahren zu dessen herstellung |
US5401838A (en) * | 1992-06-22 | 1995-03-28 | Eli Lilly And Company | Stereoselective fusion glycosylation process for preparing 2'-deoxy-2',2'-difluoronucleosides and 2'-deoxy-2'-fluoronucleosides |
FR2694139B1 (fr) * | 1992-07-21 | 1994-10-14 | Aerospatiale | Substrat d'interconnexion pour composants électroniques et son procédé de fabrication. |
JPH0828583B2 (ja) * | 1992-12-23 | 1996-03-21 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 多層プリント回路基板およびその製作方法、およびボール・ディスペンサ |
US5741729A (en) * | 1994-07-11 | 1998-04-21 | Sun Microsystems, Inc. | Ball grid array package for an integrated circuit |
US5745333A (en) * | 1994-11-21 | 1998-04-28 | International Business Machines Corporation | Laminar stackable circuit board structure with capacitor |
EP0713358A3 (de) * | 1994-11-21 | 1997-11-05 | International Business Machines Corporation | Leiterplatte |
KR0156622B1 (ko) * | 1995-04-27 | 1998-10-15 | 문정환 | 반도체 패키지,리드프레임 및 제조방법 |
JPH0964244A (ja) * | 1995-08-17 | 1997-03-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
US5691567A (en) * | 1995-09-19 | 1997-11-25 | National Semiconductor Corporation | Structure for attaching a lead frame to a heat spreader/heat slug structure |
US6061251A (en) * | 1997-09-08 | 2000-05-09 | Hewlett-Packard Company | Lead-frame based vertical interconnect package |
JP2993494B1 (ja) * | 1998-06-05 | 1999-12-20 | 株式会社移動体通信先端技術研究所 | 超伝導回路の実装構造 |
JPH11354684A (ja) * | 1998-06-09 | 1999-12-24 | Nitto Denko Corp | 低熱膨張配線基板および多層配線基板 |
US6492201B1 (en) * | 1998-07-10 | 2002-12-10 | Tessera, Inc. | Forming microelectronic connection components by electrophoretic deposition |
US6154370A (en) * | 1998-07-21 | 2000-11-28 | Lucent Technologies Inc. | Recessed flip-chip package |
DE19950026B4 (de) * | 1999-10-09 | 2010-11-11 | Robert Bosch Gmbh | Leistungshalbleitermodul |
WO2001056047A1 (fr) * | 2000-01-28 | 2001-08-02 | Tdk Corporation | Reseau conducteur integre a une carte multicouche, carte multicouche a reseau conducteur integre et procede de fabrication de carte multicouche |
US6734539B2 (en) * | 2000-12-27 | 2004-05-11 | Lucent Technologies Inc. | Stacked module package |
US6707145B2 (en) * | 2000-12-29 | 2004-03-16 | Intel Corporation | Efficient multiple power and ground distribution of SMT IC packages |
US6653572B2 (en) | 2001-02-07 | 2003-11-25 | The Furukawa Electric Co., Ltd. | Multilayer circuit board |
US7152315B1 (en) | 2001-03-20 | 2006-12-26 | Visteon Global Technologies, Inc. | Method of making a printed circuit board |
JP4605930B2 (ja) * | 2001-03-29 | 2011-01-05 | 京セラ株式会社 | 高周波半導体素子収納用パッケージ |
JP2003031719A (ja) * | 2001-07-16 | 2003-01-31 | Shinko Electric Ind Co Ltd | 半導体パッケージ及びその製造方法並びに半導体装置 |
US7754976B2 (en) * | 2002-04-15 | 2010-07-13 | Hamilton Sundstrand Corporation | Compact circuit carrier package |
US7408258B2 (en) * | 2003-08-20 | 2008-08-05 | Salmon Technologies, Llc | Interconnection circuit and electronic module utilizing same |
JP4448702B2 (ja) * | 2004-01-30 | 2010-04-14 | 日東電工株式会社 | 回路付サスペンション基板の製造方法 |
US20050184376A1 (en) * | 2004-02-19 | 2005-08-25 | Salmon Peter C. | System in package |
US7427809B2 (en) * | 2004-12-16 | 2008-09-23 | Salmon Technologies, Llc | Repairable three-dimensional semiconductor subsystem |
US20070007983A1 (en) * | 2005-01-06 | 2007-01-11 | Salmon Peter C | Semiconductor wafer tester |
US20070023923A1 (en) * | 2005-08-01 | 2007-02-01 | Salmon Peter C | Flip chip interface including a mixed array of heat bumps and signal bumps |
US20070023889A1 (en) * | 2005-08-01 | 2007-02-01 | Salmon Peter C | Copper substrate with feedthroughs and interconnection circuits |
US20070023904A1 (en) * | 2005-08-01 | 2007-02-01 | Salmon Peter C | Electro-optic interconnection apparatus and method |
US7586747B2 (en) * | 2005-08-01 | 2009-09-08 | Salmon Technologies, Llc. | Scalable subsystem architecture having integrated cooling channels |
US7765691B2 (en) | 2005-12-28 | 2010-08-03 | Intel Corporation | Method and apparatus for a printed circuit board using laser assisted metallization and patterning of a substrate |
US7304860B2 (en) * | 2006-01-17 | 2007-12-04 | Huo-Lu Tsai | Printed circuit board with thin film switches for a keyboard |
US7280369B2 (en) * | 2006-01-17 | 2007-10-09 | Huo-Lu Tsai | Multi-layer printed circuit board for a keyboard |
DE102006004322A1 (de) * | 2006-01-31 | 2007-08-16 | Häusermann GmbH | Leiterplatte mit zusätzlichen funktionalen Elementen sowie Herstellverfahren und Anwendung |
US7629680B2 (en) * | 2006-03-22 | 2009-12-08 | Intel Corporation | Direct power delivery into an electronic package |
US7557049B2 (en) * | 2006-10-30 | 2009-07-07 | Nitto Denko Corporation | Producing method of wired circuit board |
TWI342172B (en) * | 2007-01-02 | 2011-05-11 | Advanced Semiconductor Eng | Circuit board and method for manufacturing the same |
TW200833202A (en) * | 2007-01-26 | 2008-08-01 | Advanced Semiconductor Eng | Method for manufacturing a circuit board |
US7800916B2 (en) * | 2007-04-09 | 2010-09-21 | Endicott Interconnect Technologies, Inc. | Circuitized substrate with internal stacked semiconductor chips, method of making same, electrical assembly utilizing same and information handling system utilizing same |
US8498125B2 (en) * | 2008-06-09 | 2013-07-30 | Schlumberger Technology Corporation | Instrumentation package in a downhole tool string component |
KR20100125805A (ko) * | 2009-05-21 | 2010-12-01 | 삼성전기주식회사 | 방열기판 및 그 제조방법 |
KR101077359B1 (ko) * | 2009-09-23 | 2011-10-26 | 삼성전기주식회사 | 방열회로기판 및 그 제조방법 |
WO2011140438A2 (en) * | 2010-05-07 | 2011-11-10 | Amphenol Corporation | High performance cable connector |
FR2969897B1 (fr) * | 2010-12-23 | 2013-02-08 | Thales Sa | Circuit imprime multicouches et procede d'etablissement d'interconnexions dans ledit circuit |
US9084382B2 (en) * | 2012-10-18 | 2015-07-14 | Infineon Technologies Austria Ag | Method of embedding an electronic component into an aperture of a substrate |
DE102016125348B4 (de) * | 2016-12-22 | 2020-06-25 | Rogers Germany Gmbh | Trägersubstrat für elektrische Bauteile und Verfahren zur Herstellung eines Trägersubstrats |
CN208862209U (zh) | 2018-09-26 | 2019-05-14 | 安费诺东亚电子科技(深圳)有限公司 | 一种连接器及其应用的pcb板 |
EP3868183A1 (de) * | 2018-10-17 | 2021-08-25 | Lumileds Holding B.V. | Schaltungsanordnung |
US10555424B1 (en) * | 2019-02-26 | 2020-02-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Circuit board, semiconductor device including the same, and manufacturing method thereof |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3165672A (en) * | 1959-06-15 | 1965-01-12 | Burroughs Corp | Printed circuit baseboard |
US3436819A (en) * | 1965-09-22 | 1969-04-08 | Litton Systems Inc | Multilayer laminate |
GB1136753A (en) * | 1965-10-26 | 1968-12-18 | English Electric Computers Ltd | Improvements relating to electrical connecting arrangements |
US3606677A (en) * | 1967-12-26 | 1971-09-21 | Rca Corp | Multilayer circuit board techniques |
US3514538A (en) * | 1968-11-01 | 1970-05-26 | Intern Electronics Research Co | Thermal dissipating metal core printed circuit board |
US3705332A (en) * | 1970-06-25 | 1972-12-05 | Howard L Parks | Electrical circuit packaging structure and method of fabrication thereof |
US3795047A (en) * | 1972-06-15 | 1974-03-05 | Ibm | Electrical interconnect structuring for laminate assemblies and fabricating methods therefor |
AT332926B (de) * | 1973-02-21 | 1976-10-25 | Electrovac | Anordnung zur verbindung von einander gegenuberliegenden elektrischen leitern und verfahren zu deren herstellung |
US4076356A (en) * | 1976-10-18 | 1978-02-28 | Bell Telephone Laboratories, Incorporated | Interconnection pin for multilayer printed circuit boards |
US4249302A (en) * | 1978-12-28 | 1981-02-10 | Ncr Corporation | Multilayer printed circuit board |
US4283754A (en) * | 1979-03-26 | 1981-08-11 | Bunker Ramo Corporation | Cooling system for multiwafer high density circuit |
JPS55156395A (en) * | 1979-05-24 | 1980-12-05 | Fujitsu Ltd | Method of fabricating hollow multilayer printed board |
JPS5828759B2 (ja) * | 1979-08-22 | 1983-06-17 | 富士通株式会社 | 多層プリント板 |
JPS5650598A (en) * | 1979-10-01 | 1981-05-07 | Hitachi Ltd | Multilayer board connected with molten solder |
US4496793A (en) * | 1980-06-25 | 1985-01-29 | General Electric Company | Multi-layer metal core circuit board laminate with a controlled thermal coefficient of expansion |
JPS58143559A (ja) * | 1982-02-19 | 1983-08-26 | Matsushita Electric Ind Co Ltd | 多層構造半導体集積回路装置およびその製造方法 |
JPS598396A (ja) * | 1982-07-07 | 1984-01-17 | 株式会社日立製作所 | 多層配線基板 |
DE3301197A1 (de) * | 1983-01-15 | 1984-07-19 | Akzo Gmbh, 5600 Wuppertal | Polyimid-laminate mit hoher schaelfestigkeit |
GB2137422B (en) * | 1983-03-30 | 1986-10-29 | Ferranti Plc | Printed circuit board |
US4739448A (en) * | 1984-06-25 | 1988-04-19 | Magnavox Government And Industrial Electronics Company | Microwave multiport multilayered integrated circuit chip carrier |
DE3429588A1 (de) * | 1984-08-10 | 1986-02-13 | Endress U. Hauser Gmbh U. Co, 7867 Maulburg | Ueberzug zur elektrischen isolierung von metallsubstraten und verfahren zu seiner herstellung |
JPS6158297A (ja) * | 1984-08-29 | 1986-03-25 | 沖電気工業株式会社 | 多層印刷配線板 |
US4591220A (en) * | 1984-10-12 | 1986-05-27 | Rollin Mettler | Injection molded multi-layer circuit board and method of making same |
JPS61159793A (ja) * | 1984-12-31 | 1986-07-19 | 株式会社 アサヒ化学研究所 | 基板に導電回路を形成する方法 |
DE3685647T2 (de) * | 1985-07-16 | 1993-01-07 | Nippon Telegraph & Telephone | Verbindungskontakte zwischen substraten und verfahren zur herstellung derselben. |
US4711822A (en) * | 1986-01-15 | 1987-12-08 | Westinghouse Electric Corp. | Metal core printed circuit boards |
US4803450A (en) * | 1987-12-14 | 1989-02-07 | General Electric Company | Multilayer circuit board fabricated from silicon |
-
1990
- 1990-03-21 EP EP90105309A patent/EP0399161B1/de not_active Expired - Lifetime
- 1990-03-21 DE DE69015878T patent/DE69015878T2/de not_active Expired - Fee Related
- 1990-04-17 JP JP2099448A patent/JPH02288396A/ja active Pending
-
1994
- 1994-08-01 US US08/283,922 patent/US5786986A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004006533A1 (de) * | 2004-02-11 | 2005-09-01 | Conti Temic Microelectronic Gmbh | Elektrisch leitfähiger Kontaktstift zum Einpressen in eine Öffnung einer Leiterplatte sowie elektrische Baugruppe mit einem solchen Kontaktstift |
Also Published As
Publication number | Publication date |
---|---|
EP0399161B1 (de) | 1995-01-11 |
EP0399161A2 (de) | 1990-11-28 |
JPH02288396A (ja) | 1990-11-28 |
US5786986A (en) | 1998-07-28 |
DE69015878D1 (de) | 1995-02-23 |
EP0399161A3 (de) | 1991-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69015878T2 (de) | Mehrschichtleiterplattenstruktur. | |
DE69007452T2 (de) | Mehrlagenschaltungsstruktur. | |
DE69106225T2 (de) | Integrierte Schaltungseinheit mit flexiblem Substrat. | |
DE68929282T2 (de) | Leitersubstrat, Filmträger, Halbleiteranordnung mit dem Filmträger und Montagestruktur mit der Halbleiteranordnung | |
DE68913318T2 (de) | Elastomerische Verbinder für elektronische Bausteine und für Prüfungen. | |
DE69218319T2 (de) | Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung | |
DE3888552T2 (de) | Elektronische Packungsstruktur. | |
DE69402448T2 (de) | Gedruckte Schaltungsplatte oder Schaltungskarte zur direkten Befestigung von Chips und ihre Herstellung | |
DE2330732C2 (de) | Schaltungskarte als Träger für elektrische Leitungen und Bauelemente | |
DE102006051762B4 (de) | Hochdichte Leiterplatte und Verfahren zu ihrer Herstellung | |
DE69320090T2 (de) | Leiterplatte zur Montage von Halbleitern und sonstigen elektronischen Bauelementen | |
EP1350417B1 (de) | Verfahren zur herstellung einer elektronischen baugruppe | |
DE69229661T2 (de) | Verfahren zur Herstellung einer Anschlusstruktur für eine Halbleiteranordnung | |
DE3048740C2 (de) | Verfahren zum Herstellen einer feingerasterten Dickfilm-Leiterbahnenanordnung | |
DE2355471A1 (de) | Aus mehreren ebenen bestehende packung fuer halbleiterschaltungen | |
EP3095307B1 (de) | Leiterplatte, schaltung und verfahren zur herstellung einer schaltung | |
DE102015120745B4 (de) | Chip-Schutzumhüllung und -verfahren | |
AT516639B1 (de) | Verfahren zur Fertigung eines elektronischen Moduls | |
DE102007029713A1 (de) | Leiterplatte und Verfahren zu deren Herstellung | |
EP0620702B1 (de) | Kern für elektrische Verbindungssubstrate und elektrische Verbindungssubstrate mit Kern, sowie Verfahren zu deren Herstellung | |
DE102004041088B4 (de) | Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung | |
DE69723801T2 (de) | Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung | |
DE102014111533A1 (de) | Chipanordnung | |
DE102016103585B4 (de) | Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt | |
DE3855511T2 (de) | Elektronische Mehrschichtschaltung und Verfahren zur Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |