DE3048740C2 - Verfahren zum Herstellen einer feingerasterten Dickfilm-Leiterbahnenanordnung - Google Patents

Verfahren zum Herstellen einer feingerasterten Dickfilm-Leiterbahnenanordnung

Info

Publication number
DE3048740C2
DE3048740C2 DE3048740A DE3048740A DE3048740C2 DE 3048740 C2 DE3048740 C2 DE 3048740C2 DE 3048740 A DE3048740 A DE 3048740A DE 3048740 A DE3048740 A DE 3048740A DE 3048740 C2 DE3048740 C2 DE 3048740C2
Authority
DE
Germany
Prior art keywords
conductor
film
thickness
copper
conductor track
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3048740A
Other languages
English (en)
Other versions
DE3048740A1 (de
Inventor
Takeo Kimura
Tetsuhiro Fuji Kusunose
Kaoru Ohmura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Corp
Original Assignee
Asahi Kasei Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP16926879A external-priority patent/JPS5694684A/ja
Priority claimed from JP16926679A external-priority patent/JPS5694937A/ja
Priority claimed from JP16926779A external-priority patent/JPS5694690A/ja
Priority claimed from JP695880A external-priority patent/JPS56104493A/ja
Priority claimed from JP695680A external-priority patent/JPS56104491A/ja
Priority claimed from JP11341080A external-priority patent/JPS5737898A/ja
Priority claimed from JP11397980A external-priority patent/JPS5739598A/ja
Application filed by Asahi Kasei Kogyo KK filed Critical Asahi Kasei Kogyo KK
Publication of DE3048740A1 publication Critical patent/DE3048740A1/de
Application granted granted Critical
Publication of DE3048740C2 publication Critical patent/DE3048740C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/705—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thick-film circuits or parts thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Description

a) daß die Dünnfilm-Leiterschicht mit einer Filmdicke von 0,1 bis 10 μπι auf dem Isoliersubstrat gebildet wird und
b) daß die Leiterschichten auf der Dünnfilm- is Leiterschicht mit einem Raster einer Schaltkreisdichte von mindestens 5 Linien/mm bei einer Kathodenstromdichte von mindestens 5 A/dm2 bis zu einer Dicke von 34,5 bis '90 μπι und <vjt einem Leiterbahnenabstand von 0,5 bis 100 μπι elektroplattiert werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die elektroplattieren Leiterschichten mit einem Filmdicken/Abstands-Verhältnis von mindestens 1,4 gebildet werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, die elektroplattierten Leiterschichten spiralförmig ausgebildet werden.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß mit Kupfer elektroplattiert wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Isoliersubstrat ein Polymerfilm ist.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet daß die Leiterschichten beiderseits des Isoliersubstrats gebildet werden.
7. Verfahren nach Anspruch δ, dadurch gekennzeichnet, daß die Leiterschichten über Durchverbin- düngen elektrisch miteinander verbunden werden.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß bei dem Schritt a) zum Bilden der Dünnfilm-Leiterschicht gemäß einem Soll-Bild gerastert wird.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß bei dem Schritt a) zum Bilden der Dünnfilm-Leiterschicht stromlos plattiert, ein Kupferfilm haftend aufgebracht, aufgedampft, zerstäubt oder ionenimplantiert wird.
10. Verfahren nach einem der Ansprüche 1 bis 9. dadurch gekennzeichnet, daß bei dem Schritt a) zum Bilden der Dünnfilm-Leiterschicht Metall aufgedampft und das aufgedampfte Metall stromlos plattiert wird.
Die Erfindung betrifft ein Verfahren zum Herstellen einer feingerasterten Dickfilm-Leiterbahnenanordnung gemäß dem Oberbegriff des Anspruchs 1.
Feingerasterte Dickfilm-Leiterbahnenanordnungen sind auf dem Gebiet sehr kleiner Spulen. Leiterbahnen rrjit hoher Packungsdichte und Leitungsverbindungen hoher Schaltkreisdichte, bei denen hoher Strom verwendet wird, erforderlich.
Mittels herkömmlicher Drahtwickelverfahren sind
sehr kleine Spulen nicht oder nur mit erheblichen Schwankungen bezüglich Wicklung und Windung erreichbar. Mittels einer herkömmlichen gedruckten Spule mit Kupferfolien mit 35 μπι Dicke sind feine Raster wegen Seitenätzens nicht erreichbar, das sich doppelt so weit erstreckt wie die Dicke des geätzten Films. Es ist ein Raster mit höchstens 2 bis 3 Linien/mm erreichbar. Eine Spule kleiner Größe ist auf diese Weise schwierig herstellbar (vgl. z.B. US-PS Γ2 69 861), Beispielsweise wurde eine in Gold gedruckte leitende Windungen aufweisende Modulationsspule angegeben mit 60 μπι Dicke und 100 μπι Breite.
Der Abstand zwischen den Windungen beträgt 150 um, wodurch sich eine Schaltkreisdichte von nur wenig mehr als 4 Linien/mm ergibt (vgL Philips Technische Rundschau 35, Nr. 5, S. 160).
Eine feingerasterte Dünnfilm-Leiterbahnenanordnung kann durch Fotoätzen, ggf. zusätzlichem Fotoumformen, einer sehr dünnen Kupferfolie hergestellt werden. Wenn die Dünnfilm-Leiterbahn durch übliches stromloses Plattieren oder durch Elektroplattieren verdickt wird, tritt ein Kurzschluß aufgrund Seitenverdickung auf, so daß eine feingerasterte Dickfilm-Leiterbahnenanordnung erwünschter Abmessungen nicht erzeugt werden kann. Beispielsweise gibt die DE-AS 20 26 488 ein Verfahren an, bei dem auf Dünnfilm-Leiterbahnen mit» ils Fotoätztechnik weitere Leiterschichten aufgebracht werden. Es ist dabei eine Leiterbahnen-Anordnung mit einer Leiterbahnendicke von 10 μιη erreichbar. Ferner ist ein Dickfilm-Plattierverfahren angegeben worden, das Wände zum Verhin· dem der erwähnten Seitenverdickung beim Dick-PIattieren verwendet Jedoch können mittels der Dickfilm-Wände kaum feingerasterte Leiterbahnenanordnungen erreicht werden (vgl. JP-OS 53/139 175 und JP-OS 53/1 40 577).
Mit der fortschreitenden Miniaturisierung von Motoren zur Verwendung bei Kassettenbandgeräten oder Videobandgeräten (VTR) ist jedoch die Entwicklung sehr kleiner Spulen mit feingerasterten Dickfilm-Leiterbahnenbildern hoher Leiterbahnendichte erforderlich. Insbesondere soll eine feingerasterte Dickfilm-Leiterbahnenanordnung mit einer Schaltkreisdichte von 5 Linien/mm oder mehr und mit einer Filmdicke von 35 μπι oder mehr geschaffen werden, die für die Praxis annehmbare Eigenschaften besitzen.
Es ist daher Aufgabe der Erfindung das Verfahren der eingangs genannten Art so auszubilden, daß eine feingerasterte Dickfilm-Leiterbahnenanordnung mit hoher Schaltkreisdichte von mindestens 5 Linien/mm und einer Filmdicke vo.i mindestens 35 μπι erreichbar ist.
Die Aufgabe wird durch die im Patentanspruch 1 angegebenen Merkmale gelöst.
Die Erfindung wird durch die Merkmale der Unteransprüche weitergebildet, für die nur Schutz im Zusammenhang mit dem Patentanspruch 1 beansprucht wird.
Durch das erfindungsgemäße Verfahren wird eine feingerasterte Dickfilm-Leiterbahnenanordnung hoher Schaltkreisdichte und hoher Zuverlässigkeit erreicht, bei der ein Kurzschluß aufgrund Seitenverdickung der Leiterbahnen vermieden ist. Es wird auf einem Isoliersubstrat eine darauf angeordnete Dünnfilm-Leiterschicht und eine darauf elektroplattierte Schicht mit einer Dicke von 34,9 bis 190 μπι geschaffen. Durch die Erfindung ist weiter eine feingerasterte Dickfilm-Leiterbahnenanordnung herstellbar, bei der eine gera-
β sterte oder ungerasterte Dünnfilm-Letterschicht mit υ einer Filmdicke von 0,1 bis 10 \m auf dem Isoliersubp strat gebildet wird und die Oberfläche der Dünnfilmü| Leiterschicht in einem feinen Raster mit einem H Leiterwerkstoff bis zu einer Dicke von 343 bis 190 μιη >V bei einer Kathodenstromdichte von mindestens J 5 A/dm2 elektroplattiert wird. Das Elektroplattieren * wird direkt durchgeführt- wenn die Dünnfilin-Leiter-Si schicht gerastert worden ist und wird über einen ψ Plattierresist (Äuftragsresist) durchgeführt, wenn die ί i Dünnfilm-Leiterschicht nicht gerastert worden ist Die β Plattierzeit wird abhängig von der erwünschten iff Filmdicke und der gegebenen Kathodenstromdichte bestimmt
pi Die feingerasterte Dickfilm-Leiterbahnenanordnung
M weist niedrigen Widerstand auf. Ferner kann eine ig Mikrospule mit hohem Wirkungsgrad und hoher
|| Zuverlässigkeit geschaffen werden.
äjj Vorzugsweise wird beim Rastern der Leiterbahnen
: eine Filmdicken/Leiterbahnenabstands-Verhältnis von mindestens 1,4 gewählt, um ein Verdicken in Breiten-
; richtung der Leiterbahnen bei dem Elektroplattieren zu vermeiden. Die geschaffene Dickfilm-Leiteioahnenan-
' Ordnung ist insbesondere für hochdichte gedruckte : Schaltungen und für Miniaturspulen geeignet
Die Erfindung wird anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert Es zeigen
F i g. 1A— 1E die Herstellschritte der feingerasterten Dickfilm-Leiterbahnenanordnung gemäß einem Ausführungsbeispiel der Erfindung,
Fig.2A—2E die Herstellschritte gemäß einem anderen Ausführungsbeispiel der Erfindung,
Fig.3A—3E die Herstellschritte gemäß einem weiteren Ausführungsbeispiei der Erfindung,
F i g. 4 den Verlauf der Filmdicke gegenüber der Leiterbahnenbreite bei dem Elektroplattierverfahren,
F i g. 5 in Aufsicht die Anwendung der Erfindung bei einer spulenförmigen Leiterbahnenschaltung.
;.,■ Mit Bezug auf die Fig. IA-IE wird ein Verfahren
zum Hersteilen einer feingerasterten Dickfilm-Leiterbahnenanordnung gemäß einem Ausführungsbeispiel der Erfindung allgemein erläutert
Wie in Fig. IA dargestellt, wird eine Dünnfilm-Leiterschicht 2 auf einem Isoliersubstrat 1 gebildet, wobei ein Plattierresist 3 auf den Bereichen, die sich von den Anschlußflächen des Schaltungs-Leiterbahnenbildes unterscheiden, aufgebracht wird (F i g. 1 B), elektroplattierte Leiterschichten 4 auf den Anschlußflächen gebildet werden (Fig. IC), der Resist entfernt wird (F i g. I D) und die Dünnfilm-Leiterschichten auf den Bereichen, die sich von den Anschlußflächen unterscheiden, weggeätzt werden (F i g. 1 E).
Mit Bezug auf die F i g. 2A —2E wird ein Herstell verfahren gemäß einem anderen Ausführungsbeispiel der Erfindung erläutert Wie in Fig.2A dargestellt, wird eine Dünnfilm-Leiterschicht 2 auf dem Isoliersubstrat 1 gebildet, wobei dann der Plattierresist 3 auf den Anschlußflächen des Schaltungs-Leiierbahnenbildes aufgebracht wird (F i g. 2B), die sich von den Anschlußflächen unterscheidenden Bereiche weggeätzt werden (Fig.2C), der Resist 3 entfernt wird (Fig.2D) und die elektroplattierte Leiterschicht 4 auf den Anschlußflächen gebildet wird (F i g. 2E).
Mit Bezug auf die Fig.3A—3E werden die allgemeinen Schrit'2 eines Herstellverfahrens gemäß einem weiteren Ausführungsbeispiei der Erfindung erläutert.
Wie in Fig,3A dargestellt, wird eine aktivierte Schicht 5 zum stromlosen Plattieren auf dem Isoliersubstrat 1 gebildet, wird der Resist 3 auf den Bereichen aufgebracht, die sich von den Anschlußflächen des
Schaltungs-Leiterbahnenbildes unterscheiden (F i g, 3B), werden stromlos plattierte Dünnfilm-Leiterschienen 2 auf den Anschlußflächen gebildet (Fig,3C), wird die elektroplattierte Leiterschicht 4 darauf gebildet (Fig.3D) und wird danach gegebenenfalls der Resist 3
ίο zur Vollendung entfernt (F i g. 3E).
Bei den erläuterten jeweiligen Ausführungsbeispielen tritt, wenn die Anschlußflächen durch das stromlose Plattieren bis zu einer Soll-Dicke verdickt wofden sind, z.B. 34^—190μπι, für die feingerasterte Dickfilm-Leiterbahnenanordnung (mit nicht weniger als 5 Linien/mm bei der Schaltkreisdichte und nicht wenige aus 35 μιη bei der Filmdicke) eine Verdickung in Breitenrichtung in einem Ausmaß jenseits der Filmdicke, unabhängig von dem zu plattierenden Substrat auf. Als Ergebnis wird die feingerasterte Leiterbahnenanordnung nicht erreicht Wenn das Elektroplattieren zum Verdicken mit üblicher Stromdichte, die unter 3 A/dm2 liegt verwendet wird, tritt die Verdickung in Breitenrichtung in einem Ausmaß jenseits der Filmdicke auf und wird die Dicke beim Plattieren ungleichmäßig. Als Ergebnis wird es schwierig, die erwünschte feingerasterte Leiterbahnenanordnung zu erzeugen.
Zur Überwindung dieser Schwierigkeiten haben die Erfinder aufgrund )angwieriger Untersuchungen festgestellt, daß die Steuerung der Kathodenstromdichte für das Elektroplattieren ein wesentlicher Gesichtspunkt ist Die vorzuziehende Kathodenstromdichte liegt nicht unter 5 A/dm2 und vorzugsweise nicht unter 6 A/dm2 und noch besser nicht unter 8 A/dm2. Wenn auch der Grund dafür nicht festgestellt werden konnte, wurde bei der erwähnten Kathodenstromdichte festgestellt, daß die Verdickung in Breitenrichtung unabhängig von dem zu plattierenden Substrat verringert wird und eine gerasterte Leiterbahnenanordnung gleichmäßiger Dikke erzeugt wird. Wenn die Kathodenstromdichte 3 A/dm2 oder weniger ist, tritt eine Verdickung in Br .itenrichtung auf und wird die Dicke des plattierten Films ungleichmäßig. Die Kathodenstromdichte kann so hoch wie möglich sein. Wenn ein Schwärten aufgrund des Plattierens mit Gleichstrom auftritt, kann zum Plattieren ein Impulsstrom verwendet werden.
Wenn das Verhältnis der Leiterbahnendicke zum Leiterbahnenabstand 1,4 überschreitet, insbesondere 2,0 bei der obigen Kathodenstromdichte tritt eine Sättigung bei der Verdickung in Breitenrichtung auf und tritt das Plattieren selektiv lediglich in Dickenrichtung auf. Das heißt, es besteht eine Korrelation zwischen dem Dicken/Abstands-Verhältnis und der Seitenverdickung des flzttierens. Fig.4 zeigt charakteristische Verläufe der Filmdicke über der Leiterbahnenbreite, wobei die Kathodenstromdiriite der Parameter ist Diese Erscheinung tritt nicht auf, wenn die Kathodenstromdichti: niedrig ist, sondern tritt nur auf, wenn die Kathodenstromdichte höher ist als der weiter obenerwähnte Wert.
Die Unterdrückung der Verdickung in Breitenrichtung wird vorzugsweise durch das Beseitigen einer Potentialdifferenz zwischen benachbarten Anschlußflächen des Leiterbahnenbildes beim Plattieren erreicht.
Das Leiterbahnenbild (Muster oder Raster) kann so entworfen sein, dab die Potentialdifferenz beseitigt ist, oder es kann ein Herstellverfahren verwendet werden, das keine Potentialdifferenz auslöst. Insbesondere wird
das Leiterbahnenbild vorzugsweise so entwickelt, daß jeder Abschnitt des Leiterbahnenbildes den gleichen Widerstand bezüglich der Plattierelektrode besitzt.
Wie erläutert, kann durch das Plattieren mit hoher Kathodenstromdichte und das Entwerfen des Leiterbahnenbildes derart, daß das Verhältnis der Leiterdicke zum Leiterabstand nicht kleiner als 1,4 ist, eine feingerasterte Leilerbahnenanordnung mit einer Filmdicke von nicht weniger als 35 μπι und einer Schaltkreisdichte von nicht weniger als 5 Linien/mm erreicht werden, was bisher nicht erreichbar war.
Wenn die Erfindung bei einer gedruckten Schaltung angewendet wird, kann die feingerasterte Dickfilm-Leiterbahnenanordnung auf lediglich einer Seite des Isoliersubstrats gebildet werden oder kann gegebenenfalls auf deren beiden Seiten gebildet werden. Wenn sie beiderseits des Substrats gebildet werden, muß das Isoliersubstrat gebohrt werden und müssen Durchgangsiochverbinduiigeri, kurz Dürcuverbindungcn, gemacht werden. Wenn mehrere Leiterbahnenbilder auf einem Isoliersubstrat zu bilden sind, ist es einfacher und vorteilhafter, die Leiterbahr.enbilder auf beiden Seiten des Isoliersubstrats zu bilden und sie durch Durchverbindungen miteinander zu verbinden.
Das bei der Erfindung verwendete Isoliersubstrat kann Keramik, Glas, Ferrit, eine laminierte Tafel, ein Film oder ein Isolierstoff sein, der auf einer Metallplatte geschichtet ist, wobei der Film insbesondere vorzuziehen ist. Wenn die Filme in einer laminierten Anordnung verwendet werden, nimmt die Packungsdichte der Drähte bzw. Leiter zu und besitzt die Anordnung Flexibilität. Daher kann sie in verschiedenen Räumen befestigt werden. Die Filmanordnung kann d'.ircii jeden beliebigen Film gebildet sein, wie Epoxidfilm, Polyesterfilm, Polyimidfilm, Polyparabansäurefilm oder Triazinfilm. Der Polyimidfilm, der Polypafabansäurefilm und der Triazinfilm sind wegen ihrer Flexibilität und ihrer Wärmebeständigkeit vorzuziehen. Die Dicke des Filmsubstrats ist vorzugsweise so dünn wie möglich wegen der hohen Packungsdichte, wobei jedoch ein zu dünnes Filmsubstrat die Bearbeitbarkeit beeinträchtigt. Ein vorzuziehender Bereich liegt bei 5 — 50 μπι. insbesondere bei 10—25 μιη.
Gegebenenfalls kann zum Verbessern der Bindung bzw. Haftung des Isoliersubstrats und der Leiterschicht eine Haft- oder Klebstoffschicht auf dem Isoliersubstrat gebildet werden und kann der leitende Dünnfilm darauf aufgebracht bzw. niedergeschlagen werden. Der Klebstoff kann Polyester/Isocyanat-Harz, Phenolharz/Butyral b7w. Phenol/Butyraldehyd-Harz, Phenolharz/Nitrilkautschuk, Epoxid/Nylon oder Epoxid/Nitrilkautschuk mit hoher Wärme- und Feuchtigkeitsbeständigkeit und Haftkraft sein. Der Epoxid/Nitrilkautschuk und der Phenelharz/Nitrilkautschuk sind insbesondere vorzuziehen. Vorteilhafte Dickenbereiche des Klebstoffs sind 1— 20μΐη, insbesondere 2—10 μπι aus dem Gesichtspunkt der hohen Packungsdichte und der hohen Haftkraft.
Der bei der vorliegenden Erfindung verwendete Leiter kann jeder beliebige Leiter sein. Vorteilhafte Leiterwerkstoffe sind Silber, Gold, Kupfer, Nickel und Zinn, wobei das Kupfer aus Gründen der Leitfähigkeit und der Wirtschaftlichkeit vorzuziehen ist
Das Verfahren zum Bilden der Dünnfilm-Leiterschicht mit einer Dicke von 0,1 —10 μιη bei der Erfindung kann das Aufdampf-Verfahren, das Aufsprüh-Verfahren, das Ionenplattierverfahren, das stromlose Plattierverfahren oder das Kupferfilm-Aufbringverfahren sein. Die Dünnfilm-Leiterschicht kann zuvor zu einem feinen Leiterbahnenbild vor dem Elektroplattieren gerastert sein, oder es kann eine Fotorest-Maske auf der ungerasterten Dünnfilm-Leiterschicht gebildet werden, wobei das feine Leiterbahnenbild elektroplattiert wird, und wobei dann die Bereiche der Dünnfilm-Leiterschicht, die sich von den Anschlußfäden des feinen Leiterbahnenbildes unterscheiden, durch Ätzen entfernt werden können. Die Filmdicke in diesem Fall kann 0,1 — ΙΟμπι sein, wobei das Seitenätzen vernachlässigbar ist. da es äußerst gering ist.
Wenn die Dicke der unterhalb liegenden Dünnfilm-Leiterschicht unter 0.1 μηι liegt, ist ein gleichmäßiges Elektroplattieren schwierig zu erreichen, und wenn sie über 10 μπι liegt, ist es schwierig, das feingerasterie Leiterbahnenbild herzustellen. Der bevorzugte Bereich ist daher 0,1 —10 μιη, insbesondere 0,2 — 5 μπι und vorzugsweise I —5 μπι.
Πργ Werkstoff zum Elektroplattieren kann jeder Leiterwerkstoff wie Silber, Gold, Kupfer, Nickel oder Zinn sein. Das Kupfer ist unter dem Gesichtspunkt der Leitfähigkeit und Wirtschaftlichkeil vorzuziehen. Das Kupfer-Elektroplattieren kann durch Kupfercyanid-Plattieren, Kupfer/Pyrophosphorsäure-Plattieren, Kupfersulfat-Plattieren, oder Kupfer/Borfluorid-Plattieren erfolgen. Das Pyrophosphorsäure-Plattieren und das Kupfersulfat-Plattieren sind insbesondere vorzuziehen. Das V 'pfer/Pyrophosphorsäure-Plattieren ist weiter vorzuziehen. Wesentliche Faktoren beim Verhindern der Seitenverdickung durch Plattieren, wenn die feingerasterten Anschlußflächen elektroplattiert werden, sind
(a) die Kathodenstromdichte,
(b) das Verhältnis von Leiterdicke zu Leiterabstand und
(c) die Potcntialdifferenz zwischen den Anschlußflächen.
Von diesen sind die Faktoren (a) und (b) wesentlich.
Diese Faktoren sollten gemäß den im Folgenden
erläuterten Werten gewählt werden.
Gemäß einer besonders vorteilhaften Weiterbildung
der Erfindung weist das Verfahren zum Herstellen einer feingerasterten Dickfilm-Leiterbahnenanordnung auf
(a) einen Schritt zum Aktivieren eines Isoliersubstrats für das stromlose Plattieren.
(b) einen Schritt zum Aufbringen eines Resists auf den so Bereichen, die sich von den Anschlußflächen
unterscheiden,
(c) einen Schritt zum Bilden eines Leiterbahnenbildes mit einer Dicke von 1 —10 μπι auf den Anschlußflächenbereichen durch stromloses Plattieren und
(d) einen Schritt zum Elektroplattieren von Leiterwerkstoff auf das Dünnfilm-Leiterbahnenbild unter der Bedingung einer Kathodenstromdichte von nicht weniger als 5 A/dm2.
Gemäß einer Weiterbildung der Erfindung wird ein Verfahren zum Herstellen eines feingerasterten Dickfilm-Leiterbahnenbildes angegeben mit
(a) einem Schritt zum Bilden einer Metallschicht mit einer Dicke von 50 A bis 1 μπι auf der Gesamtfläche des Isoliersubstrats,
(b) einem Schritt zum Aufbringen eines Relais auf Bereichen, die sich von den Anschlußflächen
unterscheiden,
(c) einem Schritt zum Bilden einer Leiterschicht mit einer Dicke von 1 — 10 μπι auf den Anschlußflächen durch stromloses Plattieren,
(d) einem Schritt zum Entfernendes Resists,
(e) einem Schritt zum Wegätzen der freigelegten Metallschicht, die sich von den Anschlußflächen unterscheidet, und
(f) oinem Schritt zum Elektroplattieren der Leiterschicht unter der Bedingung einer Kathodenstrom- dichte von nicht weniger als 5 A/dm2.
Gemäß diesem Verfahren wird das Plattierungsaktivieren in einem trockenen Schritt durchgeführt, so daß die Gleichmäßigkeit und die Bindungskraft der stromlos plattierten Schicht verbessert wird.
Gemäß einer Weiterbildung der Erfindung wird ein Verfahren zum Herstellen einer feingerasterten Dickfilni Leiterbahnenanordnung angegeben mit
20
(a) einem Schritt zum Aufbringen eines Resists auf den Bereichen eines Isoliersubstrats, die sich von den Anschlußflächen unterscheiden,
(b) einem Schritt zum Bilden einer Metallschicht mit einer Dicke von 50 A bis 1 μπι auf der gesamten Oberfläche des Isoliersubstrats,
(c) einem Schritt zum Entfernen des Resists und der Metallschicht auf dem Resist
(d) einem Schritt zum Bilden einer Leiterschicht auf der verbleibenden Metallschicht durch stromloses jo Plattieren und
(e) einem Schritt zum Elektroplattieren des sich ergebenden Dünnfilm-Leiterbahnenverlaufes oder -rasters mit einer Dicke von 1 — ΙΟμηι mit Leiterwerkstoff unter der Bedingung einer Kathodenstromdichte von nicht weniger von 5 A/dm2.
Gemäß der Erfindung kann der Ätzschritt bei dem vorhergehenden Verfahren weggelassen sein.
Zur weiteren Zuverlässigkeit kann die Bindung bzw. Haftung der Anschlußflächen durch ein thermisches Verfahren nach dem Elektroplattieren verbessert werden, oder es kann gegebenenfalls eine Polymer-Schutzschicht gebildet werden.
Die Erfindung, wie sie bisher erläutert worden ist, kann eine feingerasterte Dickfilm-Leiterbahnenanordnung mit einer Schaltkreisdichte von mindestens 5 Linien/mm und einer Filmdichte von 35—200 μπι ereichen, was bisher als unmöglich erreichbar angesehen worden ist Die Erfindung ist insbesondere vorteilhaft beim Erreichen einer Leiterbahnenanordnung mit einem Abstand von Leiterbahn zu Leiterbahn von 03— ΙΟΟμπι, insbesondere von 1— 50 μπι und vorzugsweise von 1 — 10 pm.
Die gemäß der Erfindung hergestellte feingerasterte Dickfilm-Leiterbahnenanordnung ist zweckmäßig auf dem Gebiet von Miniaturspulen, von Verbindungen hoher Packungsdichte und von hoclHichten Schaltungsanordnungen, bei denen eine relativ hohe Strombelastbarkeit erforderlich ist Fig.5 zeigt eine Anwendung der Erfindung bei einer planaren oder ebenen Spule. Gemäß Fig.5 sind spiralförmige Leiterbahnen 6 beiderseits eines planaren Isoliersubstrats 1 mit solcher Polarität ausgebildet, daß die Stromrichtungen auf beiden Seiten gleich sind, wobei die Schaltungen bzw. Leiterbahnen auf beiden Seiten mittels Durchgangslochverbindungen 7 elektrisch miteinander verbunden sind und mit Anschlössen 8 verbunden sind.
Die Charakteristik der Spule wird durch »Amperewindungen« bestimmt. Das heißt, die Anzahl der Windungen und die Größe des Stroms. Für die Planarspule, die das planare Substrat verwendet, sind die Leiterdichten der spiralförmigen Spule, die Breite des Leiters und die Filmdicke wesentliche Faktoren. Ein zylindrisches Substrat kann abhängig vom Anwendungsfall verwendet werden. Um die Miniaturspule zu erreichen, ist es notwendig, die Verdrahtungs- bzw. Leiterbahnendichte zu erhöhen, wobei unter dieser Bedingung die Breite der Leiterbahn und die Filmdicke erhöhl werden muß. Durch Bilden der feingerasterten Dickfilm-Leiterbahnenanordnung der Erfindung in einem spiralförmigen Leiterbahnenbild kann eine Miniaturspule hohen Wirkungsgrades erreicht werden.
Zur besseren Erläuterung der Ausfuhrungsbeispiele der Erfindung werden im folgenden bestimmte Ausführungsbeispiele näher erläutert, obwohl die Erfindung selbstverständlich nicht auf diese Ausführungsbeispiele beschränkt ist, vielmehr verschiedene Ausbildungsformen möglich sind.
Beispiel 1
Ein Dupont-Pulyimidfilm der Bezeichnung »Kapton« mit Abmessungen 5 cm · 5 cm und einer Dicke von 25 μπι wurde als Substrat verwendet. Es wurde in eine 10%ige wäßrige Lösung von Natriumhydroxid getaucht und mit einer Salzsäurelösung von Zinn(II)-Chlorid und dann mit Salzsäurelösung von Palladiumchlorid behandelt und dann getrocknet Danach wurde der negative Fotoresist »Microresist 752« von Eastman Kodak bis zu einer trockenen Filmdicke von 5 μιτι aufgebracht, vorgehärtet, mit einer Hochspannungs-Quecksilberlampe durch eine Schaltungs-Leiterbahnenbild-Maske bestrahlt, mittels Entwicklungsflüssigkeit und Spülflüssigkeit entwickelt, getrocknet und nachgehärtet zur Bildung eines Resists auf Bereichen, die sich von den Anschlußflächen unterscheiden. Dann wurde unter Verwendung des stromlosen Kupferplattierbades »CP-70«, das durch Sphipley Co., USA, zubereitet wird, Kupfer stromlos auf die Anschlußflächen bis zu eine Dicke von 5 μπι plattiert. Der sich ergebende gerasterte Dünnfilm wurde mit Kupfer durch Elektroplattieren plattiert unter Verwendung des Pyrophosphorsäure/ Kupfer-Plattierbades von Harshaw-Murata bei 55°C, pH von 8,4—9,0, unter der Bedingung einer Kathodenstromdichte von 14 A/dm2 unter Steuerung der Plattierzeit, um eine Plattierdicke von 50 μπι zu ereichen. Die sich ergebende feingerasterte Dickfilm-Leiterbahnenanordnung besaß eine gleichmäßige Filmdicke mit einer Schwankung von ±5%, nämlich einer Fümdirke von 50 ± 2,5 μιη, einem Leiter/Leiter-Abstand von 15 μιη, einer Leiterbreite von 52 μιη uno einer Schaltkreisdichte· von 15 Linien/mm, wobei die Plattierzeit 15 Minuten betrug.
Beispiel 2
Beiderseits eines Polyparabansäure-Films »Tradron« von Esso Chemical mit einer Abmessung von 5 cm · 5 cm und einer Dicke von 25 μιτι wurde ein Phenolharz/Nitrilkautschuk-Haftstoff »XA-564-4«, der durch Bostik Japan Co. zubereitet wird, aufgebracht mit einer trockenen Dicke von 5 μπι auf jeder Seite und auf 1800C für 30 Minuten erwärmt Dann wurden Durchgangslöcher gestanzt und wurde das Substrat mit Salzsäurelösung von Zinn(II)-Ch!orid und mit Salzsäurelösung von Palladiumchlorid behandelt und dann getrocknet Danach wurde der negative Fotoresist
»Microresist 752« von Eastman Kodak aufgebracht bis zu einer trockenen Filmdicke von 3 μπι auf jeder Seite, vorgehärtet, mit einer Hochspannungs-Quecksilberlampe durch eine Schaltungs-Lelterbahnenbild-Maske bestrahlt, durch Entwicklungsflüsstgkeit und Spulflüssigkeit entwickelt- getrocknet und nachgehärtet zur Bildung des Resists auf den Bereichen, die sich von den Anschlußflächen unterscheiden. Dann wurde Kupfer stromlos auf die Anschlußflächen bis zu einer Dicke von 3 μηι plattiert unter Verwendung des Bades »MK 400« für stromloses Kupferplattieren von Muromachi Kagaku Kogyo Co. Ltd. Der sich ergebende gerasterte Dünnfilm wurde mit Kupfer elektroplattiert unter Verwendung des Pyrophosphorsäure/Kupfer-Plattierbades von Harshaw-Murata bis zu einer Dicke von 35 \im unter der Bedingung der Kathodendichte von 7 A/dm2. Die sich ergebende feingerasterte Dickfilm-Leiterbahnenanordnung mit Leiterbahnenb'dern auf hpiHpn Seiten, die durch Durchverbindungen miteinander verbunden sind, besaß eine Filmdicke mit einer Gleichmäßigkeit innerhalb einer Schwankung von ±5%, einen Leiter/Leiter-Abstand von 20 μΐη und eine Schaltungsdichte von 5 Linien/mm. Streifenförnvge Leiterbahnen wurden zum Beseitigen der Potentialdifferenz verwendet.
Beispiel 3
Auf den Dupont-Polyimidfilm »Kapton« mit einer Abmessung von 5 cm · 5 cm und einer Dicke von 25 μπι wurde der Bostik-Phenolharz/Nitritkautschuk-Haftstoff »XA-564-4« bis zu einer Dicke von 5 μπι (trockene Filmdicke) aufgebracht, wobei dann auf 18O0C für 30 Minuten erwärmt wurde. Dann wurde der negative Fotoresist »Microresist 752« von Eastman Kodak aufgebracht bis zu einer trockenen Filmdicke von 3 μίτι, vorgehärtet, mit einer Hochspannungs-Quecksilberlampe durch eine Leiterbahnenbildmaske bestrahlt, durch Entwicklungsflüssigkeit und Spülflüssigkeit entwickelt, getrocknet und nachgehärtet zur Bildung von Resist auf den Bereichen, die sich von den Anschlußflächen unterscheiden. Dann wurde Silber bis zu einer Dicke von 500 A aufgedampft t-nd wurde der Resist durch eine Entfernungsflüssigkeit entfernt. Das aufgedampfte Silber auf dem Resist wurde simultan entfernt. Kupfer wurde stromlos auf das verbleibende aufgedampfte Silber bis zu einer Dicke von 5 μπι stromlos plattiert unter Verwendung des Shipley-Bades »CP-70« für stromloses Kupferplattieren. Der sich ergebende gerasterte Dünnfilm wurde mit Kupfer bis zu einer Dicke von 60 μπι elektroplattiert unter Verwendung des Pyrophosphorsäure/Kupfer-Plattierbades von Harshaw-Murata unter der Bedingung einer Kathodenstromdichte von 14 A/dm2. Die sich ergebende feingerasterte Dickfilm-Leiterbahnenanordnung besaß gleichmäßige Filmdicke (innerhalb + ±5%), einen Leiter/Leiter-Abstand von 20 μπι und eine Schaltkreisdichte von 12 Linien/mm. Eine dreitägige (Ag-Cu-Cu) streifenförmig gerasterte Leiterbahnenanordnung wurde auf diese Weise gebildet
Beispiel 4
Beiderseits des Polyparabansäure-Films »Tradon« von Esso Chemical mit einer Abmessung 5 cm · 5 cm und einer Dicke von 25 μπι wurde der Bostik-Phenolharz/Nitrilkautschuk-Haftstoff »XA-564-4« bis zu einer trockenen Dicke von 5 μπι auf jeder Seite aufgebracht und auf 1800C für 30 Minuten erhitzt. Dann wurden Durchgangslöcher gestanzt
Danach wurde der negative Fotoresist »Microresist 752« von Eas iTian Kodak bis zu einer trockenen Filmdicke von 3 μηι auf jeder Seite aufgebracht, vorgehärtet, mit einer Hochspannungs-Quecksilberlampe durch eine Leiterbahnenbild-Maske bestrahlt, durch Entwicklungsflüssigket und Spülflüssigkeit entwickelt, getrocknet und nachgehärtet zur Bildung eines Resists auf den Bereichen, die sich von den Anschlußflächen unterscheiden.
Dann wurde Kupfer auf beiden Seiten aufgedampft und wurde der Resist durch eine Entfernungsflüssigkeit entfernt. Das auf dem Resist aufgedampfte Kupfer wurde simultan entfernt. Dann wurde Kupfer auf dem verbleibenden aufgedampften Kupfer bis zu einer Dicke von 3 μπι stromlos plattiert unter Verwendung des Bades »MK 400« für stromloses Kupferplattieren von Muromachi Kagaku Kogyo Co. Ltd. Der sich ergebende gerasterte Dünnfilm wurde mit Kupfer elektroplattiert unter Verwendung des Pyrophosphorsäure/Kupfer-Plattierbades von Haishaw-Murata bis zu einer Dicke von 50 μιτι unter der Bedingung einer Kathodenstromdichte von 10 A/dm2. Die sich ergebende feingerasterte Dickfilm-Leiterbahnenanordnung mit Leiterbahnenbildern auf beiden Seiten, die durch Durchgangslochverbindungen miteinander verbunden sind, besaß eine Filmdicke mit Gleichförmigkeit innerhalb einer Schwankung von ±5%, einen Leiter/Leiter-Abstand von 30 μπι und eine Schaltkreisdichte von 12 Linien/mm. Eine mehrlagige streifenförmige Cu-Cu-Cu-Leiterbahnenanordnung war gebildet worden.
Beispiel 5
Dem Dupont-Polyimidfilm »Kapton« mit einer Abmessung von 5 cm · 5 cm und einer Dicke von 25 μιτι wurde der Bostik-Phenolharz/Nitrilkautschuk-Haftstoff »XA-564-4« bis zu einer Dicke von 5 μπι (trockene Filmdicke) aufgebracht. Er wurde auf 18O0C für 30 Minuten erwärmt. Dann wurde Kupfer bis zu einer Dicke von 500 A aufgedampft und wurde der negative Fotoresist »Microresist 752« von Eastman Kodak bis zu einer trockenen Filmdicke von 5 μπι aufgebracht, vorgehärtet, mit einer Hochspannungs-Que^ksilberlampe durch eine Leiterbahnenbild-Maske bestrahlt, durch Entwicklungsflüssigkeit und Spülflüssigkeit entwickelt, getrocknet und nachgehärtet zur Bildung des Resists auf den Bereichen, die sich von den Ansehiußfläehen unterscheiden.
Dann wurde Kupfer auf den Anschlußflächen bis zu einer Dicke von 5 μπι stromlos plattiert unter Verwendung des Bades »CP-70« zum stromlosen Kupferplattieren von Shipley und wurde der Resist mittels Entfernungsflüssigkeit entfernt. Das belichtete aufgedampfte Kupfer wurde weggeätzt mittels Salzsäurelösung von Eisen-Ill-Chlorid. Der sich ergebende
gerasterte Dünnfilm wurde mit Kupfer bis zu einer Dicke von 120 um elektroplattiert unter Verwendung des Pyrophosphorsäure/Kupfer-Plattierbades von Harshaw-Murata unter der Bedingung einer Kathodenstromdichte von 14 A/dm2. Die sich ergebende ein feines Streifenmuster aufweisende Dickfilm-Leiterbahnenanordnung besaß gleichmäßige Filmdicke, einen Leiter/Leiter-Abstand von 7 μπι und eine Schaltkreisdichte von 8 Linien/mm.
Beispiele
Beiderseits des Poiyparabansäure-Filrns »Tradron« von Esso Chemical mit einer Abmessung von 5 cm · 5 cm und einer Dicke von 25 μπι -vurde der
Bos.ik-Phenolharz/Nitrilkautschuk-Haftsioff »XA-564-4« bis zu einer trockenen Dicke von 5 μπι auf beiden Seiten aufgebracht und bei 180°C für 10 Minuten erwärmt. Dann wurden Durchgangsiöcher gestanzt. Dann wurde Kupfer auf beiden Seiten bis zu einer Dicke von 0,3 μιη aufgedampft. Der negative Fotoresist »Microresist 752« von Eastman Kodak wurde bis zu einer trockenen Filmdicke von 3 μιη auf jeder Seite aufgebracht, vorgehärtet, mit einer Hochspannungs-Quecksilberlampe durch eine Leiterbahnenbild-Maske to bestrahlt, durch Entwicklungsflüssigkeit und Spülflüssigkeit entwickelt, getrocknet und nachgehärtet zur Bildung von Resist auf den Bereichen, die sich von den Anschlußflächen unterscheiden. Dann wurde Kupfer auf den Anschli'ßbereichen bis zu einer Dicke von 3 μπι stromlos plattiert unter Verwendung des Bades »MK 400« für stromloses Kupferplattieren von Muromachi Kagaku Kogyo Co. Ltd. Der Resist wurde dann durch eine Entfernungsflüssigkeit entfernt und das belichtete aufgedampfte Kupfer wurde durch Saizsäureiosung von Eisen-III-Chlorid weggeätzt. Der sich ergebende gerasterte Dünnfilm wurde mit Kupfer elektroplattiert unter Verwendung des Pyrophosphorsäure/Kupfer-Plattierbades von Harshaw-Murata bis zu einer Dicke von 100 μπι unter der Bedingung einer Kathodenstromdichte von 10 A/dm2. Die sich ergebende feingerasterte Dickfilm-Leiterbahnenanordnung mit Leiterbahnenbildern auf beiden Seiten, die durch Durchgangslöcher miteinander verbunden sind, besaß eine Filmdicke mit einer Gleichmäßigkeit innerhalb einer Schwankung von ±5%, einen Leiter/Leiter-Abstand von 8 μπι und eine Schaltkreisdichte von 10 Linien/mm. Eine mehrschichtige streifenförmige Leiterbahnenanordnung war gebildet. Die Anordnung ist zweckmäßig für Verdrahtungstafeln hoher Packungsdichte.
Beispiel 7 Beispiel 8
35
Der Duporit-Polyimidfilm »Kapton« mit einer Abmessung von 5 cm · 5 cm und einer Dicke von 25 μπι wurde in der gleichen Weise wie bei Beispiel 1 oberflächenbehandelt, wobei stromloses Kupferplattieren mit einer Filmdicke von 5 μπι darauf gebildet wurde, ein streifenförmiges Dünnfilm-Leiterbahnenbild mit einer Filmdicke von 5 μπι darauf gebildet wurde und Kupfer bis zu einer Dicke von 120 μίτι impulsplattiert würde unter Verwendung des PyfuSphüsphorsäure/ Kupferplattier-Bades von Harshaw-Murata unter der Bedingung einer Kathodenstromdichte von 25 A/dm2. Die sich ergebende ein feines Streifenmuster aufweisende Dickfilm-Leiterbahnenanordnung besaß eine Filmdicke mit einer Gleichmäßigkeit innerhalb einer Schwankung von ±5%, einen Leiter/Leiter-Abstand von 20 μπι und eine Schaltkreisdichte von 10 Linien/mm.
55
Beiderseits des Polyparabansäure-Films »Tradron« von Esso Chemical mit einer Abmessung von 5 cm - 5 cm und einer Dicke von 25 μπι wurde der Bostik-Phenolharz/Nitrilkautschuk-Haftstoff »XA- «> 564-4« mit einer trockenen Dicke von 5 μπι auf jeder Seite aufgebracht Er wurde gebohrt und es wurde Nickel darauf aufgedampft Die sich ergebende Dünnfilm-Leiterbahnenanordnung mit einer Filmdicke von 03 μπι wurde mit Fotoresist mit einer Filmdicke von 5 μπΊ maskiert mit Ausnahme der Anschlußflächen. Dann wurde Kupfer bis zu einer Dicke von 170 μιη impulsplattiert unter Verwendung des Pyrophosphorsäure/Kupferplattier-Bades von Harshaw-Murata unter der Bedingung einer Kathodenstromdichte von 30 A/dm2. Der Nickel-Dünnfüm auf den Bereichen, die sich von den Ansctimßbereichen unterschieden, wurde dann weggeätzt. Die sich ergebende ein feines Streifenmuster aufweisende Leiterbah.ionanordnung besaß eine Filmdicke mit einer Gleichmäßigkeit innerhalb einer Schwankung von ±3%, einen Leiter/ Leiter-Abstand von 10 μηι und eine Schaltkreisdichte von 10 Linien/mm.
Beispiel 9
Der gleiche Vorgang wie beim Beispiel 7 wurde durchgeführt mit Ausnahme eines stromlosen Nickelplattierens und eines Elektroplattieren mittels eines ' .ickelsulfat-Plattierbades. Die sich ergebende feir.perasterte Dickfilm-Leiterbahnenanordnung besaß ähnliche Charakteristiken wie diejenige bei dem Beispiel 7.
Beispiel 10
Der gleiche Vorgang wie bei dem Beispiel 7 wurde durchgeführt mit der Ausnahme, daß ein Zinnsulfat-Plattierbad unter der Bedingung einer Kathodenstromdichte von 15 A/dm2 verwendet wurde. Die sich ergebende feingerasterte Dickfilm-Leiterbahnenanordnung besaß ähnliche Charakteristiken wie diejenige des Beispiels 7.
Beispiel 11
Dieses Beispiel betrifft ein Herstellverfahren, bei dem der Beseitigung einer Potentialdifferenz zwischen Leitern bzw. Leiterbahnen Aufmerksamkeit gegeben wurde. Der Dupont-Polyimidfilm »Kapton« mit einer Filmdicke von 25 μιη wurde oberflächenbehandeit und stromlos plattiert bis zu einer Dicke von 5 μιη in der gleichen Weise wie bei dem Beispiel 1 zur Bildung einer Dünnfilm-Leiterbahnenanordnung mit einer Filmdicke von 5 μπι. Dann wurde wie bei dem Beispiel 1 ein Resist auf den Bereichen aufgebracht, die sich von der spiralförmigen Anschlußfläche unterscheiden und wurde Kupfer in einem spiralförmigen Verlauf bis zu einer Dicke von 70 μπι plattiert unter Verwendung des Pyrophosphorsäure/Kupfer-Plattierbades vcr. Harshaw-Murata unter der Bedingung einer Kathodenstromdichte von 15 A/dm'. Dann wurde der Resist mittels einer Entfernungsflüssigkeit entfernt und wurde die Dünnfilm-Leiterschicht auf den Bereichen, die sich von der spiralförmigen Anschlußfläche unterschieden, weggeätzt mittels einer 20gew.-°/oigen Ammoniumpersulfatlösung. Er wurde dann auf 1500C für 30 Minuten erwärmt. Die sich ergebende ein feines Spiralmuster aufweisende Dickfilm-Leiterbahnenanordnung besaß eine Leiterbahnenbreite von 85 μπι, einen Leiter/Leiter-Abstand von 15 μπι, eine Leiterdicke von 65 μπι und eine gleichmäßige Filmdicke mit einer Gleichförmigkeit innerhalb einer Schwankungsbreite von ±3%.
Vergleichsbeispiel 1
Der gleiche Vorgang wie beim Beispiel 1 wurde durchgeführt mit der Ausnahme einer Kathodenstromdichte von 1 A/dm2. Es trat Kurzschluß auf und eine feingerasterte Leiterbahnenanordnung konnte nicht erreicht werden.
Vergleichsbeispiel 2
Der gleiche Vorgang wie bei BeisDiel 1 wurde
_—„—^.^^„^.
13 I
durchgeführt mit der Ausnahme einer Filmdicke bei j|
dem stromlosen Plattieren von 20 um Kurzschlüsse N
traten auf, und eine feingerasterte Leiterbahnenanord- t|
nung konnte nicht erreicht werden. Die kritische . 5j
Filmdicke beim Beispiel 1 lag bei 13,5 um. 5 §4
Hierzu 2 Blatt Zeichnungen

Claims (1)

  1. Patentansprüche:
    1, Verfahren zum Herstellen einer feingerasterten Dickfilm-Leiterbahnenanordnung, bei dem auf einem Isoliersubstrat Leiterbahnen bestimmter Filmdicke, bestimmter Schaltkreisdichte und bestimmten Leiterbahnenabstands durch zunächst Bilden einer Dünnfilm-Leiterschicht, auf die dann mittels Drucktechnik Leiterschichten aufgebracht werden, gebildet werden, dadurch gekennzeichnet,
    10
DE3048740A 1979-12-27 1980-12-23 Verfahren zum Herstellen einer feingerasterten Dickfilm-Leiterbahnenanordnung Expired DE3048740C2 (de)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP16926879A JPS5694684A (en) 1979-12-27 1979-12-27 Thin film fine pattern and method of manufacturing same
JP16926679A JPS5694937A (en) 1979-12-27 1979-12-27 Fine coil and its manufacture
JP16926779A JPS5694690A (en) 1979-12-27 1979-12-27 Method of manufacturing thick film fine pattern
JP695880A JPS56104493A (en) 1980-01-25 1980-01-25 Method of manufacturing thick film fine pattern
JP695680A JPS56104491A (en) 1980-01-25 1980-01-25 Method of manufacturing thick film fine pattern
JP11341080A JPS5737898A (en) 1980-08-20 1980-08-20 Thick film fine pattern
JP11397980A JPS5739598A (en) 1980-08-21 1980-08-21 Thick film fine pattern

Publications (2)

Publication Number Publication Date
DE3048740A1 DE3048740A1 (de) 1981-09-17
DE3048740C2 true DE3048740C2 (de) 1983-05-26

Family

ID=27563386

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3048740A Expired DE3048740C2 (de) 1979-12-27 1980-12-23 Verfahren zum Herstellen einer feingerasterten Dickfilm-Leiterbahnenanordnung

Country Status (4)

Country Link
US (1) US4392013A (de)
DE (1) DE3048740C2 (de)
GB (1) GB2066583B (de)
NL (1) NL183380C (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19529592A1 (de) * 1995-08-11 1997-02-13 Ingbuero Gunter Langer Anordnung zur Reduzierung der elektromagnetischen Abstrahlung von Leiterkarten

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4401521A (en) * 1980-11-28 1983-08-30 Asahi Kasei Kogyo Kabushiki Kaisha Method for manufacturing a fine-patterned thick film conductor structure
JPS58126517A (ja) * 1982-01-22 1983-07-28 Stanley Electric Co Ltd 液晶素子用面状ヒ−タ
DE3526166C2 (de) * 1984-07-23 1996-05-02 Asahi Chemical Ind Bürstenloser Elektromotor und Verfahren zum Herstellen einer Spuleneinheit für diesen
DE3433251A1 (de) * 1984-08-16 1986-02-27 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zur herstellung von galvanischen lotschichten auf anorganischen substraten
US4613843A (en) * 1984-10-22 1986-09-23 Ford Motor Company Planar coil magnetic transducer
DE3510982A1 (de) * 1985-03-22 1986-09-25 Schering AG, Berlin und Bergkamen, 1000 Berlin Herstellung metallischer strukturen auf nichtleitern
JP2615151B2 (ja) * 1988-08-19 1997-05-28 株式会社村田製作所 チップ型コイル及びその製造方法
US6378199B1 (en) 1994-05-13 2002-04-30 Dai Nippon Printing Co., Ltd. Multi-layer printed-wiring board process for producing
EP0710062B1 (de) * 1994-05-13 2005-07-27 Dai Nippon Printing Co., Ltd. Mehrschichtige leiterplatte und ihre herstellung
US5907333A (en) * 1997-03-28 1999-05-25 Lexmark International, Inc. Ink jet print head containing a radiation curable resin layer
AT405591B (de) * 1997-10-03 1999-09-27 Schaffler & Co Heizelement und verfahren zu dessen herstellung
US6600404B1 (en) * 1998-01-12 2003-07-29 Tdk Corporation Planar coil and planar transformer, and process of fabricating a high-aspect conductive device
US6203871B1 (en) 1998-10-14 2001-03-20 Lexmark International, Inc. Encapsulant for leads in an aqueous environment
US7370403B1 (en) * 2000-06-06 2008-05-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating a planar spiral inductor structure having an enhanced Q value
US20030112110A1 (en) * 2001-09-19 2003-06-19 Mark Pavier Embedded inductor for semiconductor device circuit
KR20050079339A (ko) * 2004-02-05 2005-08-10 삼성에스디아이 주식회사 필드 에미터의 제조 방법
US7132628B2 (en) * 2004-03-10 2006-11-07 Watlow Electric Manufacturing Company Variable watt density layered heater
DE102007030414B4 (de) * 2007-06-29 2009-05-28 Leonhard Kurz Gmbh & Co. Kg Verfahren zur Herstellung einer elektrisch leitfähigen Struktur
US8193893B2 (en) * 2008-03-26 2012-06-05 International Business Machines Corporation Inductor having opening enclosed within conductive line and related method
DE102008024451A1 (de) * 2008-05-20 2009-11-26 Leonhard Kurz Stiftung & Co. Kg Elektrisch leitende Schichtstruktur und Verfahren zu deren Herstellung
US20110183130A1 (en) * 2008-09-25 2011-07-28 Nec Tokin Corporation Ferrite-provided body and fabrication method thereof
DE202012103517U1 (de) * 2012-09-14 2013-12-19 Dtg International Gmbh Linearmotor für eine Vorrichtung zum Prüfen von Leiterplatten und Vorrichtung zum Prüfen von Leiterplatten
CN104885298B (zh) 2012-12-12 2017-12-26 Ls电线有限公司 无线电力用天线以及具备该无线电力用天线的双模天线
KR102188450B1 (ko) * 2014-09-05 2020-12-08 삼성전기주식회사 파워 인덕터용 코일 유닛, 파워 인덕터용 코일 유닛의 제조 방법, 파워 인덕터 및 파워 인덕터의 제조 방법
KR101832545B1 (ko) * 2014-09-18 2018-02-26 삼성전기주식회사 칩 전자부품
CN107484330A (zh) * 2016-06-07 2017-12-15 鹏鼎控股(深圳)股份有限公司 高频铜银混合导电线路结构及其制作方法
KR101994757B1 (ko) * 2017-09-29 2019-07-01 삼성전기주식회사 박막형 인덕터
CN109247003A (zh) * 2018-04-12 2019-01-18 庆鼎精密电子（淮安）有限公司 电磁屏蔽膜及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1318654A (fr) * 1961-12-19 1963-02-22 Normacem Soc Procédé de fabrication de circuits électriques et circuits obtenus par ce procéde
US3269861A (en) * 1963-06-21 1966-08-30 Day Company Method for electroless copper plating
US3432922A (en) * 1967-04-05 1969-03-18 Nippon Kogaku Kk Method for producing resistances of the multi-layer type
US3504276A (en) * 1967-04-19 1970-03-31 American Mach & Foundry Printed circuit coils for use in magnetic flux leakage flow detection
US3560904A (en) * 1968-04-19 1971-02-02 Rolamite Technology Inc Electric coils
FR2045025A5 (en) * 1969-05-30 1971-02-26 Lignes Telegraph Telephon Thick-film circuits on flat substrates
US4017890A (en) * 1975-10-24 1977-04-12 International Business Machines Corporation Intermetallic compound layer in thin films for improved electromigration resistance
SE431805B (sv) * 1976-04-05 1984-02-27 Oki Electric Ind Co Ltd Termiskt skrivarhuvud
DE2659775C3 (de) * 1976-12-31 1980-07-10 Hermann Prof. Dr. 6301 Fernwald Wollnik Korrekturspulenanordnung zur Homogenisierung eines magnetischen Feldes zwischen zwei Polschuhflächen eines Magneten, sowie Verfahren zu ihrem Betrieb
US4159222A (en) * 1977-01-11 1979-06-26 Pactel Corporation Method of manufacturing high density fine line printed circuitry
US4259564A (en) * 1977-05-31 1981-03-31 Nippon Electric Co., Ltd. Integrated thermal printing head and method of manufacturing the same
JPS5953875B2 (ja) * 1978-06-14 1984-12-27 株式会社東芝 感熱記録ヘツド
CA1109927A (en) * 1978-06-26 1981-09-29 Edmund T. Marciniec Manufacture of thin film thermal print head

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19529592A1 (de) * 1995-08-11 1997-02-13 Ingbuero Gunter Langer Anordnung zur Reduzierung der elektromagnetischen Abstrahlung von Leiterkarten

Also Published As

Publication number Publication date
NL8006987A (nl) 1981-07-16
NL183380C (nl) 1988-10-03
NL183380B (nl) 1988-05-02
US4392013A (en) 1983-07-05
GB2066583B (en) 1984-03-21
GB2066583A (en) 1981-07-08
DE3048740A1 (de) 1981-09-17

Similar Documents

Publication Publication Date Title
DE3048740C2 (de) Verfahren zum Herstellen einer feingerasterten Dickfilm-Leiterbahnenanordnung
EP0916237B1 (de) Verfahren zur herstellung von verbindungsleitern
DE69730629T2 (de) Leiterplatte und Elektronikkomponente
DE2702844C2 (de) Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung
DE69531373T2 (de) Induktivität und zugehöriges Herstellungsverfahren
DE60002879T2 (de) Schaltungsanordnung mit integrierten passiven bauteilen und verfahren zu deren herstellung
DE102006050890B4 (de) Verfahren zur Herstellung einer Leiterplatte mit feinen Leiterstrukturen und lötaugenfreien Durchkontaktierungen
DE60130199T2 (de) Verfahren zur bildung einer hochfrequenzantenne aus leitfähigen tinten
DE1815202A1 (de) Verfahren zur Herstellung mehrschichtiger Schaltungskarten
DE3700910C2 (de)
DE2355471A1 (de) Aus mehreren ebenen bestehende packung fuer halbleiterschaltungen
DE19645854A1 (de) Verfahren zur Herstellung von Leiterplatten
DE69935333T2 (de) Verbessertes verfahren zur herstellung leitender spuren und so hergestellte gedruckte leiterplatten
DE102004052909A1 (de) Gedruckte Leiterplatte mit einem Sensor für ein schwaches Magnetfeld und Verfahren zur Herstellung
DE2059425A1 (de) Partieller Aufbau von gedruckten Mehrlagenschaltungen
DE3700912C2 (de)
DE4203114A1 (de) Bandtraeger fuer halbleitergeraete und verfahren zur herstellung desselben
EP0584386A1 (de) Leiterplatte und Herstellungsverfahren für Leiterplatten
DE1085209B (de) Gedruckte elektrische Leiterplatte
DE3045280C2 (de) Verfahren zur Bildung von elektrischen Leiterbahnen auf einem isolierenden Substrat
DE2251829A1 (de) Verfahren zur herstellung metallisierter platten
CH628195A5 (en) Printed-circuit board having at least two wiring layers
DE2515875A1 (de) Gedruckte schaltung und verfahren zu ihrer herstellung
DE3006117C2 (de) Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen
DE2838982A1 (de) Verfahren zum herstellen von mehrebenen-leiterplatten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H05K 3/12

D2 Grant after examination
8363 Opposition against the patent
8365 Fully valid after opposition proceedings