DE19529592A1 - Anordnung zur Reduzierung der elektromagnetischen Abstrahlung von Leiterkarten - Google Patents

Anordnung zur Reduzierung der elektromagnetischen Abstrahlung von Leiterkarten

Info

Publication number
DE19529592A1
DE19529592A1 DE1995129592 DE19529592A DE19529592A1 DE 19529592 A1 DE19529592 A1 DE 19529592A1 DE 1995129592 DE1995129592 DE 1995129592 DE 19529592 A DE19529592 A DE 19529592A DE 19529592 A1 DE19529592 A1 DE 19529592A1
Authority
DE
Germany
Prior art keywords
mvs
conductive
conductor tracks
arrangement
electromagnetic radiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE1995129592
Other languages
English (en)
Inventor
Gunter Dipl Ing Langer
Hubert Dipl Ing Loeckert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INGENIEURBUERO GUNTER LANGER 01728 BANNEWITZ DE
INGBUERO GUNTER LANGER
ZF Electronics GmbH
Original Assignee
INGENIEURBUERO GUNTER LANGER 01728 BANNEWITZ DE
INGBUERO GUNTER LANGER
ZF Electronics GmbH
Cherry Mikroschalter GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by INGENIEURBUERO GUNTER LANGER 01728 BANNEWITZ DE, INGBUERO GUNTER LANGER, ZF Electronics GmbH, Cherry Mikroschalter GmbH filed Critical INGENIEURBUERO GUNTER LANGER 01728 BANNEWITZ DE
Priority to DE1995129592 priority Critical patent/DE19529592A1/de
Publication of DE19529592A1 publication Critical patent/DE19529592A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0263High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/1028Thin metal strips as connectors or conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/044Solder dip coating, i.e. coating printed conductors, e.g. pads by dipping in molten solder or by wave soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

Die Erfindung betrifft die Reduzierung elektromagnetischer Abstrahlung von Leiterkarten oder anderer Träger elektro­ nischer Schaltungen durch Maßnahmen am Layout nach dem Oberbegriff des Anspruchs 1.
Leiterkarten oder andere Träger elektronischer Schaltun­ gen können auf Grund der Schaltvorgänge ihrer digitalen elektronischen Schaltungen hochfrequente elektromagneti­ sche Wellen abstrahlen. Die Frequenz der Abstrahlung liegt im MHz bis GHz Bereich. Besonders hohe Abstrahlungswerte erzeugen schnelle, mit hoher Frequenz (MHz) periodisch arbeitende Digitalschaltungen insbesondere Schaltungen, die Mikrorechner enthalten.
Durch Vorschriften zur elektromagnetischen Verträglichkeit (EMV) werden Grenzwerte für Geräte festgelegt. Um die vom Gesetzgeber geforderten Grenzwerte einzuhalten, sind vom Gerätehersteller an den Geräten bzw. Baugruppen bestimmte Maßnahmen zur EMV erforderlich.
Es sind eine Vielzahl von Maßnahmen zur Schirmung und Filterung bekannt. Maßnahmen, die direkt auf Leiterkarten speziell am Layout angewendet werden, stehen noch an den Anfängen.
Eine Maßnahme, die auf Leiterkarten ausgeführt wird, ist die flächenförmige Ausbildung von Masse-(M), Versorgungs­ spannungs-(V) und Schirm(S)-Leiterzügen (im weiteren MVS- Leiterzüge). Durch die Verwendung breiter Leiterstreifen verringern sich der Widerstand und die Induktivität für die im Nanosekundenbereich ablaufenden Schaltvorgänge der digitalen integrierten Schaltkreise (IC). Damit werden die hochfrequenten Störspannungen längs des MVS-Systems, die Quelle für die elektromagnetischen Abstrahlungen sind, verringert.
Theoretische Modellvorstellungen zur HF-Stromverteilung in Leitern besagen, daß hochfrequente oder pulsförmige Ströme hoher Stromanstiegsgeschwindigkeit nur in der Ober­ fläche von Leitern fließen und nicht in den inneren Quer­ schnitt eindringen. Dieses Verhalten wird als Stromver­ drängungs- oder Skineffekt bezeichnet. Dünne folienähn­ liche Leiter sind deshalb günstiger als kompakte, dicke Leiter, da diese bei gleichem Materialeinsatz eine größere Oberfläche besitzen.
Aus diesem Grund ist nach bisheriger Auffassung der Fachwelt eine flächenförmige Verbreiterung von MVS- Leiterzügen günstig, da damit hauptsächlich nur die zur Leitfähigkeit beitragende Oberfläche vergrößert wird. Besonders günstig ist diese Strategie bei Multilayer- Karten realisierbar, denn eine geschlossene Lage und damit eine größere folienartige Fläche kann als Masse oder als Leiterzug für Versorgungspannung oder Schirmung ausgebil­ det werden.
Bei ein- oder zweilagigen Leiterkarten sind der Verbreite­ rung von MVS-Leitungen praktische Grenzen gesetzt. Die verfügbare Fläche der Leiterkarte muß zwischen Signallei­ tungen und MVS-Leitungen aufgeteilt werden. An Orten hoher Signalleiterzugdichte, wie Mikrorechner-IC, sind meist nur schmale Leitungen für MVS realisierbar.
In der Praxis kann durch eine engere innere Vermaschung der MVS-Leiterzüge unter Zuhilfenahme von Drahtbrücken eine Verbesserung erzielt werden. Weitere Maßnahmen können nach dem Stand der Technik nur an den Schnittstellen zur Leiterkarte (Filter) oder außerhalb der Leiterkarte z. B. als Schirmung ausgeführt werden.
Als Barriere bei der Suche nach wirksameren Lösungen gilt gegenwärtig der theoretische Zusammenhang, wonach der Skineffekt die Nutzung des vollen Leiterquerschnitts nicht zuläßt.
Aufgabe der Erfindung ist es deshalb, wirksame Mittel zur Verringerung der elektromagnetischen Abstrahlung vorzu­ schlagen, die einen verringerten Flächenbedarf haben und direkt auf Leiterkarten und speziell am Layout anwendbar sind.
Eine erfindungsgemäße Lösung dieser Aufgabe ist im Patent­ anspruch 1 angegeben. Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Es wurde gefunden, daß entgegen den Erkenntnissen des Standes der Technik eine Querschnittserhöhung durch Er­ höhung der Dicke der Leiterbahnen der auf der Leiterkarte ausgeführten schnellen digitalen elektronischen Schaltung mit Anstiegszeiten, die mindestens im ns-Bereich liegen, zur Verringerung der MVS-Längsspannungen und damit der elektromagnetischen Abstrahlung führt.
Die Ursache dafür besteht darin, daß für die beschriebenen Anwendungsbedingungen der Skineffekt nicht mehr bzw. nur noch abgeschwächt wirksam ist und damit für die Leitungs­ vorgänge auch der innere Querschnitt der MVS-Leiterbahnen einbezogen wird.
Nach dem Stand der Technik wird ausgehend vom Skin-Effekt eine Erhöhung der Dicke von MVS-Leitungen auf Leiterkarten nicht durchgeführt. Die Dicke der Leiterbahnen ist hier fest vorgegeben mit üblicherweise 35 µm.
Wesentlich für die Wirksamkeit der Lehre der Erfindung ist, daß die höhere Dicke von MVS-Leiterbahnen bzw. Lei­ terflächen im Layoutbereich von schnellen digitalen Schaltungen mit den vorgenannten Anstiegszeiten, speziell von Mikrorechnerschaltungen, ausgeführt sein müssen.
Um die volle erfindungsgemäße Wirkung zu erreichen, muß eine Materialstärke von ca. 150 µm Kupfer vorgesehen werden.
Die Schichtdickenerhöhung kann im gesamten Layout der Digitalschaltung (Mikrorechner) (einschließlich der Sig­ nalleitungen) oder nur für MVS-Leitungen (ohne Signallei­ tungen) oder nur für kritische Abschnitte der MVS-Leitun­ gen erfolgen.
Dabei sind kritische Abschnitte der MVS-Leitungen schmale Bereiche mit hohem Widerstand.
Nachfolgend sollen einige Realisierungsvarianten für die Erhöhung der Leiterzugdicke genannt werden.
Dabei kann einmal eine höhere Dicke des Leitungsmaterials (z. B. Grundkupfer) im gesamten Leiterkartenbereich vorge­ sehen werden.
Zum anderen können für das Auftragen von Schichten 3 Be­ reiche unterschieden werden, nämlich
  • - auf der gesamten Leiterkarte für alle Leiterzüge und Leiterflächen,
  • - für ausgewählte Leiterführungen, z. B. alle Masselei­ tungen und
  • - auf kritischen Abschnitten einzelner MVS-Leiterzüge.
Nach folgenden Vorgehensweisen können leitfähige Schichten auf die Leiterzüge bzw. Flächenbereiche aufgebracht wer­ den:
  • - galvanische Verstärkung des Grundkupfers mit leit­ fähigem Material
  • - Aufkleben von leitfähigen Folien mit leitfähigem Kleber
  • - Aufdrucken von Leitlack oder leitfähigen, aushärtenden Kunststoffen
  • - Aufschmelzen von leitfähigem Material
  • - Einbringen von isolierten oder nicht isolierten Draht­ brücken ins Layout
  • - Weglassen von Lötstopplack im Layout auf der Lötseite und Auftrag von Zinn im Schwallbad
  • - Heißluftverzinnung der entsprechenden Bereiche
  • - Chemisches Abscheiden von Metallen aus Flüssigkeiten
  • - Einsetzen von MVS-Bauteilen als SMD-Bauteile (Stanz­ abfälle)
  • - Aufsintern von Material.
Selbstverständlich können neben Kupfer in analoger Weise auch andere leitfähige Materialien eingesetzt werden.
Weitere Einzelheiten, Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung eines Ausführungsbeispiels unter Bezugnahme auf die zugehörige Zeichnung mit Fig. 1 und 2.
Das Aufschmelzen von leitfähigem Material soll bei diesem Ausführungsbeispiel analog oder in Verbindung mit dem SMD- Reflowlötverfahren erfolgen. Dabei können auf kritische Abschnitte einzelner MVS-Leitungen Zinn bzw. spezielle Legierungen aufgetragen werden.
Mit bekannten Siebdruckeinrichtungen wird SMD-Lötpaste auf kritische Abschnitte von MVS-Leitungen aufgetragen. Mit einer Reflowlötanlage kann dieser Auftrag aufgeschmol­ zen werden.
Diese Vorgänge können bei SMD-Leiterkarten gemeinsam mit den entsprechenden Arbeitsschritten der SMD-Technologie ausgeführt werden.
Um lange, spaltförmige Öffnungen in der Siebdruckmaske zu vermeiden, können die Aufdruckflächen unterbrochen werden. Am Ort der Unterbrechung wird die Leitfähigkeit durch eine Verbreiterung der Leiterfläche realisiert.
Fig. 1 zeigt einen erfindungsgemäß mittels Auftrag 4 verstärkten schmalen Bereich 1 des Leiterzuges 3 am IC- Anschluß 6, der in einen breiten Bereich 2 des MVS-Leiters 3 übergeht. Dieser breite Bereich 2 ist in 35 µm Grund­ kupfer ausgeführt.
Fig. 2 veranschaulicht die Unterbrechung des Aufdrucks 4 auf dem schmalen Bereich 1 des Leiterzuges 3. Am Ort der Unterbrechung 5 kommt es wieder zur Verbreiterung 2 des Leiterzuges.

Claims (3)

1. Anordnung zur Reduzierung der elektromagnetischen Ab­ strahlung von Leiterkarten mit auf der Leiterkarte ausge­ führten schnellen digitalen elektronischen Schaltungen mit Anstiegszeiten, die mindestens im ns-Bereich liegen, unter Nutzung von Masse-, Versorgungsspannungs- und Schirm (MVS)-Leiterzügen, dadurch gekennzeichnet, daß die bislang aufgrund des Skineffektes flächig ausgeführten MVS-Leiterbahnen (3) oder Flächenbereiche (2) in diskreten Abschnitten kompakt (1, 4) mit einer bisher unüblichen Dicke von größer 35 µm Kupfer oder eines Materials/einer Materialkombination entsprechender Leitfähigkeit ausgebildet sind, wobei zur Erreichung der vollen Wirksamkeit die Materialstärke ca. 150 µm beträgt.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Erhöhung der Schichtdicken der Leiterbahnen (3) bzw. Flächenbereiche (2) im gesamten Layout der Digitalschaltung einschließlich der Signallei­ terzüge oder nur für MVS-Leiterbahnen ohne die Signallei­ tungen oder nur für kritische Abschnitte der MVS-Leiterbahnen erfolgt.
3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schichtdickenverstärkung (4) realisiert wird durch
  • a) galvanische Verstärkung des Grundkupfers mit leitfähigem Material,
  • b) Aufkleben von leitfähigen Folien mit leitfähigem Kleber,
  • c) Aufdrucken von Leitlack oder leitfähigen, aushärtenden Kunststoffen,
  • d) Aufschmelzen von leitfähigem Material
  • e) Einbringen von isolierten oder nicht isolierten Draht­ brücken ins Layout,
  • f) Weglassen von Lötstopplack im Layout auf der Lötseite und Auftrag von Zinn im Schwallbad,
  • g) Heißluftverzinnen der entsprechenden Bereiche,
  • h) Chemisches Abscheiden von Metallen aus Flüssigkeiten,
  • i) Einsetzen von MVS-Bauteilen als SMD-Bauteile (Stanz­ teile)
  • k) Aufsintern von Material.
DE1995129592 1995-08-11 1995-08-11 Anordnung zur Reduzierung der elektromagnetischen Abstrahlung von Leiterkarten Ceased DE19529592A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1995129592 DE19529592A1 (de) 1995-08-11 1995-08-11 Anordnung zur Reduzierung der elektromagnetischen Abstrahlung von Leiterkarten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1995129592 DE19529592A1 (de) 1995-08-11 1995-08-11 Anordnung zur Reduzierung der elektromagnetischen Abstrahlung von Leiterkarten

Publications (1)

Publication Number Publication Date
DE19529592A1 true DE19529592A1 (de) 1997-02-13

Family

ID=7769281

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1995129592 Ceased DE19529592A1 (de) 1995-08-11 1995-08-11 Anordnung zur Reduzierung der elektromagnetischen Abstrahlung von Leiterkarten

Country Status (1)

Country Link
DE (1) DE19529592A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE6901829U (de) * 1969-01-18 1969-07-03 Licentia Isolierstoffplatte mit beidseitig aufgebrachten elektrisch leitenden bahnen
DE3048740C2 (de) * 1979-12-27 1983-05-26 Asahi Kasei Kogyo K.K., Osaka Verfahren zum Herstellen einer feingerasterten Dickfilm-Leiterbahnenanordnung
DE4425803A1 (de) * 1993-08-11 1995-02-16 Siemens Ag Oesterreich Leiterplatte

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE6901829U (de) * 1969-01-18 1969-07-03 Licentia Isolierstoffplatte mit beidseitig aufgebrachten elektrisch leitenden bahnen
DE3048740C2 (de) * 1979-12-27 1983-05-26 Asahi Kasei Kogyo K.K., Osaka Verfahren zum Herstellen einer feingerasterten Dickfilm-Leiterbahnenanordnung
DE4425803A1 (de) * 1993-08-11 1995-02-16 Siemens Ag Oesterreich Leiterplatte

Similar Documents

Publication Publication Date Title
EP0605800B1 (de) Verfahren zum Herstellen von Widerständen aus Verbundmaterial und insbesondere nach diesem Verfahren hergestellte Widerstände
DE69615038T2 (de) Verfahren zur oberflächenmontage eines kühlkörpers auf einer leiterplatte
DE4339551C1 (de) Widerstand in SMD-Bauweise und Verfahren zu seiner Herstellung sowie Leiterplatte mit solchem Widerstand
DE69016441T2 (de) Mehrschichtleiterplatte, welche hochfrequenzinterferenzen von hochfrequenzsignalen unterdrückt.
DE3426278C2 (de) Leiterplatte
DE4417586A1 (de) Familie von demontierbaren Hybridanordnungen unterschiedlicher Größe mit Mikrowellenbandbreitenverbindern
DE69620273T2 (de) Verfahren zur Herstellung von Abstandshaltern auf einer elektrischen Leiterplatte
DE69704678T2 (de) Verfahren zum herstellen einer leiterplatteranordnung mit zinn/bleischicht
DE2509912B2 (de) Elektronische Dünnfilmschaltung
DE4036079A1 (de) Elektronisches bauteil und elektronische vorrichtung mit einem derartigen bauteil
DE9015206U1 (de) Widerstandsanordnung in SMD-Bauweise
DE19529592A1 (de) Anordnung zur Reduzierung der elektromagnetischen Abstrahlung von Leiterkarten
DE1591581C3 (de) Mikrowellen-Schattkreis in Triplate-Technik
DE60209712T2 (de) Gedruckte leiterplatte
DE19613587C2 (de) Anordnung zur Blockierung der elektromagnetischen Abstrahlung bei Leiterkarten und integrierten Schaltkreisen
DE4008658C2 (de)
DE19543894A1 (de) Verfahren und Vorrichtung zum Kontaktieren eines Plattierungsbalkens ohne Kontaktkupfer freizulegen oder die Kontaktflächenplattierung zu überarbeiten
DE2214163A1 (de) Elektrische schaltungsanordnung
DE3420497A1 (de) Verfahren zum schaltungsmaessigen ergaenzen einer in dickschichttechnik beschalteten dickschichtschaltungsplatine sowie mit hilfe dieses verfahrens hergestellte abstimmvorrichtung
DE1665395B1 (de) Verfahren zur herstellung gedruckter leiterplatten
EP0800338B1 (de) Anordnung zur Reduzierung der elektromagnetischen Abstrahlung bei Leiterkarten und anderen Trägern elektronischer Schaltungen
DE1766474B1 (de) Stromzufuehrleitung fuer in gedruckten Schaltungen angeordnete integrierte Schaltkreise
DE4217425A1 (de) Baugruppenträger für EMV-sichere elektrische Schaltungen und Verfahren zur Herstellung eines solchen Baugruppenträgers
DE10228756A1 (de) Leiterplatte, Leiterplattenanordnung und Verwendung der Leiterplatte
DE19955537B4 (de) Verfahren zur Herstellung eines Trägerelementes für einen IC-Baustein

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection