DE2702844C2 - Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung - Google Patents

Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung

Info

Publication number
DE2702844C2
DE2702844C2 DE2702844A DE2702844A DE2702844C2 DE 2702844 C2 DE2702844 C2 DE 2702844C2 DE 2702844 A DE2702844 A DE 2702844A DE 2702844 A DE2702844 A DE 2702844A DE 2702844 C2 DE2702844 C2 DE 2702844C2
Authority
DE
Germany
Prior art keywords
layers
insulating material
printed circuit
signal
multilayer printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2702844A
Other languages
English (en)
Other versions
DE2702844A1 (de
Inventor
Kenneth James Binghamton N.Y. Varker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2702844A1 publication Critical patent/DE2702844A1/de
Application granted granted Critical
Publication of DE2702844C2 publication Critical patent/DE2702844C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

a) beidseitiges Auflaminieren von Isolierstoffschichten (11, 13) auf eine als Basis dienende elektrisch leitende Masse-Ebene (15),
b) Aushärten der Isolierstoffschichten,
c) Auflaminieren einer elektrisch leitenden Signal-Ebene (17,19) auf jede der Isolierstoffschienten,
d) Auflaminieren einer Isolierstoffschicht (21, 23) auf die elektrisch leitenden Signal-Ebenen,
e) Aushärten der im Schritt d) auflaminierten Isolierstoffschichten,
f) selektives Anbringen von Bohrungen (25,27,29, 31) in den im Schritt d) auflaminierten Isolierstoffschichten mittels Laserstrahl,
g) Plattieren einer elektrisch leitenden Signal-Ebene (33, 35) auf die im Schritt d) auflaminierten Isolierstoffschichten und auf die im Schritt f) erzeugten Bohrwandungen, über die die Signal-Ebenen miteinander verbunden werden,
h) Zusammenlaminieren mehrerer der in den Schritten a) bis g) erzeugten Untereinheiten zu einer vielschichtigen gedruckten Schaltung.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in der im Verfahrensschritt h) erhaltenen vielschichtigen gedruckten Schaltung Bohrungen angebracht werden, die sich durch die gesamte Dicke der gedruckten Schaltung erstrecken und auf deren Wandungen ein Metall aufplattiert wird.
Die Erfindung betrifftjein Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung mit mindestens einer elektrisch leitenden Masse-Ebene und mehreren davon und voneinander durch Isolierstoffschichten getrennten Signal-Ebenen, die über Öffnungen in den Isolierstoffschichten selektiv miteinander verbunden sind.
Es ist bekannt, bei der Herstellung vielschichtiger gedruckter Schaltungen die Öffnungen in den Isolierstoffschichten durch Ätzen zu erzeugen (deutsche Auslegeschrift 12 71235, französische Patentschrift 13 60 445, deutsche Offenlegungsschrift 23 15 845) und auf den Wandungen der Öffnungen Metalle abzuscheiden (deutsche Patentschriften 15 40 297 und 19 24 775). Die US-Patentschrift 35 62 009 vermittelt die technische Lehre, vielschichtige gedruckte Schaltungen mit leitenden Signal-Ebenen, die durch Öffnungen von Isolierschichten verbunden sind, so herzustellen, daß die Öffnungen durch Laserstrahlbohrungen durch sämtliche Schichten hindurchgehend in die Anordnung eingefügt werden. Dieses Verfahren hat den Nachteil, daß für die in die Isolierschichten eingefügten Öffnungen, welche die leitenden Verbindungen aufnehmen, eine sehr genaue Ausrichtung erforderlich ist. Damit die gewünschten Verbindungen zwischen den verschiedenen leitenden Bereichen einer Schaltung zustande kommen, muß die Genauigkeit der Ausrichtung der Öffnungen um so größer sein, je größer die Dichte einer Schaltungsordnung gewählt wird.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung anzugeben, durch das das Ausrichten der verschiedenen elektrisch leitenden Ebenen
ίο untereinander vereinfacht und dadurch die Ausbeute beim Herstellungsprozeß erhöht wird.
Die genannte Aufgabe wird gelöst durch ein Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung mit mindestens einer elektrisch leitenden Masse-Ebene und mehreren davon und voneinander durch Isolierstoffschichten getrennten Signal-Ebenen, die über Öffnungen in den Isolierstoffschichten selektiv miteinander verbunden sind, welches Verfahren durch die Kombination folgender Verfahrensschritte gekennzeichnet ist:
a) beidseitiges Auflaminieren von Isolierstoff schichten (11, 13) auf eine als Basis dienende elektrisch leitende Masse-Ebene (15),
b) Aushärten der Isolierstoffschichten,
c) Auflaminieren einer elektrisch leitenden Signal-Ebene (IV, 19) auf jede der Isolierstoffschichten,
d) Auflaminieren einer Isolierstoffschicht (21, 23) auf die elektrisch leitenden Signal-Ebenen,
e) Aushärten der im Schritt d) auflaminierten Isolierstoffschichten,
f) selektives Anbringen von Bohrungen (25,27,29,31) in den im Schritt d) auflaminierten Isolierstoffschichten mittels Laserstrahl,
g) Plattieren einer elektrisch leitenden Signal-Ebene (33, 35) auf die im Schritt d) auflaminierten Isolierstoffschichten und auf die im Schritt f) erzeugten Bohrwandungen, über die die Signal-Ebenen miteinander verbunden werden,
h) Zusammenlaminieren mehrerer der in den Schritten a) bis g) erzeugten Untereinheiten zu einer "vielschichtigen gedruckten Schaltung.
Ein Ausführungsbeispiel der Erfindung wird anhand von Abbildungen näher erläutert, von denen zeigen
Fig. 1 bis 5 Querschnittsdarstellungen von Teilen einer gedruckten Schaltung, die in mehreren Verfahrensschritten hergestellt wird.
Die in Fig. 1 im Querschnitt dargestellte Anordnung besteht aus einer Masse-Ebene 15 aus elektrisch leitendem Material, die beidseitig durch dielektrische Schichten 11 und 13 bedeckt wird. Die Masse-Ebene 15 kann z.B. aus einer Kupferschicht von 7,5 · 1O-2 mm bestehen. Die dielektrischen Schichten 11 und 13 können z. B. aus Epoxyglas mit der Dicke von 3 · 10-' mm bestehen.
Nach geeigneter Verbindung der dielektrischen Schichten 11 und 13 mit der Masse-Ebene 15 und anschließender Aushärtung werden die ersten Isolierschichten 11 und 13 durch die leitenden ersten Signal-Ebenen 17 und 19 bedeckt. Diese in Schaltkreisform angeordneten Signal-Ebenen 17 und 19 können entweder durch einen additiven oder subtraktiven Vorgang hergestellt werden, abhängig von den Erfordernissen eines Systems. Wenn z. B. ein subtraktiver Vorgang benützt wird, können die ersten Isolierschichten 11 und 13 durch Kupferschichten der Dicke von 5 · 10-2mm bedeckt werden, die dann durch Anwen-
dung der subtraktiven Herstellungstechnik in die gewünschte Schaltkreisform gebracht werden.
Nach Herstellung der ersten leitenden Signal-Ebenen 17 und 19 werden gemäß der Darstellung nach Fig.3 die dielektrischen Schichten 2J und 23 auf den ersten leitenden Signal-Ebenen 17 und 19 angeordnet Die dielektrischen Isolierschichten können aus imprägniertem Epoxyglas bestehen, deren Dicke dem System angepaßt ist Die Dicke der dielektrischen Schichten 21 und 23 kann 1,4 - 10-' mm betragen. Nach Anordnung der leitenden Signal-Ebenen 17 und 19 ist es notwendig, die nächste Schaltkreisebene mit den Schaltkreisen der vorher festgelegten Schaltkreisebenen herzustellen. In diesem Bereich werden die dafür erforderlichen Durchgangslöcher als »Blindöffnuiigen« bezeichnet, weil die Öffnung nicht durch die ganze Anordnung hindurchgeführt wird, sondern weil sie vorzugsweise die Signal-Ebenen 17 und 19 erreichen. Der Zweck dieser Ausführung wird erläutert anhand der Fig.4, nach deren Darstellung die Öffnungen 25 und 27 wahlweise in der dielektrischen Schicht 21 angeordnet sind, um Durchgänge zu der Signal-Ebene 17 zu bilden. Jn gleicher Weise bilden die Durchgänge 29 und 31 in der dielektrischen Schicht 23 Verbindungen zur Signal-Ebene 19.
Eine der Schwierigkeiten, die bei der Herstellung von Durchgangsöffnungen, deren Durchmesser zwischen 1 ■ 10-' mm bis 1 · 10-5mm betragen kann, besteht darin, daß die Durchgangsöffnung die leitende Signal-Ebene erreicht, daß sie diese jedoch nicht vollständig durchdringt oder eine nicht ausbesserungsfähige Unterbrechung der Signal-Ebene bewirkt. Es wurde festgestellt, daß eine gewünschte Regelung bei der Herstellung der Durchgangsöffnung durch die Anwendung von Laserstrahlbohren erhalten wird, durch welche die gewünschte Ausnehmung in der dielektrischen Schicht 21 und 23 erhalten wird, ohne die aus leitendem Kupfermaterial bestehenden Signalwege der Signal-Ebenen 17, 19 zu durchdringen. Dadurch wird das vorher bestehende Problem vermieden, bei dem Versuch Blindöffnungen herzustellen, eine leitende Signal-Ebene vollständig zu durchbohren.
Der nächste Herstellungsvorgang wird durch F i g. 5 erläutert Gemäß dieser Darstellung wird ein zusätzliches Paar von Signal-Ebenen 33, 35 auf die dielektrischen Schichten 21, 23 gelegt Durch additive oder subtraktive Herstellungsverfahren können diese leitenden Signal-Ebenen 33, 35 in Schaltkreise unterteilt werden. Wenn die Signal-Ebenen 33,35 hergestellt sind, ergibt sich durch das Aufplattieren sowohl eine Bedeckung der Isolierschichten 21, 23 als auch eine Füllung der Durchgangsöffnungen 25, 27 und 29, 31. Durch diese Verbindung besteht eine genau bestimmte Vereinigung der vier Signal-Ebenen 17, 19, 33 und 35 und einer Masse-Ebene 15, die durch den Herstellungsvorgang der übrigen Schichten unbeeinflußt bleibt Deshalb ist es möglich, zwei oder mehr der Schichtanordnungen zu einer gedruckten Schaltungsanordnung zusammenzufassen, die aus mehreren Ebenen für das Bezugspotential, die Versorgungsspannung und die Signale besteht die auf die größenstabile Masse-Ebene 15 aufgebaut sind.
Nach Herstellung der mehrschichtigen Schaltkreisanordnung können die notwendigen, nicht dargestellten Durchgangslager gebildet werden, welche die ganze mehrschichtige Anordnung durchdringen. Diese Durchgangslöcher dienen der Aufnahme von Leitungsverbindungen zu inneren leitenden Ebenen.
Aus dem beschriebenen Herstellungsvorgang geht hervor, daß die Ebenen mit einer stabilen Unterlage verbunden sind. Daraus ergibt sich die Möglichkeit, große Schaltkreisanordnungen mit großer Schaltkreisdichte, hoher Qualität und Betriebssicherheit herzustellen.
Hierzu 1 Blatt Zeichnungen

Claims (1)

Patentansprüche:
1. Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung mit mindestens einer elektrisch leitenden Masse-Ebene und mehreren davon und voneinander durch Isolierstoffschichten getrennten Signal-Ebenen, die über Öffnungen in den Isolierstoffschichten selektiv miteinander verbunden sind, gekennzeichnet durch die Kombination folgender Verfahrensschritte:
DE2702844A 1976-03-30 1977-01-25 Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung Expired DE2702844C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/671,796 US4030190A (en) 1976-03-30 1976-03-30 Method for forming a multilayer printed circuit board

Publications (2)

Publication Number Publication Date
DE2702844A1 DE2702844A1 (de) 1977-10-13
DE2702844C2 true DE2702844C2 (de) 1984-01-12

Family

ID=24695923

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2702844A Expired DE2702844C2 (de) 1976-03-30 1977-01-25 Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung

Country Status (3)

Country Link
US (1) US4030190A (de)
DE (1) DE2702844C2 (de)
FR (1) FR2346940A1 (de)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4201616A (en) * 1978-06-23 1980-05-06 International Business Machines Corporation Dimensionally stable laminated printed circuit cores or boards and method of fabricating same
US4327247A (en) * 1978-10-02 1982-04-27 Shin-Kobe Electric Machinery Co., Ltd. Printed wiring board
US4221047A (en) * 1979-03-23 1980-09-09 International Business Machines Corporation Multilayered glass-ceramic substrate for mounting of semiconductor device
JPS55130198A (en) * 1979-03-30 1980-10-08 Hitachi Ltd Hybrid integrated circuit board for tuner
US4446188A (en) * 1979-12-20 1984-05-01 The Mica Corporation Multi-layered circuit board
US4388136A (en) * 1980-09-26 1983-06-14 Sperry Corporation Method of making a polyimide/glass hybrid printed circuit board
US4464704A (en) * 1980-09-26 1984-08-07 Sperry Corporation Polyimide/glass-epoxy/glass hybrid printed circuit board
EP0052738A1 (de) * 1980-11-25 1982-06-02 Contraves Ag Leiterplatte
JPS5797970U (de) * 1980-12-08 1982-06-16
US4373778A (en) * 1980-12-30 1983-02-15 International Business Machines Corporation Connector implemented with fiber optic means and site therein for integrated circuit chips
US4500389A (en) * 1981-04-14 1985-02-19 Kollmorgen Technologies Corporation Process for the manufacture of substrates to interconnect electronic components
DE3210826C2 (de) * 1982-03-24 1985-09-26 Siemens AG, 1000 Berlin und 8000 München Übertragungsleitung, bestehend aus einer Mehrlagenleiterplatte
JPS598397A (ja) * 1982-06-28 1984-01-17 インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン 封入ワイヤ回路板の製造方法
US4554405A (en) * 1982-06-28 1985-11-19 International Business Machines Corporation High density encapsulated wire circuit board
US4544801A (en) * 1982-06-28 1985-10-01 International Business Machines Corporation Circuit board including multiple wire photosensitive adhesive
US4662963A (en) * 1982-06-28 1987-05-05 International Business Machines Corporation Method of manufacturing high density encapsulated wire circuit board
US4495479A (en) * 1982-10-22 1985-01-22 International Business Machines Corporation Selective wiring for multilayer printed circuit board
JPS59195798U (ja) * 1983-06-10 1984-12-26 インターナシヨナル ビジネス マシーンズ コーポレーシヨン 多層プリント配線板
US4539058A (en) * 1983-12-12 1985-09-03 International Business Machines Corporation Forming multilayer ceramic substrates from large area green sheets
EP0164564A1 (de) * 1984-05-18 1985-12-18 Siemens Aktiengesellschaft Anordnung zur Sacklocherzeugung in einem laminierten Aufbau
US4645552A (en) * 1984-11-19 1987-02-24 Hughes Aircraft Company Process for fabricating dimensionally stable interconnect boards
JPS61220499A (ja) * 1985-03-27 1986-09-30 株式会社日立製作所 混成多層配線基板
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
US4927477A (en) * 1985-08-26 1990-05-22 International Business Machines Corporation Method for making a flush surface laminate for a multilayer circuit board
US4799128A (en) * 1985-12-20 1989-01-17 Ncr Corporation Multilayer printed circuit board with domain partitioning
US4868350A (en) * 1988-03-07 1989-09-19 International Business Machines Corporation High performance circuit boards
JP2760829B2 (ja) * 1989-01-13 1998-06-04 株式会社日立製作所 電子基板
DE3914727A1 (de) * 1989-04-28 1990-10-31 Schering Ag Mehrlagen-leiterplatten fuer feinleiter und verfahren zu ihrer herstellung
US5061824A (en) * 1989-08-23 1991-10-29 Ncr Corporation Backpanel having multiple logic family signal layers
US5127986A (en) * 1989-12-01 1992-07-07 Cray Research, Inc. High power, high density interconnect method and apparatus for integrated circuits
US5185502A (en) * 1989-12-01 1993-02-09 Cray Research, Inc. High power, high density interconnect apparatus for integrated circuits
US5142775A (en) * 1990-10-30 1992-09-01 International Business Machines Corporation Bondable via
US5840402A (en) * 1994-06-24 1998-11-24 Sheldahl, Inc. Metallized laminate material having ordered distribution of conductive through holes
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US6016005A (en) * 1998-02-09 2000-01-18 Cellarosi; Mario J. Multilayer, high density micro circuit module and method of manufacturing same
US6834426B1 (en) * 2000-07-25 2004-12-28 International Business Machines Corporation Method of fabricating a laminate circuit structure
JP3922239B2 (ja) * 2002-12-26 2007-05-30 株式会社デンソー ガス濃度検出装置
CN100475012C (zh) * 2003-07-08 2009-04-01 通道系统集团公司 中间板的制造方法
KR20070107746A (ko) 2005-03-01 2007-11-07 엑스2와이 어테뉴에이터스, 엘.엘.씨 내부 중첩된 조절기

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1360445A (fr) * 1962-05-21 1964-05-08 Curran Ind Structure de circuit électrique et procédé de fabrication de ladite structure
US3319317A (en) * 1963-12-23 1967-05-16 Ibm Method of making a multilayered laminated circuit board
US3562009A (en) * 1967-02-14 1971-02-09 Western Electric Co Method of providing electrically conductive substrate through-holes
US3508330A (en) * 1967-04-06 1970-04-28 Gen Dynamics Corp Method of fabricating multitube electronic circuit boards
US3509624A (en) * 1967-09-11 1970-05-05 Sanders Associates Inc Method of making multilayer printed circuits
US3756891A (en) * 1967-12-26 1973-09-04 Multilayer circuit board techniques
US3554877A (en) * 1968-02-07 1971-01-12 Us Army Method of making printed circuit assemblies
US3851382A (en) * 1968-12-02 1974-12-03 Telefunken Patent Method of producing a semiconductor or thick film device
NL7110944A (de) * 1970-08-24 1972-02-28
US3791858A (en) * 1971-12-13 1974-02-12 Ibm Method of forming multi-layer circuit panels
US3799816A (en) * 1972-01-11 1974-03-26 Photocircuits Corp Metallizing insulating bases
FR2204940B1 (de) * 1972-10-27 1976-01-30 Thomson Csf Fr
CH556129A (de) * 1973-03-09 1974-11-15 Bbc Brown Boveri & Cie Verfahren zur herstellung einer aus schichten bestehenden elektrischen schaltung.
US3867759A (en) * 1973-06-13 1975-02-25 Us Air Force Method of manufacturing a multi-layered strip transmission line printed circuit board integrated package

Also Published As

Publication number Publication date
FR2346940A1 (fr) 1977-10-28
US4030190A (en) 1977-06-21
FR2346940B1 (de) 1980-02-01
DE2702844A1 (de) 1977-10-13

Similar Documents

Publication Publication Date Title
DE2702844C2 (de) Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung
DE3020196C2 (de) Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung
DE69117381T2 (de) Mehrschichtleiterplatte und Verfahren zu ihrer Herstellung
DE3500303C2 (de)
DE3434672C2 (de) Verfahren zur Herstellung von flexiblen Leiterplatten für hohe Biegebeanspruchung
DE69325026T2 (de) Uebergangsvorrichtung für RF-Wellenleitersignale
DE1616734A1 (de) Verfahren zum wahlweisen Verbinden der in mehreren Ebenen verlaufenden flaechenhaften Leitungszuege eines mehrschichtigen Isolierstofftraegers
DE2539925A1 (de) Verfahren zur herstellung einer mehrschichtigen gedruckten schaltungsplatte
DE4100233A1 (de) Verfahren zum herstellen gedruckter schaltungen
DE4020498C2 (de) Verfahren zum Herstellen von Multiwire-Leiterplatten mit isolierten Metalleitern und/oder optischen Leitern
DE112011101132T5 (de) Verbessertes Rückbohren von mehrlagigen Schaltkreisplatinen
DE2816857A1 (de) Gedruckte schaltung
DE2911620A1 (de) Verfahren zum herstellen von leitenden durchgehenden bohrungen in schaltungsplatten
DE3011068A1 (de) Elektrische gegenplatte und verfahren zu ihrer herstellung
DE102007060510A1 (de) Leiterplatten-Herstellungsverfahren, Leiterplatte und elektronische Anordnung
DE2059425A1 (de) Partieller Aufbau von gedruckten Mehrlagenschaltungen
EP0195935A2 (de) Verfahren zur Herstellung einer starre und flexible Partien aufweisenden Leiterplatte für gedruckte elektrische Schaltungen
DE1919421C3 (de) Mehrschichtleiterplatte
DE3512237A1 (de) Mehrschichtige flexible schaltungsanordnung mit verbindungsvorrichtungen zwischen den schichten
CH628195A5 (en) Printed-circuit board having at least two wiring layers
DE102015001652A1 (de) Verfahren zur Herstellung einer Durchkontaktierung bei einer Mehrlagen-Leiterplatte
WO2002067642A1 (de) Verfahren zur herstellung einer multiwire-leiterplatte und nach diesem verfahren hergestellte multiwire-leiterplatte
DE3810486C2 (de)
EP1703781A1 (de) Verfahren zum Herstellen eines elektrischen Verbindungselementes, sowie Verbindungselement
DE102020111996A1 (de) Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil

Legal Events

Date Code Title Description
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: NEULAND, J., DIPL.-ING., PAT.-ASS., 7030 BOEBLINGE

8125 Change of the main classification

Ipc: H05K 3/46

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee