JP2760829B2 - 電子基板 - Google Patents

電子基板

Info

Publication number
JP2760829B2
JP2760829B2 JP1004923A JP492389A JP2760829B2 JP 2760829 B2 JP2760829 B2 JP 2760829B2 JP 1004923 A JP1004923 A JP 1004923A JP 492389 A JP492389 A JP 492389A JP 2760829 B2 JP2760829 B2 JP 2760829B2
Authority
JP
Japan
Prior art keywords
layer
power supply
ground
layers
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1004923A
Other languages
English (en)
Other versions
JPH02186694A (ja
Inventor
雅嗣 亀谷
和弘 梅北
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=11597131&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2760829(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1004923A priority Critical patent/JP2760829B2/ja
Priority to EP19900100520 priority patent/EP0378211A3/en
Publication of JPH02186694A publication Critical patent/JPH02186694A/ja
Priority to US08/029,919 priority patent/US5371653A/en
Priority to US08/291,893 priority patent/US5590030A/en
Application granted granted Critical
Publication of JP2760829B2 publication Critical patent/JP2760829B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/062—Means for thermal insulation, e.g. for protection of parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09327—Special sequence of power, ground and signal layers in multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09581—Applying an insulating coating on the walls of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447—Lead-in-hole components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は放熱性にすぐれたコンパクトな構造をもつ電
子基板、その実装基板および電子基板の実装方法に関す
る。
〔従来の技術〕
作動中の電子回路チツプは熱を発生するが、これを冷
却しないままにしておくと、電子回路の温度が上昇し
て、ついには正常動作しなくなる。そこで、電子回路が
正常に動作するよう、チツプを冷却する必要があるが、
電子回路チツプは電子基板上に実装されて用いられるの
が一般的である。従来電子基板に実装された電子回路チ
ツプを冷却する方法として、電子回路パツケージにフイ
ンを取付け、このフインを空冷または水冷する方法の
他、特開昭60−35598号公報、特開昭61−248500号公報
に記載のように、電子基板の外側に冷却板を取りつける
ことによつて、電子回路パツケージを冷却したり、特開
昭62−198200号公報に記載のように、電子基板の裏面又
は内部に冷却液を封入した箱形形状のヒートパネルを密
着または挿入して冷却していた。
〔発明が解決しようとする課題〕
上記従来技術は冷却設備に要するスペースとコストに
ついての配慮がされておらず、電子回路チツプを実装し
た電子基板を高密度実装することが困難な上、一電子基
板当りのコストが高いという問題があつた。
本発明の目的は、その上に実装している電子回路が正
常動作できるように、冷却のための構造をコンパクトに
備えた電子基板、実装電子基板或いは電子基板装置を提
供することにある。
また本発明の他の目的は、冷却のための構造を備えた
電子基板に部品をハンダ付けするのに際して、良好なハ
ンダ付けを可能にする実装方法を提供することにある。
〔課題を解決するための手段〕
本発明の電子基板は、配線層，グランド層，電源層が
それぞれの層の間に絶縁層を介して多層に配置されてい
る電子基板において、前記配線層を複数層有し、前記電
源層と前記グランド層の数の和が前記配線層の数よりも
多くなるように構成されている。
また本発明の実装電子基板は、配線層，グランド層，
電源層がそれぞれの層の間に絶縁層を介して多層に配置
されている電子基板に電子回路チップの実装を行った実
装電子基板において、前記配線層を複数層設け、前記電
源層と前記グランド層の数の和を前記配線層の数よりも
多くするとともに、前記グランド層及び前記電源層を前
記配線層よりも厚くし、この基板表面から前記グランド
層又は前記電源層に通じるスルーホールを設け、この基
板表面に実装した電子回路チップのピンを前記スルーホ
ールに接続している。
また本発明の実装電子基板装置は、配線層，グランド
層，電源層がそれぞれの層の間に絶縁層を介して多層に
配置されている電子基板上に冷却用流体を流通させて電
子基板上の電子回路チップから発生する熱を冷却する実
装電子基板装置において、前記冷却用流体が流通する上
流側端部に複数のコネクターを間隔をもって配置し、前
記コネクターによって冷却用流体の流速が大きくなった
部分または乱れが生じる部分に高発熱のチップを配置し
ている。
また本発明の電子基板装置は、配線層，グランド層，
電源層がそれぞれの層の間に絶縁層を介して多層に配置
されている電子基板の電子基板装置において、前記電子
基板のグランド線，電源線，信号線をそれぞれマザーボ
ードの対応するグランド線，電源線，信号線と接続し、
前記マザーボードの電源層と電源板とを伝導板で接続
し、前記マザーボードのグランド層とグランド板とを伝
導板で接続し、前記グランド板または前記電源板の表面
に凹凸またはフィンを設けている。
また本発明の電子基板の実装方法は、配線層，グラン
ド層，電源層がそれぞれの層の間に絶縁層を介して多層
に配置され、前記配線層を複数有するとともに、前記電
源層と前記グランド層の数の和を前記配線層の数よりも
多くした電子基板に部品をハンダ付けする電子基板の実
装方法であって、前記電子基板を予め加熱し、前記グラ
ンド層及び前記電源層の温度を上げた状態で部品を前記
電子基板にハンダ付けする。
〔作用〕
本発明の電子基板において、電源層とグランド層の数
の和を配線層の数の和よりも多くしたことにより、基板
の熱伝導性が良くなり、基板表面からの放熱が良好にな
る。
このとき、電子回路チップのピンをグランド層または
電源層に接続することによって、このピンを介して電子
回路チップで発生した熱がグランド層または電源層に伝
達されるので、チップの冷却が良好になる。
また、高発熱チップは冷却用流体の流速を速めた場所
または乱れを発生させた場所に配したことにより、他の
低発熱チップに比べてより効果的に冷却でき、基板の温
度を均一化することができる。
また、グランド板または電源板の表面に凹凸またはフ
ィンを設けたことにより、両板表面での冷却をより効果
的に行うことができる。
本発明の電子基板の実装方法によれば、電子基板を予
め加熱しておき、グランド層，電源層の熱伝導性の良い
層の温度を高めて、ハンダ融点との温度差を小さくした
状態でハンダ付けを行うと、電源層，グランド層すなわ
ち熱伝導性の良い層へ熱が逃げにくくなり良好にハンダ
付けを行うことができる。
また、絶縁層を熱の良導体で構成すれば、発熱チツプ
から本発明の電子基板，実装電子基板表面に伝わる熱量
は増し、伝導板を通じてグランド板，電源板に伝わる熱
量も増すので、発熱チツプの冷却により効果的である。
〔実施例〕
以下、本発明の第１の実施例を第１図により説明す
る。
第１実施例の電子基板は配線層1,4、グランド層２、
電源層３、絶縁層５から成つており、スルーホール６は
グランド層２に、スルーホール７は配線層1,4に、スル
ーホール８は電源層３にそれぞれ接続されている。グラ
ンド層２および電源層３は電気抵抗が小さくかつ熱伝導
率のよい物質、例えば銅で構成されており、電子基板一
面に広がつている。また、スルーホールによる切欠穴、
スルーホールからの逃げ穴等の切欠部はコストとのかね
合いを図りながらなるべく小さくし、導体面積を大きく
している。また、電子回路チツプ12からグランドピン
９、信号ピン10、電源ピン11が出ており、グランドピン
９はスルーホール６に、信号ピン10はスルーホール７
に、電源ピン11はスルーホール８に熱抵抗が小さくなる
方法で接続されている。
以上のような電子基板において、電子回路チツプ12か
ら発する熱は次のようにして運ばれ、電子回路チツプ12
は冷却される。電子回路チツプ12で発生した熱は一方で
グランドピン９を伝わつてグランド層２に運ばれ、他方
で電源ピン11を伝わつて電源層３に運ばれる。グランド
層２および電源層３は電気抵抗が小さくかつ熱伝導率の
良い物質で構成されているので、これらの層に伝わつた
熱は内層であるこれらの層を伝わつて、主に次の３つの
方法で冷却される。
１つは、グランド層２および電源層３の先に設けられ
た冷却部で冷却され、２つめは電子基板の表面へと伝わ
つて表面でそこを流れる流体によつて冷却される。
３つめは、この内層グランド層，電源層よりも温度の
低い低発熱チツプのグランドピン，電源ピンを伝わつて
低発熱チツプ表面へと伝わり、ピンおよびチツプ表面で
そこを流れる流体によつて冷却される。
このとき、チツプ実装時のピンおよびチツプの表面積
は、非実装時の基板表面積より大きくなるので伝熱面積
が広がり冷却に有利である。
この他、内層を経由せずに発熱チツプから該チツプ表
面へと伝わり、チツプ表面で冷却される熱、および該チ
ツプのピン表面に伝わりそこで冷却される熱がある。
さらに、各表面からの輻射，対流によつて冷却される
効果もある。このような方法によつて電子回路チツプ12
を冷却することができる。
以上のようにすれば、グランド電位を電子回路チツプ
12に供給する機能をもつグランド層２に電子回路チツプ
12から発生する熱を伝導するという機能を付加すること
ができ、電源電位を電子回路チツプ12に供給する機能を
もつ電源層３に電子回路チツプ12から発生する熱を伝導
するという機能を付加することができる。つまり、本提
案の電子基板においてはグランド層2,電源層３に各電位
供給と熱の伝導という２つの機能をもたせている上、こ
れら各層は基板内にあり基板の外側に附属設備をつけな
いため、従来技術より低コストで、よりコンパクトなチ
ツプ中の電子回路を正常動作させるに十分な冷却機能を
もつた電子基板を得ることができる。また、第１図で
は、グランド層を２、電源層を３としたが、電源層を
２、グランド層を３としても、所定のピンを所定の層に
つなぎかえれば同等の効果が得られる。
また、本実施例では、グランド層、電源層を一層ずつ
としたが、これら各層の層数を増せば、これら各層を伝
わることのできる熱量は、各層一層ずつの場合に比べ増
し、冷却により効果的である。また、電源層，グランド
層数を各一層ずつの場合より増すことにより、電源層，
グランド層そのもののインピーダンスを小さくすること
ができ、高周波成分を多く含む動作に対する電源電位，
グランド電位の変動を基板内で小さく抑えることができ
る。
また、グランド層，電源層を通ることのできる熱量を
増すためには、これら各層の厚みを増すことも効果的で
ある。例えば、グランド層，電源層の厚みを50〜70μｍ
程度にすることは通常の工程に特別な工程を加えること
なく行うことができて、これにより冷却効果を得ること
ができる。
第２図は本発明の第２の実施例を示している。第２実
施例の電子基板は本発明の電子基板を８層で構成した例
であり、配線層13,15,18,20、グランド層14,19、電源層
16,17、絶縁層500から成つている。また、配線21,22は
配線層13上の配線である。配線層13側が部品面側であ
り、配線層20側が半田面側であつて電子回路チツプおよ
びこのチツプから出ているグランドピン，電源ピン，信
号ピンは第２図には示していないが、第１図同様、各ピ
ンとも該当層に熱抵抗が小さくなる方法で接続されてい
る。
以上のような電子基板においては、第１実施例と同様
にして、電子回路チツプを冷却できる上、次のような動
作が可能である。
一般に、配線層上である区間を平行に走る配線はその
間で静電結合を結成し、クロストークによるノイズを生
じる心配があるが、第２図に示す如く、配線層の絶縁層
を介した隣りにグランド層または電源層を配し、電線層
と絶縁物を介して隣接するグランド層または電源層との
距離を小さくすれば、配線層における配線のインピーダ
ンスを小さくできるので、平行な配線間の静電結合によ
るクロストークによるノイズを低減することができる。
この効果は、配線層の絶縁層を介した隣りにグランド層
を配した時の方が、電源層を配した時より効果的で、ク
ロストークによるノイズをより低減することができる。
また、配線層13上を平行に走る配線間の距離のうち最小
のものをl1、配線層13とグランド層14の表面間距離をd1
とし、配線層20上を平行に走る配線間の距離のうち最小
のものをl2、配線層20とグランド層19の表面間距離をd2
とした時、l1＞d1,l2＞d2とすればより効果的に配線層1
3,20上の配線に生じるストロークによるノイズを低減で
きる。
また、本実施例の電子基板においては、電源層，グラ
ンド層を多層に設けたことにより、電源層，グランド層
そのもののインピーダンスを小さくできるので、高周波
成分を多く含む動作に対する電源電位，グランド電位の
変位の変動を基板内で小さく抑えることができる。
さらに、本実施例の電子基板においては、電子回路チ
ツプからの熱が、内層のグランド層，電源層を伝わつて
基板全体に広がるため、基板の温度を均一化することが
できる。
本実施例の基板においては、上記２つの効果を同時に
実現できるため、基板内でグランド電位，電源電位の変
動を小さく抑えつつ、電源電位，グランド電位、温度を
基板内で均一化できるので、遅延管理等が行いやすくな
り、キメ細かなタイミング設計が可能になる。
以上のように、第２実施例においては、第１実施例同
様、従来技術による方法より低コストでかつ冷却設備に
要するスペースをより小さくして電子基板上の電子回路
チツプを冷却できる上、配線に生じるクロストークによ
るノイズを低減でき、高周波成分を多く含む動作に対す
る電源電位，グランド電位の変動を基板内で小さく抑え
ることができ、基板の温度を均一化できる８層基板を得
ることができる。
第２実施例で述べたクロストークによるノイズを低減
する効果は第１実施例においても設められ、第１図にお
いて特に配線層１と、グランド層２の距離，配線層４と
電源層３の距離を小さくすると効果的で、さらに配線層
１とグランド層２との表面間距離を配線層１上を平行に
走る配線間の距離のうち最短なものより小さくし、配線
層４と電源層３との表面間距離を配線層４上を平行に走
る配線間の距離のうち最短なものより小さくすると、さ
らに効果的にクロストークによるノイズを低減できる。
また、基板の温度を均一化する効果は第１実施例にお
いても認められる。
また、第２図に示したのは、本発明の電子基板を８層
で構成する場合の一例であつて、配線層の絶縁層を介し
た隣りには電源層またはグランド層を設けた構造になつ
ていれば、第２図とは層構成の順序が異つていても、本
発明の電子基板を構成したことになる。この時、第２図
に示した実施例同様、ある配線層に絶縁層を介して隣接
するグランド層または電源層と該配線層の距離を小さく
すれば効果的にクロストークによるノイズを低減でき
る。この効果は、隣接層がグランド層である時の方が、
電源層である時よりも大きい。また、ある配線層の平行
配線間の距離のうち最小なものをｌ、該配線層に絶縁層
を介して隣接するグランド層又は電源層のうち、該配線
層との距離が小さい方の層と該配線層との距離をｄとし
た時、ｌ＞ｄとすれば、クロストークによるノイズの低
減にさらに効果的である。
本実施例では、配線層に絶縁層を介して隣接する層に
は電源層またはグランド層を配することをすべての配線
層について行つているが、これは、本発明の効果を最大
限に利用する場合であつて、クロストークのおそれのあ
る配線を有する配線層だけについて、それに絶縁層を介
して隣接する層にグランド層または電源層を配し、その
他の配線層の配置は制限しないようにすることもでき
る。例えば、第２図において電源層17の代りに配線層を
配してもよい。この配線層と配線層18上の配線の耐クロ
ストーク性は第２図の場合より下がるが、クロストーク
のおそれのある信号ラインを両側をグランド層と電源層
でガードされている配線層15に配すればよいのであつ
て、このような層構成においても本発明の効果を得るこ
とができる。この手法を用いれば、配線層に絶縁層を介
して隣接する層には電源層またはグランド層を配するこ
とをすべての配線層について行う場合に比べて、同数の
配線層を有する基板を、より少ない層数の基板で実現で
きるためより低コストに製造できる。
第３図は本発明の第３の実施例を示している。第３図
に示す電子基板は、本発明の電子基板を６層で構成した
例であり、配線層23,26,28、グランド層24,27、電源層2
5、絶縁層501から構成されている。また、配線層23側が
部品面側であり、配線層28側が半田面側であつて、電子
回路チツプおよびチツプから出ているグランドピン、電
源ピンおよび信号ピンは第３図には示していないが、第
１図同様、各ピンとも該当層に伝熱抵抗が小さくなる方
法法で接続されている。
以上のように構成すれば、第２実施例同様、従来技術
による方法より低コストでかつ冷却設備に要するスペー
スをより小さくして電子基板上のチツプを冷却できる
上、配線のクロストークによるノイズを低減でき高周波
成分を多く含む動作に対する電源電位，グランド電位の
変動を基板内で小さく抑えることができ、基板の温度を
均一化できる６層電子基板を得ることができる。
但し、第３図に示した例は、本発明の電子基板を６層
で構成する場合の一実施例であつて、線層の絶縁層を介
した両隣りにグランド層または電源層を設けた配線層を
少なくとも１層有する構造になつていれば、第３図に示
した層構成とは異なつていても本発明の電子基板を構成
したことになる。
また、第２実施例の場合同様、ある配線層に絶縁層を
介して隣接するグランド層または電源層と該配線層の距
離を小さくすれば効果的にクロストークによるノイズを
低減できる。この効果は、隣接層がグランド層である時
の方が、電源層である時よりも大きい。また、ある配線
層の平行配線間の距離のうち最小なものをｌ、該配線層
に絶縁層を介して隣接するグランド層又は電源層のう
ち、該配線層との距離が小さい方の層と該配線層との距
離をｄとした時、ｌ＞ｄとすれば、クロストークによる
ノイズの低減にさらに効果的である。
第４図は、本発明の第４実施例を示している。第４図
に示す電子基板は、本発明の電子基板を12層で構成した
例であり、配線層29,33,38,40、グランド層30,32,34,3
7,39、電源層31,35,36、絶縁層502から構成されてい
る。また、配線層29側が部品面側であり、配線層40側が
半田面側であつて、電子回路チツプおよびチツプから出
ているグランドピン，電源ピン，信号ピンは第４図に示
していないが、第１図同様、各ピンが該当層に熱抵抗が
小さくなる方法で接続されている。
以上のように構成すれば、第２実施例同様、従来技術
による方法より低コストでかつ冷却設備に要するスペー
スより小さくして電子基板のチツプが冷却できる上、配
線のクロストークによるノイズを低減でき、高周波動作
に対する電源電位，グランド電位の変動を基板内で小さ
く抑えることができ、基板の温度を均一化できる12層基
板を得ることができる。
但し、第４図に示した例は、本発明の電子基板を12層
で構成する場合の一実施例であつて、配線層の両隣りに
絶縁層を介してグランド層または電源層を設けた配線層
を少なくとも１層有する構成になつていれば、本発明の
電子基板を構成したことになる。また、第２実施例の場
合同様、ある配線層に絶縁層を介して隣接するグランド
層または電源層と該配線層の距離を小さくすれば効果的
にクロストークによるノイズを低減できる。この効果
は、隣接層がグランド層である時の方が、電源電源層で
ある時よりも大きい。また、ある配線層の平行間の距離
のうち最小なものをｌ、該配線層に絶縁層を介して隣接
するグランド層又は電源層のうち、該配線層との距離が
小さい方の層と該配線層との距離をｄとした時、ｌ＞ｄ
とすれば、クロストークによるノイズの低減にさらに効
果的である。
以上、第１〜第４の実施例によつて、本発明による電
子基板を４層,6層,8層,12層で構成する例を示した。第
１〜第４の実施例で示した各電子基板のもつ配線層数，
電源層数，グランド層数をまとめたものが、次の第１表
である。
従つて、ユーザーは必要配線数，電源層数，グランド
層数，ノイズマージン等を考慮して、最適な層数の電子
基板を選べばよい。また、本発明の電子基板を第１表以
外の層数で構成する場合には、配線層の両隣りに絶縁層
を介してグランド層または電源層を有する配線層を少な
くとも１層有するというルールを守つて構成すれば本発
明を実現できる。このとき、ある配線層に絶縁層を介し
て隣接するグランド層または電源層と該配線層の距離を
小さくすれば効果的にクロストークによるノイズを低減
できる。この効果は、隣接層がグランド層である時の方
が、電源層である時よりも大きい。また、ある配線層の
平行配線間の距離のうち最小なものをｌ、該配線層に絶
縁層を介して隣接するグランド層又は電源層のうち、該
配線層との距離が小さい方の層と該配線層との距離をｄ
とした時、ｌ＞ｄとすれば、クロストークによるノイズ
の低減にさらに効果的である。また、上記ルールを守る
限り、第１表に示した層数をもつ電子基板における配線
層，電源層，グランド層数は第１表の値と異なつていて
もよい。
第６図は本発明の第５の実施例を示している。従来ス
ルーホールとグランド層を接続するに際しては、第５図
に示すようにサーマルランドを設けていた。すなわち、
チツプのグランドピルはスルーホール41に通されてい
て、チツプからグランドピルを伝わつてきた熱はランド
部44、チヤネル部43を介してグランド層45に伝えてい
た。この方法では、ランド部44とグランド層45は切欠部
42で囲まれており、ランド部44に伝わつた熱は、狭くて
熱抵抗の大きいチヤネル部を通る径路しかないので、な
かなかグランド層に伝わらなかつた。
また、従来スルーホールと電源層を接続する場合もグ
ランド層の場合同様、第５図に示すようなサーマルラン
ドを用いていたので、高発熱チツプから電源ピンを伝わ
つてきた熱も、なかなか電源層に伝わらなかつた。
そこで本例では第６図に示すように、サーマルランド
を廃止し、スルーホール46とグランド層47をスルーホー
ル46の前周にわたつてつないだ。
これにより、スルーホールとグランド層との接続部に
おける熱抵抗が従来に比べ大幅に減少し、グランドピン
を伝わつてきた熱をすみやかにグランド層に伝えること
ができる。また、逆にグランド層より位置のチツプのグ
ランドピンにグランド層を伝つてきた熱を伝え、該チツ
プおよびピン表面で冷却することができる。その上スル
ーホールとグランド層との接続部のインピーダンスもサ
ーマルランドを設ける方法よりも小さくなるので、スル
ーホールとグランド層との電位等をより小さくできグラ
ンドピンへのグランド電位の供給もより良好に行うこと
ができる。
電源層においても同様で、本例では第６図に示すグラ
ンド層の場合同様、スルーホール全周にわたつて電源層
と接続する。これによりスルーホールと電源層との接続
部における熱抵抗が従来に比べ大幅に減少し、高発熱チ
ツプから電源ピンを伝わつてきた熱をすみやかに電源層
に伝えることができる。また、逆に電源層より低温のチ
ツプの電源ピンに、電源層を伝つてきた熱を伝え、該チ
ツプおよびピン表面で冷却することができる。その上、
スルーホールと電源層との接続部のインピーダンスもサ
ーマルランドを設ける方法よりも小さくなるので、スル
ーホールと電源層との電位層をより小さくでき電源ピン
への電源電位の供給もより良好に行うことができる。
以上により高発熱チツプからグランドピン，電源ピン
を伝わつてきた熱はすみやかにグランド層，電源層に伝
わりまた、グランド層，電源層を通つてきた熱の一部は
各層より低温の電子回路チツプのグランドピン，電源ピ
ンを伝わつて、該チツプおよびピン表面で冷却されるの
で発熱チツプを効果的に冷却できる上、電気的にも良好
な接続が得られる。
この効果は電源層に接続されているスルーホールのう
ち、任意のスルーホールＡの半径をｒ、このスルーホー
ルの中心とこれに最近接するスルーホールＢの中心との
距離を2R、とした時、スルーホールＡの中心を中心とし
た半径ｒの円と半径Ｒの円によつて囲まれる電源層の部
分すべて電源層を構成する物質によつて構成することに
よつても得られる。
また、上記効果はグランド層に接続されているスルー
ホールのうち任意のスルーホールＡの半径をｒ、このス
ルーホールの中心と、これに最も近接するスルーホール
Ｂの中心との距離を2Rとした時、スルーホールＡの中心
を中心とした半径ｒの円と半径ｒの円によつて囲まれる
グランド層の部分が、すべてグランド層を構成する物質
によつて構成することによつても得られる。
第13図は本発明の第６の実施例を示している。第５実
施例の所で述べたように、スルーホールとグランド層ま
たは電源層との接続方法において、従来のサーマルラン
ドを用いる方法だと、スルーホールランド部とグランド
層または電源層の間の熱の伝導が妨げられる。そこで第
５実施例の如くサーマルランドレスで行うと、今度はス
ルーホール部からグランドまたは電源層に熱が逃げすぎ
て、部品のハンダ付けが困難になる場合がある。そこ
で、熱抵抗を小さくしつつ、ハンダ付けを容易にするた
め、第13図に示すようにスルーホール153を従来例より
も小さな切欠き154でグランド層156から切り離す。これ
により、高発熱チツプからグランドピンを伝つてきた熱
を従来よりもすみやかにグランド内層に伝えることがで
きる上、ハンダ付けを第５実施例よりも容易に行うこと
ができる。その上、接続部の電気抵抗は従来例よりも小
さいので、従来よりも良好にグランド電位をグランドピ
ンに供給することができる。
電源層とスルーホールの接続も第13図に示すグランド
層の場合と全く同様に行う。効果も同様である。
切欠き部の面積は必ずしも第13図に示す如くでなくて
もよく、接続部の熱抵抗が第５図に示す従来例よりも小
さく、第６図に示す第５実施例よりも大きければよい。
すなわち、任意のスルーホールＡの半径をｒ、スルーホ
ールＡの中心とこれに最も近接するスルーホールＢの中
心との距離を2Rとしたとき、スルーホールＡの中心を中
心とした半径ｒの円と、半径Ｒの円によつて囲まれる電
源層の領域の面積をS0、この領域内で電源層を構成する
物質が占める面積をS1とした時、 とすればよく、グランド層に接続されているスルーホー
ルのうち、任意のスルーホールＣの半径をｒ′、スルー
ホールＣの中心と、これに最も近接するスルーホールＤ
の中心との距離を2R′としたとき、スルーホールＣの中
心を中心とした半径ｒ′の円と半径Ｒ′の円によつて囲
まれるグランド層の領域の面積をS0′この領域内でグラ
ンド層を構成する物質が占める面積をS1′とした時、 とすればよい。
以上により、高発熱チツプからグランドピン，電源ピ
ンを伝つてきた熱は従来例よりすみやかにグランド層，
電源層に伝わり、またグランド層または電源層に伝わつ
た熱の一部は両層よりも低温のチツプのグランドピン，
電源ピンを伝わつて、該低温チツプおよびピン表面で冷
却されるので発熱チツプを効果的に冷却できる上、電気
的にも良好な接初が得られる。加えて、ハンダ付けも第
５実施例よりも容易にできる。
第１〜第６実施例では、グランドピン，電源ピンを通
して冷却を行つてきたが、本発明の第７の実施例におい
てはグランドピンはグランド層に、電源ピンは電源層に
接続した上、電子回路チツプの内部回路と電気的に接続
されているピンまたは使用していない入力ピンまたは高
インピーダンスになつている出力ピンをグランド層また
は電源層のうち適切な方に熱抵抗が小さくなる方法で接
続する。この時の接続方法は実施例５または６の方法に
よつてもよい。
第７の実施例においては、高発熱チツプから出た熱の
一部は、グランドピン、電源ピンおよび電子回路チツプ
の内部回路と電気的に絶縁されているピンまたは使用し
ていない入力ピンまたは高インピーダンスになつている
出力ピンを伝つてグランド層または電源層に伝導され、
チツプは冷却される。本例は、グランドピン，電源ピン
のみを各グランド層，電源層に接続した場合に比べ、チ
ツプとグランド層，電源層を結ぶ伝熱経路が多いので、
より効果的に冷却を行うことができる。
また、ピンに限らず熱伝導性の良い材料の一部を高発
熱電子回路チツプに内部回路から電気的に絶縁して取り
付け、該材料の他の一部をスルーホール等に通してグラ
ンド層または電源層に接続することによつても、同様の
冷却効果が得られる。
第７図は本発明の第８実施例を示している。電子回路
チツプ57の信号ピン56はスルーホール52に通されてい
て、ハンダ53によつて配線層48,51に接続されている。
グランド層49、電源層50は絶縁層518によつて、互いに
そして配線層48,51と絶縁されている。また、グランド
層49は電気的には絶縁性であるが、熱伝導性は良い材料
54によつてスルーホール52に接続されている。さらに、
電源層50は電気的には絶縁性であるが、熱伝導性は良い
材料55によつてスルーホール52に接続されている。ま
た、図示していない、電源ピン，グランドピンは伝熱抵
抗が低い方法で各電源層，グランド層に接続されてお
り、さらに必要に応じて第７実施例のように内部電子回
路と電気的に絶縁しているピン、使用していない入力ピ
ン、高インピーダンス状態の出力ピンをグランド層また
は電源層のうち適切な方に熱抵抗が小さくなる方法で接
続してもよい。
以上のような電子基板においては、所定の信号は信号
ピン56と配線層48,51の間を伝わるが、グランド層49、
電源層50とは電気的に絶縁されているため、これらの層
には伝わらず、逆に、これらの層からも伝わらない。し
かし、ピン56とグランド層49、電源層50の間の熱抵抗は
小さいため、電子回路チツプ57が高発熱チツプであつた
場合、チツプ57から出た熱の一部はピン56を伝わつて電
気絶縁性がありかつ熱の良導体54,55を伝わつてグラン
ド層49、電源層50に伝わり、チツプは冷却される。ま
た、電子回路チツプ57が低発熱チツプであつた場合に
は、高発熱チツプから出てグランド層，電源層を通つて
きた熱が、電気絶縁かつ熱良導体54,55を通つてピン56
に伝わり、チツプ57および信号ピン56の表面から放出さ
れる。いずれの場合も、電子基板全体をみた時チツプの
冷却に寄与している。第８実施例においては、グランド
ピン，電源ピンさらに必要によつては内部電子回路と電
気的に絶縁しているピン、使用していない入力ピン、高
インピーダンス状態の出力ピンが伝熱径路となるのはも
とより信号ピンまでも熱の径路として用いているため、
これを実施しない他の場合に比べて、チツプと電子基板
のグランド層，電源層との熱抵抗を小さくすることがで
き、チツプ冷却に有効である。電源層が49、グランド層
が50になつた時も全く同様に本方法を用いればチツプ冷
却に有効である。
信号ピンとグランド層，電源層間を電気的に絶縁しつ
つ、熱伝導が良好に行われるように接続する方法として
は、第８実施例に示した方法の他に、第８図に示す第９
実施例の方法がある。第８図において、グランド層59、
電源層60は絶縁層519によつて互いに、そして配線層58,
61と絶縁されており、また電気的には絶縁性であるが熱
伝導性は良い材料505,64,68によつて各信号ピン507,66,
71と電気的には絶縁されているが、熱は互いによく伝導
する。配線層58,61上にランド部516,62,67,517,65,70が
あり、ランド部516,517はハンダ504,506によつて信号ピ
ン507に接続されている。ランド部62はハンダ63によつ
て信号ピン66に接続されている。ランド部70はハンダ69
によつて信号ピン71に接続されている。また、図示して
いないが、グランドピン，電源ピンは各該当層に熱抵抗
が小さくなる方法で接続されており、さらに必要に応じ
て第７実施例のように内部電子回路と電気的に絶縁して
いるピン、使用していない入力ピン、高インピーダンス
状態の出力ピンをグランド層または電源層のうち適切な
方に熱抵抗が小さくなる方法で接続してもよい。
以上のように構成した電子基板をおいて、グランドピ
ン，電源ピンさらに、必要によつては内部電子回路と電
気的に絶縁しているピン、使用していない入力ピン，高
インピーダンス状態の出力ピンが伝熱径路となるのはも
とより、信号ピンまでもが伝熱径路となるため、電子回
路チツプ72とグランド層59、電源層60の間の熱伝導が第
８実施例と同様に、良好に行われる。従つて、本電子基
板は電子回路チツプを冷却するのに効果的である。
なお、信号ピンとグランド層，電源層を接続する方法
としては、第８図に示す信号ピン507,66,71の場合のい
ずれの方法を採用してもよいし、それらを組み合わせて
用いてもよい。また、電源層が59,グランド層が60にな
つた場合でも、全く同様に本方法を用いれば、チツプの
冷却に有効である。
第12図は本発明の第10実施例を示している。第12図に
おいて、グランド層137,140、電源層138は絶縁層152に
よつて互いに、そして配線層136,139,141から絶縁され
ている。また、グランド層137,140,電源層138はスルー
ホール143と、電気的に絶縁性でかつ熱伝導性の良い材
料146,147,148によつて電気的には絶縁されているが、
熱は互いに良く伝導するようになつている。また、信号
ピン150はスルーホール143を通つており、ハンダ149に
よつて、ランド部142,144,145と接続されている。ま
た、図示していないが、グランドピン，電源ピンは各該
当層に熱抵抗が小さくなる方法で接続されており、必要
に応じて第７実施例のように内部電子回路と電気的に絶
縁しているピン、使用していない入力ピン、高インピー
ダンス状態の出力ピンをグランド層または電源層のうち
適切な方に熱抵抗応が小さくなる方法で接続してもよ
い。
以上のような配線板においては、グランドピン、電源
ピンさらに、必要によつては、内部電子回路と電気的に
絶縁しているピン、使用していない入力ピン，高インピ
ーダンス状態の出力ピンが伝熱径路となるのはもとよ
り、信号ピンまでもが伝熱径路となるため、電子回路チ
ツプ151とグランド層137,140、電源層138の間の熱伝導
が第８実施例と同様に、良好に行われる。従つて、本電
子基板は電子回路チツプを冷却するのに効果的である。
また、第８実施例では内層に配線層のある場合の例を
示していなかつたが、本実施例においては内層に配線層
がある場合に信号ピンとグランド層，電源層との間を電
気的に絶縁したまま熱伝導が良好に行われるように接続
する方法を示した。これと同様の手法を用いることによ
つて、第12図よりも配線層，グランド層，電源層が増え
ても、また層構成の順序が変つても、信号ピンと電源
層，グランド層を電気的に絶縁しながら、互いに良好に
熱伝導できるように接続することができ、電子回路チツ
プの冷却に有効な電子基板を得ることができる。
第16図は本発明の第11実施例を示している。第16図に
おいて、グランド層184,187、電源層185、および配線層
183,186,188は絶縁層199によつて互いに絶縁されてい
る。また、電子回路チツプ197の信号ピン198はハンダ19
4,195,196により各配線層183,186,188上のランド189〜1
91に接続されており、また、電子基板のグランド層184,
187、電源層185は信号ピン198と、電気絶縁性にすぐれ
かつ熱伝導性の良い材料192,193によつて、電気的には
絶縁されているが、熱はお互いよく伝わるようになつて
いる。また、図示していないが、グランドピン，電源ピ
ンは各該当層に熱抵抗が小さくなる方法で接続されてお
り、必要に応じて第７実施例のように内部電子回路と電
気的に絶縁しているピン、使用していない入力ピン、高
インピーダンス状態の出力ピンをグランド層または電源
層のうち適切な方に、熱抵抗が小さくなる方法で接続し
てもよい。
以上のような電子基板においては、グランドピン，電
源ピン、さらに必要によつては内部電子回路と電気的に
絶縁しているピン，使用していない入力ピン、高インピ
ーダンス状態の出力ピンが伝熱径路となるのはもとよ
り、信号ピンまでもが伝熱径路となるため、電子回路チ
ツプ197とグランド層184,187、電源層185の間の熱伝導
が第９実施例と同様に良好に行われる。従つて、本電子
基板は電子回路チツプを冷却するのに効果的である。
また、第９実施例では内層に配線層のある場合の例を
示していなかつたが、本実施例においては、内層に配線
層がある場合に信号ピンとグランド層，電源層の間を電
気的には絶縁したまま、熱伝導が良好に行われるように
接続する方法を示した。
これと同様の手法を用いることによつて、第16図より
も配線層，グランド層，電源層が増えても、また層構成
の順序が変つても、信号ピンと電源層，グランド層を電
気的には絶縁しながら、互いに良好に熱伝導できるよう
に接続することができ、電子回路チツプの冷却に有効な
電子基板を得ることができる。
第９図は本発明の第12の実施例を示している。第12実
施例は第９図に示す如くコネクター73〜82、ZIP型メモ
リ83〜86、高発熱電子回路チツプ87〜105,503、および
図示していない低発熱電子回路チツプを電子基板106上
に配することにより構成される。
このような電子基板を冷却するため、フアン等で冷却
用流体、例えば空気を第９図の右方向（コネクター76〜
78側）から左方向（コネクター82側）へ流す。一般に電
子基板を複数組込むシステムにおいては信号の遅延、ノ
イズの混入を防ぐため、信号線を短くしたい上、システ
ムをコンパクトにしたいため等の理由によつてできるだ
け基板の実装密度を上げる。第９図に示すような電子基
板を高密度実装した場合、第14図に示すような状態とな
り、矢印方向に流体を流した場合、コネクター157,158,
159と隣接する電子基板とのすき間は、隣接する電子基
板間の距離に比べ小さいので、流体のこの部分における
通過抵抗は大きくなる。従つて流体は第14図中のB,D,F
部に絞られ、B,D,F部を通過する流体の速さは、絞られ
る前に比べ速くなる。第14図に示す電子基板106におけ
る流体の流れの概略を示したものが第10図である。第10
図において、コネクター73〜82、ZIP型メモリ83〜86は
電子基板106の部品面表面からの高さが高く隣接する電
子基板との間隔が小さくなつている。従つて、コネクタ
ー73〜82,ZIP型メモリ83〜86は流体の流れの障害物とし
て作用する。その結果、電子基板106の部品面上では第1
0図矢印で示すような流体の流れとなつている。そこ
で、このような電子基板上に高発熱電子回路チツプ87〜
105,503を配置する際には、第９図に示す如く配する。
また、図示していないが、低発熱チツプは、第９図にお
いて、高発熱チツプを配した残りのスペースに配する。
以上のように実装を行つた電子基板においては、チツ
プ93〜96はコネクター76と77間の領域Ｄに絞られ流速の
増した流体にあたり、チツプ99〜102はコネクター77と7
8の間の領域Ｂに絞られ流速の増した流体にあたる。一
般に発熱体を流体により冷却する場合、流体の流速が大
きいほど熱伝達率が向上し、冷却の効果が増すため、こ
れらのチツプは、コネクター76〜78によつて流体を絞ら
ない場合に比べて、より効果的に冷却される。
また、高発熱チツプ89〜91,503の配置されている位置
においては、領域Ｄ、領域Ｆを通過した流体がぶつか
り、乱れが生じている。従つて、この位置においてはチ
ツプ表面と流体との間の熱伝達は乱流熱伝達の状態とな
り、乱れが生じない場合に比べて、熱伝達率は著しく向
上するためチツプはより効果的に冷却される。
また、高発熱チツプ87,88はZIP型メモリ83と84間に絞
られ、流速の増した流体にあたり、高発熱チツプ92はZI
P型メモリ84と85間に絞られ、流速の増した流体にあた
る。高発熱チツプ97,98はZIP型メモリ85と86の間に絞ら
れ、流速の増した流体にあたり、高発熱地103〜105はZI
P型メモリ86とコネクター79〜81の間に絞られ、流速の
増した流体にあたる。従つて、高発熱チツプ87,88,92,9
7,98,103〜105はいずれもコネクターまたはZIP型メモリ
を第９図の如く配さない場合に比べ、速い流速の流体に
あたるため、より効果的に冷却される。
以上、第９図に示す本発明の第12実施例においては、
電子基板上に必ず配置しなければならないコネクターや
ZIP型メモリ等の流体の流れの障害物をむしろ積極的に
利用して、これらによる絞りによつて流速の増した冷却
用流体や、これらによつて生じた冷却用流体の乱れによ
つて効果的にチツプを冷却することができる。また、チ
ツプを実装した基板はチツプを実装していない基板に比
べ表面積が増していること、またチツプ自体によつて流
体の流れに乱れが生じていることも効果的冷却に寄与し
ている。
尚、流体の流れを制御する障害物としてはコネクタ
ー,ZIP型メモリに限らず、この他、本来基板上に配さね
ばならない部品やその他何を利用してもよい。
はた、冷却用流体は絶縁性の気体であつてもよいし、
絶縁性の液体であつてもよい。冷却用流体が液体である
場合には、基板を該液体中に浸漬させてもよい。
第11図は本発明の第13実施例を示している。第11図に
おいて、電子基板107〜109は各、コネクター118,119,12
0によつてマザーボード121に接続されている。また、電
子基板107のグランド層は伝導板110,114によつて伝導板
113,117に接続されており、電子基板107の電源層は伝導
板511によつて伝導板510にまた別の伝導板により伝導板
515に接続されている。電子基板108のグランド層は伝導
板111,115によつて伝導板113,117に接続されており、電
子基板108の電源層は伝導板512によつて伝導板510にま
た別の伝導板により伝導板515に接続されている。電子
基板109のグランド層は伝導板112,116によつて伝導板11
3,117に接続されており、電子基板109の電源層は伝導板
513,514によつて伝導板510,515に接続されている。ここ
で、全ての伝導板は電気および熱の良導体で構成されて
おり、伝導板との接続は電気抵抗および熱抵抗が小さく
なるように行う。マザーボード121のグランド層は伝導
板127,128,129、その他の伝導板によつてグランド板122
に接続され、マザーボード121の電源層は伝導板130,13
1,132、その他の伝導板によつて、電源板123に接続され
ている。ここで、グランド板122、および電源板123は電
気および熱の良導体で構成されている。伝導板113,117
は伝導板124,125によつてグランド板122に接続されてお
り、伝導板510,515は伝導板508,509によつて電源板123
に接続されている。また、冷却のための流体は第11図中
に矢印で示してある如く、紙面手前から奥へと流す。ま
た、各電子基板の上には高発熱チツプ126がいくつか実
装されている。
各電子基板第１〜第12実施例に示した構造のうちのい
ずれかまたはその組合せを採用している。
以上のような構造をもつシステムにおいて、電子基板
109上に実装された電子回路チツプから発生した熱は、
以下の径路をたどつて冷却される。
（ａ）該発熱チツプ表面に伝導し、チツプ表面に流れる
流体によつて冷却される。
（ｂ）該発熱チツプから出ているピンに伝わりピン表面
で冷却される。
（ｃ）発熱チツプから該チツプのピンのうちグランド層
または電源層に熱抵抗が小さい方法で接続されているピ
ンを通じて内層グランド層，電源層に伝わり、これを通
してこの両層よりも低温の低発熱チツプの表面に伝わ
り、チツプ表面およびこの低発熱チツプのピン表面で冷
却される。
（ｄ）発熱チツプから該チツプのピンのうちグランド層
または電源層に熱抵抗が小さい方法で接続されているピ
ンを通じて内層グランド層，電源層に伝わつてさらにこ
こを通じて、電子基板全体に伝わり、次第に電子基板表
面に伝わつて、表面冷却される。
（ｅ）発熱チツプから内層グランド層に伝わり、伝導板
112,116を伝わつて伝導板113,117に伝わり、さらに伝導
板124,125を伝わつて、グランド板122に伝わる。この経
路を伝わる熱は各伝導板の表面およびグランド板122の
表面で冷却される。
また、内層グランド層に伝わつた熱の一部は、コネク
ター120を通じてマザーボード121に伝わり、さらに伝導
板127〜129、その他の伝導板を通じて、グランド板122
に伝わる。この経路を伝わる熱は、各伝導板の表面，マ
ザーボード表面およびグランド板表面において冷却され
る。また、マザーボードよりも低温の電子基板（ドータ
ーボート）があれば、そこにもマザーボードから熱が伝
わりここに伝わつた熱はドーターボード内で冷却され
る。
（ｆ）発熱チツプから内層電源層に伝わり、伝導板513,
514に伝わつて伝導板510,515に伝わり、さらに伝導板50
8,509を伝わつて電源板123に伝わる。この径路を伝わる
熱は各伝導板の表面および電源板123の表面で冷却され
る。
また、内層電源層に伝わつた熱の一部は、コネクター
120を通じてマザーボード121に伝わり、さらに伝導板13
0〜132、その他の伝導板を通じて、電源板123に伝わ
る。この経路を伝わる熱は各伝導板の表面，マザーボー
ド表面、および電源板表面において冷却される。また、
マザーボードより低温のドーターボードがあれば、そこ
にもマザーボードから熱が伝わりここに伝わつた熱はド
ーターボード内で冷却される。
（ｇ）この他、各チツプ，ピン伝導板，電子基板，マザ
ーボード，電源板，グランド板からの輻射，対流による
冷却効果もある。
以上により、電子基板109上に電子回路チツプを冷却
することができる。また、電子基板107,108上の電子回
路チツプについても同様の方法にて冷却できる。
また、第11図に示すシステムにおいては、マザーボー
ド121に電源を供給するに際し、電源ユニツトから電源
板123,グランド板122を介して、マザーボードの電源
層，グランド層に供給されている。ここで、電源板123,
グランド板122上で各、システム全体の基準となる電源
電位、グランド層に供給されている。ここで、電源板12
3,グランド板122上で各、システム全体の基準となる電
源電位、グランド電位を安定化させることができるの
で、マザーボード121,ドーターボードたる基板107〜109
上に電源電位，グランド電位を安定させることができ
る。
また、マザーボード121にも第１〜第４の実施例に示
した構造を採用している。従つて、マザーボード121に
おいてもドーターボードたる基板107〜109同様，電源
層，グランド層を多層に設けたことにより、電源層，グ
ランド層そのもののインピーダンスを小さくでき、高周
波成分を多く含む動作に対する電源電位，グランド電位
の変動を基板内で小さく抑えることができる。
また、マザーボード121においてもドーターボードた
る基板107〜109同様、発熱チツプ，高温のコネクターピ
ンからの熱が、主に内層のグランド層，電源層を伝わつ
て基板全体に広がるため、基板の温度を均一化すること
ができる。
第11図ではマザーボード121に接続されているドータ
ーボードは基板107〜109の３枚であるが、ドーターボー
ド数がこれより増えても、上記と全く同様の効果があ
る。
また、マザーボード121とグランド板122を結小径路、
およびマザーボード121と電源板123を結ぶ径路をできる
だけ短くした方が、チツプの冷却および電子基板上にグ
ランド電位，電源電位，信号の安定化に効果的である。
また、グランド板122、電源板123は本例ではマザーボ
ード121の下側に配置しているが、上記条件を満たす限
り、どこに何枚配してもよい。
さらに、グランド板122,電源板123の表面に凹凸ある
いはフイン等を設けてもよく、この時、チツプの冷却が
より効果的に行われる。
また、第11図においては、各電子基板のグランド層と
グランド板122を伝導板110〜117,124,125によつて接続
し、各電子基板の電源層と電源板123を伝導板510〜515,
508,509、その他の伝導板によつて接続しているが、必
ずしもグランド層，電源層ともに各，グランド板122,電
源板123に接続する必要はなく、グランド層とグランド
板122のみを接続してもよく、また電源層と電源板123の
みを接続してもよい。
また、伝導板の位置は必ずしも第11図と同じである必
要はなく、必要に応じて適切な位置に適当な数を配置し
てよい。また、本電子基板装置のマザーボード，ドータ
ーボードを本発明の電子基板，実装電子基板を用いて構
成すれば、ここで述べた効果はより効果的になる。
第３図を用いて、本発明の第14実施例について説明す
る。本実施例の電子基板は配線層23,26,28グランド層2
4,27、電源層25および絶縁層501から成つている。ここ
で、絶縁層501は電気絶縁性にすぐれかつエポキシ樹脂
より熱伝導性が良好な材料（例えばセラミツクス）また
は構造から成つている。はた、配線層23側が部品面側で
あり、配線層28側が半用面である。本実施例における電
子基板に実装される電子回路チツプおよびチツプから出
ているグランドピン，電源ピン、および信号ピンと本実
施例における電子基板との接続状況を示したものが、第
15図である。
第15図において、電子回路チツプ175の信号ピン170の
通るスルーホール520は各配線層、23,26,28にあるラン
ド部167〜169につながつている。また、絶縁層501とス
ルーホール520は隣接しており、両者間の熱伝導は良好
に行われる。また、グランド層24,27、電源層25と絶縁
層501も隣接しており、両者間の熱伝導は良好に行われ
る。また、グランド層24,27とスルーホール520は空間17
2,174によつて絶縁されており、電源層25とスルーホー
ル520は空間173によつて絶縁されている。
グランドピン161の通るスルーホール163は各配線層2
3,28上にあるランド部177,178に電気的に接続されてい
る。絶縁層501とスルーホール163は隣接しており、両者
間の熱伝導は良好に行われる。また、グランド層24,27
とスルーホール163は電気的に接続されている。また、
電源層25とスルーホール163は空間164によつて絶縁され
ている。
電源ピン162の通るスルーホール165は各、配線層23,2
8上にあるランド部180,181に電気的に接続されている。
また、電源層25は電気的にスルーホール165に接続され
ている。絶縁層501はスルーホール165に隣接しており、
両者間の熱伝導は良好に行われる。グランド層24,27と
スルーホール165は空間166,176によつて絶縁されてい
る。
以上にように構成した電子基板において、基板に実装
された電子回路チツプ175から発生した熱は次のように
して冷却される。まず、発生した熱の一部は該チツプ17
5表面へと伝わり、そこで冷却される。残りの熱は、信
号ピン170,グランドピン161,電源ピン162を伝わる。こ
こで、一部の熱はピン表面で冷却される。ピン170を伝
わつた熱はハンダ171,スルーホール520を伝わつて、絶
縁層501に伝わる。ここで、絶縁層501は電気の絶縁体で
あるが、熱の良導体であるので、スルーホール520と絶
縁層501の間の熱抵抗は絶縁層501が熱の不良導体である
場合に比べて小さく、両者間の熱伝導は良好に行われ
る。
ピン161を伝わつた熱はハンダ179,スルーホール163を
伝わつて電気的に接続されているグランド層24,27に伝
わり、また隣接している絶縁層501にも伝わる。ここ
で、絶縁層501は電気の絶縁体であるが、熱の良導体で
あるので、スルーホール163と絶縁層501の間の熱抵は、
絶縁層501が熱の不良導体である場合に比べて小さく、
両者間の熱伝導は良好に行われる。
ピン162を伝わつた熱は、ハンダ182,スルーホール165
を伝わつて、接続されている電源層25に伝わり、また隣
接している絶縁層501にも伝わる。
ここで絶縁層501は電気の絶縁体であるが、熱の良導
体であるので、スルーホール165と絶縁層501の間の熱抵
抗は、絶縁層501が熱の不良導体である場合に比べて小
さく、両者間の熱伝導は良好に行われる。
以上のようにして、グランド層24,27、電源層25、絶
縁層501に伝わつた熱は、次の径路のいずれかによつて
冷却される。
まず、第１にグランド層24,27、電源層25、絶縁層501
から電子基板の厚み方向に熱が伝わり、電子基板表面に
達して、そこで冷却される。ここで絶縁層501は熱の良
導体であるので、絶縁層に熱の不良導体を用いた場合に
比べてすみやかに熱が基板表面に伝わるため、より良好
に冷却される。
第２に、グランド層24,27、電源層25,絶縁層501より
も低い温度のグランドピン，電源ピン，信号ピンを伝わ
つて、該ピンの表面および該ピンをもつチツプの表面に
て冷却される。ここで、絶縁層501が熱の不良導体であ
る場合は、熱のグランド層，電源層を伝わりグランドピ
ン，電源ピンを伝わつてチツプ表面に至る径路が主であ
るが、本実施例では絶縁層501の熱の良導体を用いてい
るので、上記径路のほか絶縁層を伝わつてグランドピ
ン，電源ピンを伝わつてチツプ表面に至る径路，絶縁層
を伝わつて信号ピンを伝わりチツプ表面に至る径路があ
り、径路が増した分だけ熱伝導が促進されより良好に冷
却される。
第３に、グランド層，電源層，絶縁層を伝わつて、こ
れらの層の先に設けられた冷却設備において冷却され
る。ここで、絶縁層501が熱の不良導体である場合に比
べて、本実施例の方が絶縁層501を通つて先の冷却設備
に達する熱量が多く、発熱チツプの冷却により有効であ
る。
また、グランド層，電源層を第15図に示す如く多層に
配してあるため、クロストークによるノイズを低減する
効果は第３実施例と同様であり、その効果をより顕著に
する方法も同様である。
また、グランド層，電源層を第15図に示す如く多層に
配すると、多層にわたるグランド層，電源層全体と同じ
厚みのグランド層，電源層を一層ずつにした場合に比べ
て、基板表面から近い場所に熱の良導体であるグランド
層，電源層を多く配することができるので、基板表面で
の冷却に有利である。これは絶縁層501が熱の不良導体
である場合についても同様である。
また、電源層，グランド層を多層に設けたことによ
り、電源層，グランド層のインピーダンスを小さくで
き、高周波動作に対する電源電位，グランド電位の変動
を基板内で小さく抑えることができる。
また、本実施例においては、発熱する電子回路チツプ
175からの熱が内層のグランド層24,27、電源層25はもち
ろん、熱伝導性のよい絶縁層501をも伝わつて基板全体
に広がるため、絶縁層501が熱の不良導体である場合に
比べて、より効果的に基板の温度の均一化を図ることが
できる。
また、ここでは、領域172〜174,164,166,176は空間で
あつたが、この部分も、電気的絶縁性にすぐれかつ熱の
良導体である材料または構造で構成してもよい。このよ
うな構造においてはこの部分も熱の伝導に寄与できるよ
うになるので、上記効果がより効果的にあらわれる。
また、第３図の例は本発明を６層板で構成する場合の
一実施例であつて、配線層の絶縁層を介した隣りにグラ
ンド層または電源層を設けており、しかも絶縁層が電気
的な絶縁性をもちかつ熱の良導体をもつ材料または構造
から成つているならば、第３図に示した層構成とは順序
が異つていてもまた層数が第３図と異なつていても、本
発明の電子基板を構成したことになる。
例えば、第１図において絶縁層５が電気的な絶縁性を
もちかつ熱の良導性をもつ材料または構造から成つてい
るならば、本発明を４層板で構成した一実施例となり、
第２図において絶縁層500が電気的な絶縁性をもちかつ
熱の良導性をもつ材料または構造から成つているなら
ば、本発明を８層板で構成した一実施例となる。また、
第４図において、絶縁層502が電気的な絶縁性をもちか
つ熱の良導性をもつ材料または構造から成つているなら
ば、本発明を12層板で構成した一実施例となる。これら
の効果は第14実施例と同様である。
実施例１〜14のいずれかまたはそのうちいくつかを組
合わせた電子基板を予め加熱しておいて、その後、部品
のハンダ付けを行う実装方法が本発明の第15実施例であ
る。
このような電子基板を本方式を用いずに、予熱しない
まま部品のハンダ付けを行おうとすると、グランド層，
電源層等の熱伝導性の良い層に熱抵抗が低くなるような
方法で接続されたスルーホールに加わった熱はすぐにグ
ランド層，電源層等の熱伝導性のよい層に逃げてしまつ
てハンダ付けが良好に行われないが、本方式を用いる
と、予めグランド層，電源層等の熱伝導性の良い層は加
熱されて温度が高くなつているから、該スルーホールに
加わつた熱はグランド層，電源層等の熱伝導性の良い層
に逃げにくくなつて、ハンダ付けを良好に行うことがで
きる。
実施例１〜14のいずれかまたはそのうちのいくつかを
組合わせた電子基板に部品を実装するに際し、予めIC,L
SI等用のソケツトを該電子基板に組込み、第15実施例の
如くこの電子基板を予め加熱した後にハンダ付けを行な
い、十分冷却した後にIC,LSI等をソケツトにはめ込む実
装方法が、本発明の第16の実施例である。
このような電子基板において第15実施例のような方法
で部品の実装を行つた場合、予熱時間が長いかまたは予
熱温度が高いと組み込んだICまたはLSI等が故障し、正
常動作しなくなる可能性がある。
そこで、本方法を用いれば、ICまたはLSIを高温にさ
らすことなく部品の実装を行うことができる。
〔発明の効果〕
本発明の電子基板、実装電子基板または実装電子基板
装置によれば、基板または電子回路チツプからの熱の放
熱効率が高まるので、冷却のための構造をコンパクトに
構成することができる。
また、本発明の電子基板の実装方法によれば、グラン
ド層，電源層等の熱伝導性の良い層を予め加熱しておく
ので、これらの層とハンダの融点との温度差が小さくな
って、ハンダ付けの際に熱を逃げにくくすることがで
き、良好にハンダ付けを行うことができる。
【図面の簡単な説明】
第１図は本発明の第１実施例を示す断面図、第２図は本
発明の第２実施例を示す断面図、第３図は本発明の第３
実施例を示す断面図、第４図は本発明は本発明の第４実
施例を示す断面図である。第５図は従来技術によるサー
マルランドを示す図、第６図は本発明の第５実施例を示
す図、第７図は本発明の第８実施例を示す断面図、第８
図は本発明の第９実施例を示す断面図、第９図，第10図
および第14図は本発明の第12実施例を示す図、第11図は
本発明の第13実施例を示す図、第12図は本発明の第10実
施例を示す断面図、第13図は本発明の第６実施例を示す
図、第15図は本発明の第14実施例を示す断面図、第16図
は本発明の第11実施例を示す断面図である。 〔付号の説明〕 1,4……配線層、２……グランド層,3……電源層、５…
…絶縁層、９……グランドピン、10……信号ピン、11…
…電源ピン、13,15,18,20……配線層、14,19……グラン
ド層、16,17……電源層、21,22……配線、23,26,28……
配線層、24,27……グランド層,25……電源層、29,33,3
8,40……配線層、30,32,34,37,39……グランド層、31,3
5,36……電源層、41,46……スルーホール、42……切欠
部、43……チヤネル部、44……ランド部、45,47……グ
ランド層、48,51……配線層、49……グランド層、50…
…電源層、56……信号ピン、58,61……配線層、59……
グランド層、60……電源層、66,71,507……信号ピン、7
3〜82……コネクター、83〜86……ZIP…メモリ、87〜10
5……高発熱電子回路チツプ、107〜109……電子基板、1
10〜117……伝導板、121……マザーボード、122……グ
ランド板、123……電源板、124,125,127〜132……伝導
板、136,139,141……配線層、137,140……グランド層、
138……電源層、150……信号ピン、152……絶縁層、153
……スルーホール、156……グランド層、157〜159……
クネクター、161……グランドピン、162……電源ピン、
170……信号ピン、183,186,188……配線層、184,187…
…グランド層、185……電源層、500〜502……絶縁層、5
03……高発熱電子回路チツプ、508〜515……伝導板。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H05K 3/46 H05K 1/02 - 1/11 H05K 7/20

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】配線層，グランド層，電源層がそれぞれの
    層の間に絶縁層を介して多層に配置されている電子基板
    において、前記配線層を複数層有し、前記電源層と前記
    グランド層の数の和は前記配線層の数よりも多いことを
    特徴とする電子基板。
  2. 【請求項２】配線層，グランド層，電源層がそれぞれの
    層の間に絶縁層を介して多層に配置されている電子基板
    に電子回路チップの実装を行った実装電子基板におい
    て、前記配線層を複数層設け、前記電源層と前記グラン
    ド層の数の和を前記配線層の数よりも多くするととも
    に、前記グランド層及び前記電源層を前記配線層よりも
    厚くし、この基板表面から前記グランド層又は前記電源
    層に通じるスルーホールを設け、この基板表面に実装し
    た電子回路チップのピンを前記スルーホールに接続した
    ことを特徴とする実装電子基板。
  3. 【請求項３】配線層，グランド層，電源層がそれぞれの
    層の間に絶縁層を介して多層に配置されている電子基板
    上に冷却用流体を流通させて電子基板上の電子回路チッ
    プから発生する熱を冷却する実装電子基板装置におい
    て、前記冷却用流体が流通する上流側端部に複数のコネ
    クターを間隔をもって配置し、前記コネクターによって
    冷却用流体の流速が大きくなった部分または乱れが生じ
    る部分に高発熱のチップを配置したことを特徴とする実
    装電子基板装置。
  4. 【請求項４】配線層，グランド層，電源層がそれぞれの
    層の間に絶縁層を介して多層に配置されている電子基板
    の電子基板装置において、前記電子基板のグランド線，
    電源線，信号線をそれぞれマザーボードの対応するグラ
    ンド線，電源線，信号線と接続し、前記マザーボードの
    電源層と電源板とを伝導板で接続し、前記マザーボード
    のグランド層とグランド板とを伝導板で接続し、前記グ
    ランド板または前記電源板の表面に凹凸またはフィンを
    設けたことを特徴とする電子基板装置。
  5. 【請求項５】配線層，グランド層，電源層がそれぞれの
    層の間に絶縁層を介して多層に配置され、前記配線層を
    複数有するとともに、前記電源層と前記グランド層の数
    の和を前記配線層の数よりも多くした電子基板を部品を
    ハンダ付けする電子基板の実装方法であって、前記電子
    基板を予め加熱し、前記グランド層及び前記電源層の温
    度を上げた状態で部品を前記電子基板にハンダ付けする
    ことを特徴とする電子基板の実装方法。
JP1004923A 1989-01-13 1989-01-13 電子基板 Expired - Lifetime JP2760829B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1004923A JP2760829B2 (ja) 1989-01-13 1989-01-13 電子基板
EP19900100520 EP0378211A3 (en) 1989-01-13 1990-01-11 Circuit board, electronic circuit chip-mounted circuit board and circuit board apparatus
US08/029,919 US5371653A (en) 1989-01-13 1993-03-11 Circuit board, electronic circuit chip-mounted circuit board and circuit board apparatus
US08/291,893 US5590030A (en) 1989-01-13 1994-08-17 Circuit board capable of efficiently conducting heat through an inside thereof using thermal lands surrounding through-hole connections

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1004923A JP2760829B2 (ja) 1989-01-13 1989-01-13 電子基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP9214390A Division JPH1093237A (ja) 1997-08-08 1997-08-08 電子基板

Publications (2)

Publication Number Publication Date
JPH02186694A JPH02186694A (ja) 1990-07-20
JP2760829B2 true JP2760829B2 (ja) 1998-06-04

Family

ID=11597131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1004923A Expired - Lifetime JP2760829B2 (ja) 1989-01-13 1989-01-13 電子基板

Country Status (3)

Country Link
US (2) US5371653A (ja)
EP (1) EP0378211A3 (ja)
JP (1) JP2760829B2 (ja)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2760829B2 (ja) * 1989-01-13 1998-06-04 株式会社日立製作所 電子基板
US5768109A (en) * 1991-06-26 1998-06-16 Hughes Electronics Multi-layer circuit board and semiconductor flip chip connection
JP2501266B2 (ja) * 1991-11-15 1996-05-29 株式会社東芝 半導体モジュ―ル
FR2702595B1 (fr) * 1993-03-11 1996-05-24 Toshiba Kk Structure de câblage multicouche.
JPH07235775A (ja) * 1994-02-21 1995-09-05 Mitsubishi Electric Corp 多層プリント配線基板
JPH0823149A (ja) * 1994-05-06 1996-01-23 Seiko Epson Corp 半導体装置及びその製造方法
US6981316B2 (en) * 1994-08-08 2006-01-03 Cooper Technologies Company Method of manufacturing vehicle electric power distribution system
JP3684239B2 (ja) 1995-01-10 2005-08-17 株式会社 日立製作所 低ｅｍｉ電子機器
US5812380A (en) * 1995-06-07 1998-09-22 International Business Machines Corporation Mesh planes for multilayer module
JP2734447B2 (ja) * 1995-09-14 1998-03-30 日本電気株式会社 多層プリント基板
KR20040088592A (ko) * 1996-01-11 2004-10-16 이비덴 가부시키가이샤 프린트 배선판 및 그의 제조방법
US5981880A (en) 1996-08-20 1999-11-09 International Business Machines Corporation Electronic device packages having glass free non conductive layers
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US6639155B1 (en) * 1997-06-11 2003-10-28 International Business Machines Corporation High performance packaging platform and method of making same
US6201701B1 (en) * 1998-03-11 2001-03-13 Kimball International, Inc. Integrated substrate with enhanced thermal characteristics
US6181551B1 (en) * 1998-04-15 2001-01-30 Dell Usa, L.P. Pin soldering enhancement and method
US6235994B1 (en) 1998-06-29 2001-05-22 International Business Machines Corporation Thermal/electrical break for printed circuit boards
US6212075B1 (en) 1998-12-30 2001-04-03 Honeywell Inc. Adapter kit to allow extended width wedgelock for use in a circuit card module
US6246582B1 (en) 1998-12-30 2001-06-12 Honeywell Inc. Interchangeable stiffening frame with extended width wedgelock for use in a circuit card module
US6303500B1 (en) * 1999-02-24 2001-10-16 Micron Technology, Inc. Method and apparatus for electroless plating a contact pad
EP1196014B1 (en) 1999-07-09 2006-01-04 Fujitsu Limited Printed wiring board unit, hierarchical mounting auxiliary substrate and electronic apparatus
US6574108B1 (en) * 1999-08-31 2003-06-03 Seagate Technology Llc Selective PCB via location to enhance cooling
US6539449B1 (en) * 2000-03-14 2003-03-25 Intel Corporation Capacitively loaded continuity module
US7170361B1 (en) 2000-04-13 2007-01-30 Micron Technology, Inc. Method and apparatus of interposing voltage reference traces between signal traces in semiconductor devices
US6445590B1 (en) * 2000-06-15 2002-09-03 Intel Corporation Capacitor for DRAM connector
US6516954B2 (en) 2000-06-29 2003-02-11 Servervault Corp. Equipment rack with integral HVAC and power distribution features
JP2002164713A (ja) * 2000-11-28 2002-06-07 Tdk Corp 被覆シート、該シートを用いたトリプレート線路、該シートを用いたコンピュータ用信号バス及び該シートを用いた電子回路被覆構造
GB2374984B (en) * 2001-04-25 2004-10-06 Ibm A circuitised substrate for high-frequency applications
US6521842B2 (en) * 2001-06-20 2003-02-18 International Business Machines Corporation Hybrid surface mount and pin thru hole circuit board
US6900992B2 (en) * 2001-09-18 2005-05-31 Intel Corporation Printed circuit board routing and power delivery for high frequency integrated circuits
US6545872B1 (en) * 2001-10-12 2003-04-08 Compaq Information Technologies Group, L.P. Heat sink for edge connectors
US6534854B1 (en) * 2001-11-08 2003-03-18 Conexant Systems, Inc. Pin grid array package with controlled impedance pins
US20030123238A1 (en) * 2001-12-27 2003-07-03 Chia-Hsing Yu Enhanced PCB and stacked substrate structure
US20040108130A1 (en) * 2002-12-09 2004-06-10 Yazaki Corporation Mounting structure for electronic component
JP4062168B2 (ja) * 2003-05-19 2008-03-19 ソニー株式会社 端子部材の構造
US7242592B2 (en) * 2003-06-24 2007-07-10 Amphenol Corporation Printed circuit board for high speed, high density electrical connector with improved cross-talk minimization, attenuation and impedance mismatch characteristics
US7378598B2 (en) * 2004-02-19 2008-05-27 Hewlett-Packard Development Company, L.P. Printed circuit board substrate and method for constructing same
JP4105148B2 (ja) * 2004-12-10 2008-06-25 株式会社ケーヒン プリント基板
JP2008535207A (ja) 2005-03-01 2008-08-28 エックストゥーワイ アテニュエイターズ，エルエルシー 共平面導体を有する調整器
JP4284287B2 (ja) * 2005-03-04 2009-06-24 株式会社東芝 電子機器、回路基板および被支持部材
ATE454030T1 (de) * 2005-10-26 2010-01-15 Pentair Water Pool & Spa Inc Schwimmbad- und badleuchte mit led
US7785270B2 (en) * 2006-03-02 2010-08-31 Crs Medical Diagnostics, Inc. Catheter testing system and uses thereof
JP2008021637A (ja) * 2006-06-12 2008-01-31 Fujikura Ltd ソケットとその製造方法及び半導体装置
DE202007001079U1 (de) * 2007-01-18 2008-05-21 Eichenauer Heizelemente Gmbh & Co. Kg Kraftfahrzeugheizung
JP2008227272A (ja) * 2007-03-14 2008-09-25 Fujitsu Ltd プリント配線板および電子装置
US7808788B2 (en) * 2007-06-29 2010-10-05 Delphi Technologies, Inc. Multi-layer electrically isolated thermal conduction structure for a circuit board assembly
US20090091889A1 (en) * 2007-10-09 2009-04-09 Oman Todd P Power electronic module having improved heat dissipation capability
KR101238370B1 (ko) * 2008-06-20 2013-03-08 삼성전자주식회사 최적 방열을 위한 회로기판의 부품배치 방법 및 그 부품배치 방법에 의해 부품이 배치된 회로 장치
JP5415846B2 (ja) * 2009-07-01 2014-02-12 アルプス電気株式会社 電子回路ユニット
CN102598003B (zh) * 2009-10-20 2015-08-12 日本电气株式会社 互连基板设计支持装置、设计互连基板的方法以及互连基板
CN102056402B (zh) * 2009-10-28 2013-10-09 鸿富锦精密工业（深圳）有限公司 具有防散热凹槽的印刷电路板及其制作方法
US7902465B1 (en) * 2009-12-31 2011-03-08 Oracle America, Inc. Optimizing PCB power and ground connections for lead free solder processes
TWI446839B (zh) * 2010-07-23 2014-07-21 Hon Hai Prec Ind Co Ltd 印刷電路板
CN102387657A (zh) * 2010-08-31 2012-03-21 鸿富锦精密工业（深圳）有限公司 电路板
US9107296B2 (en) 2011-06-01 2015-08-11 Telefonaktiebolaget L M Ericsson (Publ) Thermo/electrical conductor arrangement for multilayer printed circuit boards
CN102811549A (zh) * 2011-06-03 2012-12-05 鸿富锦精密工业（深圳）有限公司 电路板
JP5533787B2 (ja) * 2011-06-09 2014-06-25 株式会社豊田自動織機 放熱装置
CN103379727A (zh) * 2012-04-26 2013-10-30 鸿富锦精密工业（深圳）有限公司 具有静电防护结构的电路板
GB2512378A (en) * 2013-03-28 2014-10-01 Ibm Device and method for cooling electronic components and for supplying power to the electronic components
JP6614157B2 (ja) * 2014-12-01 2019-12-04 ソニー株式会社 センサ素子、ジャイロセンサ及び電子機器
CN104968138B (zh) * 2015-06-02 2018-03-02 广东欧珀移动通信有限公司 一种印刷电路板
US9706639B2 (en) * 2015-06-18 2017-07-11 Samsung Electro-Mechanics Co., Ltd. Circuit board and method of manufacturing the same
US10157907B2 (en) * 2015-12-03 2018-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing the same
FR3062273B1 (fr) * 2017-01-20 2021-03-19 Delphi Int Operations Luxembourg Sarl Carte a circuit imprime multicouche et methode pour sa fabrication
JP6981022B2 (ja) * 2017-03-17 2021-12-15 セイコーエプソン株式会社 プリント回路板および電子機器
JP6984442B2 (ja) * 2018-01-25 2021-12-22 富士通株式会社 基板、電子装置、及び基板の設計支援方法
JP7223266B2 (ja) * 2019-03-29 2023-02-16 日本ケミコン株式会社 バスバー積層体及びそれを備える電子部品実装モジュール、電子部品実装モジュールの製造方法
US10736218B1 (en) * 2019-06-10 2020-08-04 Mellanox Technologies, Ltd. Networking cards with increased thermal performance
US11140780B2 (en) * 2019-06-10 2021-10-05 Mellanox Technologies, Ltd. Networking cards with increased performance
JP6873217B1 (ja) * 2019-12-05 2021-05-19 三菱電機株式会社 電力変換装置
JP7381323B2 (ja) * 2019-12-17 2023-11-15 日東電工株式会社 両面配線回路基板の製造方法および両面配線回路基板
US11284502B2 (en) * 2020-02-11 2022-03-22 Western Digital Technologies, Inc. Thermal relief for through-hole and surface mounting
EP3937337B1 (en) 2020-07-09 2022-11-09 Japan Tobacco Inc. Power supply unit for aerosol inhaler comprising a temperature sensor
US11412610B2 (en) * 2020-11-04 2022-08-09 Juniper Networks, Inc Apparatus, system, and method for mitigating the swiss cheese effect in high-current circuit boards

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3436604A (en) * 1966-04-25 1969-04-01 Texas Instruments Inc Complex integrated circuit array and method for fabricating same
FR1552207A (ja) * 1967-11-22 1969-01-03
US4030190A (en) * 1976-03-30 1977-06-21 International Business Machines Corporation Method for forming a multilayer printed circuit board
US4054483A (en) * 1976-12-22 1977-10-18 E. I. Du Pont De Nemours And Company Additives process for producing plated holes in printed circuit elements
JPS6011840B2 (ja) * 1980-04-22 1985-03-28 日本電気株式会社 電子回路パッケ−ジの冷却構造
EP0052738A1 (de) * 1980-11-25 1982-06-02 Contraves Ag Leiterplatte
EP0054597A1 (fr) * 1980-12-18 1982-06-30 International Business Machines Corporation Dispositif pour le refroidissement des broches de modules
JPS582054A (ja) * 1981-06-26 1983-01-07 Fujitsu Ltd 半導体装置
US4485429A (en) * 1982-06-09 1984-11-27 Sperry Corporation Apparatus for cooling integrated circuit chips
DE3321321A1 (de) * 1982-06-19 1983-12-22 Ferranti plc, Gatley, Cheadle, Cheshire Elektrische schaltungsanordnung
US4498122A (en) * 1982-12-29 1985-02-05 At&T Bell Laboratories High-speed, high pin-out LSI chip package
US4628407A (en) * 1983-04-22 1986-12-09 Cray Research, Inc. Circuit module with enhanced heat transfer and distribution
US4535385A (en) * 1983-04-22 1985-08-13 Cray Research, Inc. Circuit module with enhanced heat transfer and distribution
JPS6156493A (ja) * 1984-08-28 1986-03-22 日本電気株式会社 多層回路基板の電源配線構造
JPS6158297A (ja) * 1984-08-29 1986-03-25 沖電気工業株式会社 多層印刷配線板
JPS61174754A (ja) * 1985-01-30 1986-08-06 Toshiba Corp 半導体パツケ−ジ
JPS61220499A (ja) * 1985-03-27 1986-09-30 株式会社日立製作所 混成多層配線基板
JPS61248500A (ja) * 1985-04-25 1986-11-05 オ−ケ−プリント配線株式会社 電子装置
JPS62133743A (ja) * 1985-12-06 1987-06-16 Nec Corp 多層配線基板
DE3680774D1 (de) * 1985-12-16 1991-09-12 Hitachi Ltd Integriertes halbleiterbauelement.
JPS62198200A (ja) * 1986-02-26 1987-09-01 日立化成工業株式会社 配線板
JPS634695A (ja) * 1986-06-25 1988-01-09 日立超エル・エス・アイエンジニアリング株式会社 多層プリント配線基板
JPS6395278U (ja) * 1986-12-11 1988-06-20
US5136471A (en) * 1987-02-26 1992-08-04 Nec Corporation Laminate wiring board
JPS63307768A (ja) * 1987-06-09 1988-12-15 Hitachi Chem Co Ltd 半導体搭載用多層回路板
US4916260A (en) * 1988-10-11 1990-04-10 International Business Machines Corporation Circuit member for use in multilayered printed circuit board assembly and method of making same
JP2760829B2 (ja) * 1989-01-13 1998-06-04 株式会社日立製作所 電子基板
US4954929A (en) * 1989-08-22 1990-09-04 Ast Research, Inc. Multi-layer circuit board that suppresses radio frequency interference from high frequency signals
JPH04291999A (ja) * 1991-03-20 1992-10-16 Fujitsu Ltd 部品冷却構造

Also Published As

Publication number Publication date
EP0378211A2 (en) 1990-07-18
JPH02186694A (ja) 1990-07-20
EP0378211A3 (en) 1992-01-08
US5371653A (en) 1994-12-06
US5590030A (en) 1996-12-31

Similar Documents

Publication Publication Date Title
JP2760829B2 (ja) 電子基板
US8971045B1 (en) Module having at least one thermally conductive layer between printed circuit boards
US5933324A (en) Apparatus for dissipating heat from a conductive layer in a circuit board
US6356448B1 (en) Inter-circuit encapsulated packaging for power delivery
CA1210519A (en) Circuit module with enhanced heat transfer and distribution
US5646373A (en) Apparatus for improving the power dissipation of a semiconductor device
US5313361A (en) Ceramic substrate
EP0600590A1 (en) Cooling electronic circuit assemblies
US6646886B1 (en) Power connection structure
JP2004235647A (ja) 積層キャリアを有するマルチチップ電子パッケージ及び該パッケージの組立体
US5273439A (en) Thermally conductive elastomeric interposer connection system
US4016463A (en) High density multilayer printed circuit card assembly and method
JP2845227B2 (ja) マルチチップモジュールの実装構造
JPH1093237A (ja) 電子基板
EP0521720A1 (en) Heat-dissipating multi-layer circuit board
US6574108B1 (en) Selective PCB via location to enhance cooling
JPH0982857A (ja) マルチチップパッケージ構造
JPH07106721A (ja) プリント回路板及びその放熱方法
JPH08288600A (ja) コイル部品用放熱装置
JPH1032290A (ja) 電子冷却構造
JP2526970B2 (ja) 集積回路パッケ―ジの冷却構造
CN116156733A (zh) 印刷线路板、算力板和电子设备
JPS63301594A (ja) 積層配線板
JPS6046053A (ja) 冷却構造
JPH02232992A (ja) 電子回路モジュール

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090320

Year of fee payment: 11

EXPY Cancellation because of completion of term