JP5415846B2 - 電子回路ユニット - Google Patents

電子回路ユニット Download PDF

Info

Publication number
JP5415846B2
JP5415846B2 JP2009157071A JP2009157071A JP5415846B2 JP 5415846 B2 JP5415846 B2 JP 5415846B2 JP 2009157071 A JP2009157071 A JP 2009157071A JP 2009157071 A JP2009157071 A JP 2009157071A JP 5415846 B2 JP5415846 B2 JP 5415846B2
Authority
JP
Japan
Prior art keywords
layer
grounding
lands
electronic circuit
multilayer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009157071A
Other languages
English (en)
Other versions
JP2011014692A (ja
Inventor
智 川井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2009157071A priority Critical patent/JP5415846B2/ja
Priority to EP10165403A priority patent/EP2278863B1/en
Priority to US12/826,276 priority patent/US8242385B2/en
Publication of JP2011014692A publication Critical patent/JP2011014692A/ja
Application granted granted Critical
Publication of JP5415846B2 publication Critical patent/JP5415846B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/062Means for thermal insulation, e.g. for protection of parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0723Shielding provided by an inner layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/093Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09454Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709Staggered pads, lands or terminals; Parallel conductors in different planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、異なる2つの層に高周波回路が配設されて両層の間にグラウンド層が形成されている多層基板を備えた電子回路ユニットに係り、特に、多層基板に設けられる接地用ランドの改良に関するものである。
多層基板の異なる2つの層(例えば上下の外層)に高周波回路が配設されている電子回路ユニットでは、これら2つの層の間に形成された大きなグラウンド層(接地導体層)と、各層に設けられた接地用ランドとが、層間を貫くビアホールを介して電気的に接続されることが多い。この種の電子回路ユニットにおいて、接地用ランドの略中央に取付穴が形成されている場合には、この取付穴に電気部品の接地用端子等が挿入されて該接地用ランドに半田付けされる。また、チップ部品の接地用端子等に接続される導電性のボールが該接地用ランド上に搭載されて半田付けされることもある。
ところで、多層基板の外層に形成された接地用ランドに電気部品の端子や導電性のボールを半田付けする際には、該接地用ランド上のクリーム半田を加熱して溶融させるが、接地用ランドが電極の周縁部を覆うソルダーレジストに包囲された該電極の露出部分として形成されている場合、接地用ランド上のクリーム半田を効率良く加熱することが困難となる。すなわち、こうして形成された接地用ランド上にクリーム半田を塗布した後、このクリーム半田をリフロー炉等で加熱溶融する工程で、接地用ランドに供給された熱が電極の周縁部や内層のグラウンド層へ伝わりやすいため、クリーム半田の溶融が不十分になって半田付け不良が起こりやすくなる。
そこで従来、接地用ランドのまわりに幅狭な連結桟を放射状に突設し、これら連結桟を介して接地用ランドと周囲の導電部材(環状電極など)とを連結するというパターン形状を採用することがある(例えば、特許文献1参照)。このように連結桟を突設した接地用ランドはサーマルランドと称され、接地用ランドに供給された熱が幅狭な連結桟を介して流出しにくいため放熱を抑制することができる。そして、多層基板の外層と内層の接地用ランドをサーマルランドとなしておけば、外層において、クリーム半田が塗布された接地用ランドから連結桟を介して周囲の環状電極へ熱が伝わりにくくなると共に、環状電極をソルダーレジストで覆うことによって接地用ランドに所要の剥離強度が確保できる。また、外層の接地用ランドからビアホールを介して内層の接地用ランドへ熱が伝わるが、この熱は内層において連結桟を介してグラウンド層等へ伝わることになるので、熱の流出は抑制できる。したがって、外層の接地用ランドが内層の大きなグラウンド層と導通されていても、外層の接地用ランド上に塗布されたクリーム半田をリフロー炉等で効率良く加熱することができる。
特開2003−243813号公報
ところで、例えば図3に示すような多層基板20を備えた電子回路ユニットにおいて、図4に示すように、各層の接地用ランド23が連結桟23aを突設したサーマルランドとして形成されていると、各層の接地用ランド23のまわりに連結桟23aによって周方向に仕切られた開口部24が画成されることになる。そして、多層基板20の板厚方向(層間方向)に沿って各層の開口部24がすべて重なり合う領域では、高周波信号が層間を容易に通り抜けてしまうため、多層基板20の異なる2つの層(図3では最上層と最下層)に高周波回路21,22が配設されている場合、これら高周波回路21,22どうしのアイソレーションが劣化してノイズの飛び込みが増大するという問題が発生する。なお、図3において、符号25はグラウンド層、26は環状電極、27は配線パターン、28はビアホール、29は絶縁層を示しており、ソルダーレジストや電気部品等は図示省略してある。
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、接地用ランドを放熱が抑制できる形状に形成しつつ高周波回路のアイソレーションが確保しやすい電子回路ユニットを提供することにある。
上記の目的を達成するために、本発明は、異なる2つの層に高周波回路が配設されて両層の間にグラウンド層が形成されている多層基板を備え、前記多層基板の層にそれぞれ連結桟を介して周囲の導電部材と連結された接地用ランドが設けられ、これら接地用ランドがビアホールを介して互いに接続されていると共に前記グラウンド層と導通されている電子回路ユニットにおいて、前記多層基板の各層に設けられた前記接地用ランドからそれぞれ前記連結桟が放射状に突設されており、これら連結桟の放射方向を各層ごとに異ならせることにより、前記連結桟どうし前記多層基板の板厚方向に沿って重なり合わないように互いに周方向にずらして配置されているという構成にした。
このように構成された電子回路ユニットは、多層基板の層に設けられた接地用ランドからそれぞれ連結桟が放射状に突出しており、これら連結桟の放射方向が各層ごとに異なるように設定されているため、各層の接地用ランドのまわりで連結桟に仕切られた開口部が層間方向に沿ってすべて重なり合う領域を、各層の連結桟の協働によってほとんどなくすことができる。それゆえ、高周波信号がこれら開口部を介して層間を通り抜ける可能性が低くなり、多層基板の異なる2つの層に配設されている高周波回路どうしのアイソレーションが確保しやすくなる。また、ビアホールを介して接続されている層の接地用ランドが、いずれも連結桟を放射状に突設したサーマルランドとして形成されているため、外層の接地用ランド上に塗布されたクリーム半田をリフロー炉等で効率良く加熱することができる。
本発明の電子回路ユニットによれば、ビアホールを介して接続されている多層基板の層の接地用ランドが、いずれも連結桟を放射状に突設したサーマルランドとして形成されているため、外層の接地用ランド上に塗布されたクリーム半田をリフロー炉等で効率良く加熱することができる。また、層に設けられ接地用ランドからそれぞれ径方向外側へ突出する連結桟の放射方向を各層ごとに異ならせることにより、連結桟どうしが層間方向に沿って重なり合わないようしているため、これら接地用ランドのまわりの開口部を介して高周波信号が層間を通り抜ける可能性が低く、多層基板の異なる2つの層に配設されている高周波回路どうしのアイソレーションが確保しやすい。それゆえ、この電子回路ユニットは、高周波回路どうしの間で懸念されるノイズの飛び込みを効果的に防止でき、性能の向上や安定化が期待できる。
本発明の実施形態例に係る電子回路ユニットの各層に設けられた接地用ランドを同じ向きに並べて示す説明図である。 図1の各接地用ランドが設けられている部位を示す該電子回路ユニットの要部断面図である。 従来例に係る電子回路ユニットの要部断面図である。 該従来例の接地用ランドの形状を示す説明図である。
以下、本発明の実施形態例を図1と図2を参照しつつ説明する。図2に示す電子回路ユニット1は多層基板2を備えており、この多層基板2の最上層(第1層)と最下層(第4層)にはそれぞれ高周波回路3,4が配設されている。また、多層基板2の第2層には電源回路等が設けられ、第3層にはほぼ全面にグラウンド層(接地導体層)5が形成されている。
多層基板2の各層にはそれぞれ、板厚方向(層間方向)に沿って重なり合う位置に接地用ランド6が設けられている。図1に示すように、各層の接地用ランド6はいずれも幅狭な連結桟6aを介して周囲の導電部材(環状電極7またはグラウンド層5)と連結されているため、放熱が抑制できるサーマルランドとして形成されている。また、これら接地用ランド6は層間を貫くビアホール8を介して互いに接続されているため、すべての接地用ランド6がグラウンド層5と導通されている。なお、図2おいて、符号10は配線パターン、11は絶縁層を示しており、ソルダーレジストや電気部品等は図示省略してある。
図1(a)に示すように、各層の接地用ランド6はいずれも放射状に等間隔な4方向へ連結桟6aを突設しているため、各接地用ランド6のまわりには連結桟6aによって周方向に仕切られた開口部9が画成されている。また、各層の接地用ランド6に放射状に突設されている連結桟6aは、その放射方向が各層ごとに異なる設定にしてある。そのため、各層の接地用ランド6が重なり合う図2の状態では、どの層の接地用ランド6のまわりの開口部9も必ず別の層の連結桟6aと対向している。そして、各層の接地用ランド6のまわりの開口部9が層間方向に沿ってすべて重なり合う領域は、図1(b)に示すように、各層の連付桟6aの協働によってほとんどなくなっている。
また、各層の接地用ランド6の略中央には取付穴6bが形成されている。これらの取付穴6bには図示せぬ電気部品の接地用端子が挿入され、該接地用端子が外層の接地用ランド6に半田付けされる。その際、各層の接地用ランド6がいずれも連結桟6aを突設したサーマルランドとして形成されていることから、半田付け時の加熱効率は良好である。すなわち、多層基板2は外層において、クリーム半田が塗布された接地用ランド6から連結桟6aを介して周囲の環状電極7へ熱が伝わりにくくなると共に、環状電極7をソルダーレジストで覆うことによって接地用ランド6に所要の剥離強度が確保できる。また、外層の接地用ランド6からビアホール8を介して内層の接地用ランド6へ熱が伝わるが、この熱は内層において連結桟6aを介してグラウンド層5等へ伝わることになるので熱の流出は抑制できる。したがって、外層の接地用ランド6が内層の大きなグラウンド層5と導通されていても、外層の接地用ランド6上に塗布されたクリーム半田をリフロー炉等で効率良く加熱することができる。
以上説明したように、本実施形態例に係る電子回路ユニット1では、多層基板2の各層の接地用ランド(サーマルランド)6に放射状に突設された連結桟6aの放射方向を各層ごとに異ならせて、図1(b)に示すように、各接地用ランド6のまわりの開口部9が層間方向に重なり合わないように設定してあるため、これら開口部9を介して高周波信号が層間を通り抜ける可能性が低くなっている。それゆえ、多層基板2の最上層と最下層に配設されている高周波回路3,4どうしのアイソレーションが確保しやすく、両高周波回路3,4間で懸念されるノイズの飛び込みを効果的に防止できる。
なお、上記の実施形態例では、多層基板2の各層の接地用ランド6に取付穴6bが形成されているため、ビアホール8が貫通ビアとなっているが、チップ部品の接地用端子等に接続される導電性のボールを外層の接地用ランド6上に搭載して半田付けする場合には、各層の接地用ランド6から取付穴6bを省略してビアホール8をブラインドビアとすれば良い。
また、上記の実施形態例では、多層基板2の4つの層に接地用ランド6がサーマルランドとして形成されている場合について説明したが、3層あるいは5層以上の複数の層に接地用ランド6をサーマルランドとして形成する場合にも、本発明を適用することによって上記の実施形態例とほぼ同様の効果が得られる。
1 電子回路ユニット
2 多層基板
3,4 高周波回路
5 グラウンド層(導電部材)
6 接地用ランド(サーマルランド)
6a 連結桟
6b 取付穴
7 環状電極(導電部材)
8 ビアホール
9 開口部
11 絶縁層

Claims (1)

  1. 異なる2つの層に高周波回路が配設されて両層の間にグラウンド層が形成されている多層基板を備え、前記多層基板の層にそれぞれ連結桟を介して周囲の導電部材と連結された接地用ランドが設けられ、これら接地用ランドがビアホールを介して互いに接続されていると共に前記グラウンド層と導通されている電子回路ユニットであって、
    前記多層基板の各層に設けられた前記接地用ランドからそれぞれ前記連結桟が放射状に突設されており、これら連結桟の放射方向を各層ごとに異ならせることにより、前記連結桟どうし前記多層基板の板厚方向に沿って重なり合わないように互いに周方向にずらして配置されていることを特徴とする電子回路ユニット。
JP2009157071A 2009-07-01 2009-07-01 電子回路ユニット Active JP5415846B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009157071A JP5415846B2 (ja) 2009-07-01 2009-07-01 電子回路ユニット
EP10165403A EP2278863B1 (en) 2009-07-01 2010-06-09 Electronic circuit unit
US12/826,276 US8242385B2 (en) 2009-07-01 2010-06-29 Electronic circuit unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009157071A JP5415846B2 (ja) 2009-07-01 2009-07-01 電子回路ユニット

Publications (2)

Publication Number Publication Date
JP2011014692A JP2011014692A (ja) 2011-01-20
JP5415846B2 true JP5415846B2 (ja) 2014-02-12

Family

ID=42782291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009157071A Active JP5415846B2 (ja) 2009-07-01 2009-07-01 電子回路ユニット

Country Status (3)

Country Link
US (1) US8242385B2 (ja)
EP (1) EP2278863B1 (ja)
JP (1) JP5415846B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102811549A (zh) * 2011-06-03 2012-12-05 鸿富锦精密工业(深圳)有限公司 电路板
JP2016157705A (ja) * 2013-05-17 2016-09-01 株式会社日立製作所 回路基板及びこれを搭載する電子装置
WO2015116090A1 (en) * 2014-01-30 2015-08-06 Hewlett-Packard Development Company, L.P. Thermal relief pad
EP3037916B1 (en) * 2014-12-24 2021-02-24 Nokia Technologies Oy Monitoring
WO2017149773A1 (ja) * 2016-03-04 2017-09-08 株式会社メイコー メタルコア基板及びメタルコア基板の製造方法
JP6414191B2 (ja) 2016-12-20 2018-10-31 オンキヨー株式会社 多層基板
JP6933797B2 (ja) 2017-02-20 2021-09-08 オンキヨーホームエンターテイメント株式会社 オーディオアンプおよびオーディオパワーアンプ
US20180332699A1 (en) * 2017-02-21 2018-11-15 Unlimiter Mfa Co., Ltd. Printed circuit board
JP6949751B2 (ja) * 2018-02-19 2021-10-13 株式会社Fuji 3次元積層造形のビア形成方法
CN112996220B (zh) * 2019-12-17 2023-03-31 华为机器有限公司 印制电路板及印制电路板的制备方法
US11284502B2 (en) * 2020-02-11 2022-03-22 Western Digital Technologies, Inc. Thermal relief for through-hole and surface mounting

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2760829B2 (ja) * 1989-01-13 1998-06-04 株式会社日立製作所 電子基板
JPH1093237A (ja) * 1997-08-08 1998-04-10 Hitachi Ltd 電子基板
JP2000208939A (ja) * 1999-01-18 2000-07-28 Murata Mfg Co Ltd 多層配線基板およびそれを用いた電子装置
JP2001007469A (ja) * 1999-06-23 2001-01-12 Sony Corp プリント配線板およびプリント配線板の製造方法
GB2374984B (en) * 2001-04-25 2004-10-06 Ibm A circuitised substrate for high-frequency applications
JP2003243813A (ja) 2002-02-14 2003-08-29 Alps Electric Co Ltd 端子構造
US6646886B1 (en) * 2002-04-12 2003-11-11 Cisco Technology, Inc. Power connection structure
JP3610496B2 (ja) 2002-07-30 2005-01-12 オリオン電機株式会社 プリント基板及び電子部品のハンダ付け構造
US7141742B2 (en) * 2003-07-17 2006-11-28 Hewlett-Packard Development Company, L.P. Alternating voided areas of anti-pads
JP2005072503A (ja) * 2003-08-27 2005-03-17 Kyocera Corp 配線基板およびそれを用いた電子装置
US7239527B1 (en) * 2004-12-08 2007-07-03 Force 10 Networks, Inc. Backplane with power plane having a digital ground structure in signal regions
JP4105148B2 (ja) * 2004-12-10 2008-06-25 株式会社ケーヒン プリント基板
US7629541B2 (en) * 2006-06-19 2009-12-08 Endicott Interconnect Technologies, Inc. High speed interposer
WO2008015989A1 (fr) * 2006-08-02 2008-02-07 Nec Corporation Carte de câblage imprimé
US20100108369A1 (en) * 2008-10-31 2010-05-06 Alexander Tom Printed Circuit Boards, Printed Circuit Board Capacitors, Electronic Filters, Capacitor Forming Methods, and Articles of Manufacture
TW201218891A (en) * 2010-10-18 2012-05-01 Hon Hai Prec Ind Co Ltd Printed circuit board

Also Published As

Publication number Publication date
US20110000707A1 (en) 2011-01-06
US8242385B2 (en) 2012-08-14
JP2011014692A (ja) 2011-01-20
EP2278863A1 (en) 2011-01-26
EP2278863B1 (en) 2012-05-30

Similar Documents

Publication Publication Date Title
JP5415846B2 (ja) 電子回路ユニット
US8106303B2 (en) Printed wiring board including a thermal land for supressing heat dissipation
US10375816B2 (en) Printed-circuit board, printed-wiring board, and electronic apparatus
JP6296391B2 (ja) 受信装置及びシールドケース接続方法
JP2007059803A (ja) プリント基板、電子基板及び電子機器
JP5066461B2 (ja) 配線構造及び多層プリント配線板。
US9769925B2 (en) Relieved component pad for 0201 use between vias
JP2011138812A (ja) 電源モジュール
JP2006211620A (ja) フィルタ及びデュプレクサ
JP4545615B2 (ja) 組立部品、モジュール基板、モジュール基板製造方法、電子回路装置および電子機器
JP6696332B2 (ja) プリント基板
JP2018082070A (ja) 配線基板およびこれを用いた電子装置
JP4760393B2 (ja) プリント配線板及び半導体装置
JP4685660B2 (ja) 半導体部品の配線構造
JP2010118592A (ja) 半導体装置
JP6299355B2 (ja) 多層基板構造
JP2002009449A (ja) プリント配線基板装置
JP4803071B2 (ja) 回路基板および電子部品付回路基板
JP4491338B2 (ja) 半導体装置用基板および半導体装置
JP2002100880A (ja) 多層回路基板
JP2008112778A (ja) プリント配線基板とこれを備えたモータ制御装置
JP5691931B2 (ja) 電子装置
TWI384907B (zh) 形成接地結構之方法及其接地結構
JP2006173337A (ja) 電子モジュール構造
JP2004063941A (ja) 電子機器のプリント基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131114

R150 Certificate of patent or registration of utility model

Ref document number: 5415846

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350