JP2018082070A - 配線基板およびこれを用いた電子装置 - Google Patents

Abstract

【課題】定電圧レギュレータが作動時に発生する熱を外部に良好に放散することができ、それにより半導体素子を安定して作動させることが可能な配線基板およびこれを用いた電子装置を提供すること。【解決手段】定電圧レギュレータ搭載部１０Ｂの下方の外部接続面１０Ｃには、外部接続パッド８のうち、接地用、電源用の外部接続パッド８Ｇ，８Ｐのみが配置されており、定電圧レギュレータ搭載部１０Ｂ下方の接地用、電源用の外部接続パッド８Ｇ，８Ｐと接地用、電源用の定電圧レギュレータ接続パッド７Ｇ，７Ｐとが定電圧レギュレータ搭載部１０Ｂ下方における絶縁基板１の上面から下面にかけて設けられた複数のビアホール５およびスルーホール４を介して電気的および熱的に接続されている。【選択図】図１

Description

本発明は、半導体素子を搭載するための配線基板およびこれを用いた電子装置に関するものである。

従来、ＭＰＵ等の半導体素子は、多層高密度配線の小型の配線基板上に搭載されて用いられる。

近時、半導体素子の作動電圧の低電圧化や同時スイッチング数の増加に伴い、半導体素子に供給される作動電圧の僅かな変動が半導体素子の誤動作を引き起こすようになってきている。そこで、半導体素子を搭載する配線基板上に定電圧レギュレータを搭載し、半導体素子の同時スイッチング等に伴う作動電圧の変動を抑制して半導体素子の誤動作を防止することが提案されている。

図９に、半導体素子Ｓと定電圧レギュレータＶとを搭載するための従来の配線基板２０を示す。配線基板２０は、主として絶縁基板１１と、配線導体１２と、ソルダーレジスト層１３とを備えている。

絶縁基板１１は、その上面中央部に半導体素子Ｓが搭載される半導体素子搭載部２０Ａを有している。また、その上面外周部に定電圧レギュレータＶが搭載される定電圧レギュレータ搭載部２０Ｂを有している。絶縁基板１１の下面は、マザーボード等の外部電気回路基板（不図示）に接続するための接続面２０Ｃとなっている。

絶縁基板１１は、コア絶縁層１１ｃの上下面に複数のビルドアップ絶縁層１１ａ〜１１ｂおよび１１ｄ〜１１ｅが積層されて成る。コア絶縁層１１ｃは、複数のスルーホール１４を有している。ビルドアップ絶縁層１１ａ〜１１ｂおよび１１ｄ〜１１ｅは、複数のビアホール１５を有している。

配線導体１２は、コア絶縁層１１ｃの上下面およびスルーホール１４内に被着されたコア導体１２ｃ，１２ｄと、各ビルドアップ絶縁層１１ａ〜１１ｂ，１１ｄ〜１１ｅの表面およびビアホール１５内に被着されたビルドアップ導体１２ａ〜１２ｂおよび１２ｅ〜１２ｆとから成る。

配線導体１２のうち、最上層のビルドアップ導体１２ａの一部は、半導体素子接続パッド１６を形成している。半導体素子接続パッド１６は、信号用の半導体素子接続パッド１６Ｓと、接地用の半導体素子接続パッド１６Ｇと、電源用の半導体素子接続パッド１６Ｐとを含んでいる。半導体素子接続パッド１６には、半導体素子Ｓの電極端子ＴＳが半田を介して接続される。

配線導体１２のうち、最上層のビルドアップ導体１２ａの別の一部は、定電圧レギュレータ接続パッド１７を形成している。定電圧レギュレータ接続パッド１７は、接地用の定電圧レギュレータ接続パッド１７Ｇと電源用の定電圧レギュレータ接続パッド１７Ｐとを含んでいる。定電圧レギュレータ接続パッド１７には、定電圧レギュレータＶの電極端子ＴＶが半田を介して接続される。

配線導体１２のうち、最下層のビルドアップ導体１２ｆの一部は、外部接続パッド１８を形成している。外部接続パッド１８は、信号用の外部接続パッド１８Ｓと、接地用の外部接続パッド１８Ｇと、電源用の外部接続パッド１８Ｐとを含んでいる。外部接続パッド１８は、マザーボード等の外部電気回路基板の配線導体に半田を介して接続される。

ソルダーレジスト層１３は、最上層のビルドアップ絶縁層１１ａ上および最上層のビルドアップ導体１２ａ上に被着された上面側のソルダーレジスト層１３ａと、最下層のビルドアップ絶縁層１１ｅ上および最下層のビルドアップ導体１２ｆ上に被着された下面側のソルダーレジスト層１３ｂとを有している。

上面側のソルダーレジスト層１３ａは、半導体素子接続パッド１６を露出させる開口部および定電圧レギュレータ接続パッド１７を露出させる開口部を有している。下面側のソルダーレジスト層１３ｂは、外部接続パッド１８を露出させる開口部を有している。

なお、半導体素子接続パッド１６と、定電圧レギュレータ接続パッド１７と、外部接続パッド１８とは、絶縁基板１１の表面および内部に配設された配線導体１２を介して所定のもの同士が電気的および熱的に接続されている。

そのため、配線導体１２は、信号用の配線導体１２Ｓと、接地用の配線導体１２Ｇと、電源用の配線導体１２Ｐとを含んでいる。

そして、図１０に示すように、半導体素子Ｓの電極端子ＴＳを半導体素子接続パッド１６に半田を介して接続するとともに定電圧レギュレータＶの電極端子ＴＶを定電圧レギュレータ接続パッド１７に半田を介して接続することにより、配線基板２０に半導体素子Ｓおよび定電圧レギュレータＶが搭載された電子装置が完成する。

この電子装置は、外部接続パッド１８をマザーボード等の外部電気回路基板の配線導体に半田を介して接続することにより、外部電気回路基板に実装される。

外部電気回路基板に実装された電子装置は、信号用の外部接続パッド１８Ｓを介して外部電気回路基板との信号の授受が行われる。また、接地用の外部接続パッド１８Ｇおよび電源用の外部接続パッド１８Ｐを介してそれぞれ接地電圧および電源電圧の供給が行われる。

さらに、定電圧レギュレータ接続パッド１７を介して、半導体素子Ｓの作動電圧の変動を抑制するための電流供給が定電圧レギュレータＶから行われる。

ここで、従来の配線基板２０における最上層のビルドアップ導体１２ａを図１１に上面図で示す。図１１においては、半導体素子搭載部２０Ａおよび定電圧レギュレータ搭載部２０Ｂに対応する領域を２点鎖線で示している。また、上面側のソルダーレジスト３ａにおける開口部を破線にて示している。なお、上述した図９および図１０は、図１１の切断線Ｉ−Ｉにおける断面図である。半導体素子搭載部２０Ａは、絶縁基板１１の上面中央部に配設されている。定電圧レギュレータ搭載部２０Ｂは、半導体素子搭載部２０Ａを挟んだ両側に配設されている。

ビルドアップ導体１２ａは、搭載部２０Ａに対応する領域に複数の半導体素子接続パッド１６を有している。半導体素子接続パッド１６は、信号用の半導体素子接続パッド１６Ｓと、接地用の半導体素子接続パッド１６Ｇと、電源用の半導体素子接続パッド１６Ｐとを含んでいる。信号用の半導体素子接続パッド１６Ｓは、主として半導体素子搭載部２０Ａの外周部に対応する位置に多数が配設されている。接地用および電源用の半導体素子接続パッド１６Ｇ，１６Ｐは、主として半導体素子搭載部２０Ａの中央部に対応する位置に多数が配設されている。

また、ビルドアップ導体１２ａは、定電圧レギュレータ搭載部２０Ｂに対応する領域に複数の定電圧レギュレータ接続パッド１７を有している。定電圧レギュレータ接続パッド１７は、接地用の定電圧レギュレータ接続パッド１７Ｇと、電源用の定電圧レギュレータ接続パッド１７Ｐとを含んでいる。接地用の定電圧レギュレータ接続パッド１７Ｇと電源用の定電圧レギュレータ接続パッド１７Ｐとは、互いに交互に位置するように複数列で配設されている。なお、電源用の定電圧レギュレータ接続パッド１７Ｐのいくつかは、定電圧レギュレータ搭載部２０Ｂの中央部に向けて延びる舌片１７Ｐａが付設されている。

さらに、ビルドアップ導体１２ａは、半導体素子搭載部２０Ａに対応する領域から定電圧レギュレータ搭載部２０Ｂに対応する領域にかけての広い領域に延在する接地用のベタ状導体１２ＧＳを有している。この層における接地用のベタ状導体１２ＧＳは、接地用の半導体素子接続パッド１６Ｇおよび接地用の定電圧レギュレータ接続パッド１７Ｇを一体的に含んでいる。また、この接地用のベタ状導体１２ＧＳは、半導体素子搭載部２０Ａの下方および絶縁基板１１の外周部において、接地用の外部接続パッド１８Ｇにスルーホール１４およびビアホール１５を介して電気的および熱的に接続されている。このベタ状導体１２ＧＳを介して半導体素子Ｓに接地電位を与えるための電流が定電圧レギュレータ搭載部２０Ｂと半導体素子搭載部２０Ａとの間で供給される。

なお、このビルドアップ導体１２ａにおける接地用のベタ状導体１２ＧＳには、定電圧レギュレータＶが作動時に発生する熱が、接地用の定電圧レギュレータ接続パッド１７Ｇを介して伝達される。この熱は、半導体素子搭載部２０Ａの下方および絶縁基板１１の外周部において、スルーホール１４およびビアホール１５を介して接地用の外部接続パッド１８Ｇに伝達され、最終的には外部電気回路基板を介して外部に放散される。

図１２は、最下層のビルドアップ導体１２ｆの上面を示す。図１２においては、上層のビルドアップ導体１２ｅに接続されるビアホール１５の位置および下面側のソルダーレジスト層１３ｂの開口部の位置を破線にて示している。

ビルドアップ導体１２ｆは、主として電源用のベタ状導体１２ＰＳと信号用、接地用、電源用の外部接続パッド１８Ｓ，１８Ｇ，１８Ｐとを有している。信号用の外部接続パッド１８Ｓは、主として絶縁基板１１の外周部に多数が配設されている。なお、一部の信号用の外部接続パッド１８Ｓは、定電圧レギュレータ搭載部２０Ｂの下方に配置されている。接地用および電源用の外部接続パッド１８Ｇ，１８Ｐは、主として半導体素子搭載部２０Ａの下方および絶縁基板１１の外周部の内寄りに多数が配設されている。また、この層の電源用のベタ状導体１２ＰＳは、電源用の外部接続パッド１８Ｐと一体的に形成されている。

図１３は、上から２番目のビルドアップ導体１２ｂの上面図を示している。図１３においては、上層のビルドアップ導体１２ａから接続されるビアホール１５の位置を破線で示している。また、ビアホール１５のうち、後述する副ビアホール１５ａとして定義するものの位置を黒丸で示している。

図１３に示すように、上から２番目のビルドアップ導体１２ｂには、主として信号用の配線導体１２Ｓと電源用の配線導体１２Ｐとが配設されている。接地用の配線導体１２Ｇは、上下の導体１２ａ，１２ｃに接続するためのランドパターンのみが配設されている。

信号用の配線導体１２Ｓは、半導体素子搭載部２０Ａの下方から絶縁基板１１の外周部にかけて延在する複数の帯状導体１２ＳＳを有している。一部の帯状導体１２ＳＳは、定電圧レギュレータ搭載部２０Ｂの下方に延在している。そして、外部接続面２０Ｃの外周部に設けられた信号用の外部接続パッド１８Ｓにスルーホール１４およびビアホール１５を介して電気的に接続されている。

電源用の配線導体１２Ｐは、半導体素子搭載部２０Ａの下方から定電圧レギュレータ搭載部２０Ｂの下方までを含む広い領域に延在する広面積のベタ状導体１２ＰＳを有している。このベタ状導体１２ＰＳは、電源用の半導体素子接続パッド１６Ｐの直下に設けられたビアホール１５を介して電源用の半導体素子接続パッド１６Ｐに電気的および熱的に接続されている。

また、このベタ状導体１２ＰＳは、電源用の定電圧レギュレータ接続パッド１７Ｐの直下に設けられたビアホール１５および各定電圧レギュレータ接続パッド１７同士の間の下方に設けられた副ビアホール１５ａを介して電源用の定電圧レギュレータ接続パッド１７Ｐに電気的および熱的に接続されている。なお、ここでは、各定電圧レギュレータ接続パッド１７同士の間の下方に設けられたビアホール１５を副ビアホール１５ａと定義する。電源用のベタ状導体１２ＰＳに接続される副ビアホール１５ａは、電源用の定電圧レギュレータ接続パッド１７Ｐに付設された舌片１７Ｐａの直下に設けられている。

さらに、この電源用のベタ状導体１２ＰＳは、半導体素子搭載部２０Ａの下方および絶縁基板１１の外周部において、電源用の外部接続パッド１８Ｐにスルーホール１４およびビアホール１５を介して電気的および熱的に接続されている。このベタ状導体１２ＰＳを介して定電圧レギュレータＶからの電流が半導体素子Ｓに供給される。

なお、このビルドアップ導体１２ｂにおける電源用のベタ状導体１２ＰＳには、定電圧レギュレータＶが作動時に発生する熱が、電源用の定電圧レギュレータ接続パッド１７Ｐからビアホール１５および副ビアホール１５ａを介して伝達される。この熱は、スルーホール１４およびビアホール１５を介して電源用の外部接続パッド１８Ｐに伝達され、最終的には外部電気回路基板を介して外部に放散される。

ところで、このビルドアップ導体１２ｂにおいては、一部の信号用の帯状導体１２ＳＳが定電圧レギュレータ搭載部２０Ｂの下方に延在していることから、この帯状導体１２ＳＳにより、上層の定電圧レギュレータ接続パッド１７に接続されるビアホール１５および副ビアホール１５ａの配置が制限されてしまう。

例えば、各定電圧レギュレータ接続パッド１７の直下においてビアホール１５を設けるとともに各定電圧レギュレータ接続パッド１７同士の中間点の直下において接地用と電源用の副ビアホール１５ａを交互に配置する設定とした場合、各定電圧レギュレータ搭載部２０Ｂの下方において、この層の電源用のベタ状導体１２ＰＳに接続されるビアホール１５は、そのうちの２個が信号用の帯状導体１２ＳＳの存在により配置できず、副ビアホール１５ａは、そのうちの１個が配置できない。

このように、電源用の定電圧レギュレータ接続パッド１７Ｐと電源用のベタ状導体１２ＰＳとを接続するビアホール１５および副ビアホール１５ａを配置する数が少ない場合、定電圧レギュレータＶが作動時に発生する熱を、電源用のベタ状導体１２ＰＳに伝達する効率が低いものとなる。

図１４は、上から３番目のコア導体１２ｃの上面図を示している。図１４においては、上層のビルドアップ導体２ｂから接続されるビアホール１５の位置を破線で示している。また、副ビアホール１５ａの位置を黒丸で示している。

コア導体１２ｃは、主として接地用のベタ状導体１２ＧＳを有している。信号用の配線導体１２Ｓおよび電源用の配線導体１２Ｐとしては、上下の導体１２ｂ，１２ｄと接続するためのランド導体のみが形成されている。これらのランド導体の下面には、スルーホール１４が接続される。なお、一部の信号用のランド導体は、上述の一部の帯状配線導体１２ＳＳと接続するために定電圧レギュレータ搭載部２０Ｂの下方に配置されている。そのため、定電圧レギュレータ搭載部２０Ｂの下方に配置される接地用および電源用のスルーホール１４の数は、その分少ないものとなる。

コア導体１２ｃにおける接地用のベタ状導体１２ＧＳは、半導体素子搭載部２０Ａの下方から定電圧レギュレータ搭載部２０Ｂの下方までを含む広い領域に延在している。接地用のベタ状導体１２ＧＳは、半導体素子搭載部２０Ａの下方において、接地用の半導体素子接続パッド１６Ｇの直下に設けられたビアホール１５を介して接地用の半導体素子接続パッド１６Ｇに電気的および熱的に接続されている。

また、この接地用のベタ状導体１２ＧＳは、接地用の定電圧レギュレータ接続パッド１７Ｇの直下に設けられたビアホール１５および各定電圧レギュレータ接続パッド１７の中間点の下方に設けられた副ビアホール１５ａを介して接地用の定電圧レギュレータ接続パッド１７Ｇに電気的および熱的に接続されている。さらに、半導体素子搭載部２０Ａの下方および絶縁基板１１の外周部において、接地用の外部接続パッド１８Ｇに電気的および熱的に接続されている。このベタ状導体１２ＧＳを介して半導体素子Ｓに接地電位を与えるための電流が定電圧レギュレータ搭載部２０Ｂと半導体素子搭載部２０Ａとの間で供給される。

なお、このコア導体１２ｃにおける接地用のベタ状導体１２ＧＳには、定電圧レギュレータＶが作動時に発生する熱が、接地用の定電圧レギュレータ接続パッド１７Ｇからビアホール１５および副ビアホール１５ａを介して伝達される。この熱は、スルーホール１４およびビアホール１５を介して接地用の外部接続パッド１８Ｇに伝達され、最終的には外部電気回路基板を介して外部に放散される。

ところで、このコア導体１２ｃにおいては、上層のビルドアップ導体１２ｂにおいて、一部の信号用の帯状導体１２ＳＳが定電圧レギュレータ搭載部２０Ｂの下方に延在していることから、接地用の定電圧レギュレータ接続パッド１７Ｇに接続されるビアホール１５および副ビアホール１５ａの配置がこの帯状導体１２ＳＳにより制限されてしまう。

例えば、各定電圧レギュレータ接続パッド１７の直下においてビアホール１５を設けるとともに各定電圧レギュレータ接続パッド１７同士の中間点の直下において接地用と電源用の副ビアホール１５ａを交互に配置する設定とした場合、この層の接地用のベタ状導体１２ＧＳに接続される主ビアホール１５は、そのうちの１個が信号用の帯状導体１２ＳＳの存在により配置できず、副ビアホール１５ａは、そのうちの４個が配置できない。

このように、接地用の定電圧レギュレータ接続パッド１７Ｇと接地用のベタ状導体１２ＧＳとを接続するビアホール１５および副ビアホール１５ａを配置する数が少ない場合、定電圧レギュレータＶが作動時に発生する熱を、この接地用のベタ状導体１２ＧＳに伝達する効率が低いものとなる。

図１５は、コア絶縁層１１ｃの下面に被着されたコア導体１２ｄの上面を示している。図１５においては、上層のコア導体１２ｃから接続されるスルーホール１４の位置を破線にて示している。

コア導体１２ｄは、主として電源用のベタ状導体１２ＰＳを有している。信号用の配線導体１２Ｓおよび接地用の配線導体１２Ｇとしては、上下の導体１２ｃ，１２ｅと接続するためのランド導体のみが形成されている。なお、接地用のランド導体は、下層のビルドアップ導体１２ｅに複数のビアホール１５を接続するために花形様の異形状をしている。

コア導体１２ｄにおける電源用のベタ状導体１２ＰＳは、半導体素子搭載部２０Ａの下方から定電圧レギュレータ搭載部２０Ｂの下方までを含む広い領域に延在している。この電源用のベタ状導体１２ＰＳは、半導体素子搭載部２０Ａの下方において、電源用の半導体素子接続パッド１６Ｐに電気的および熱的に接続されている。また、定電圧レギュレータ搭載部２０Ｂの下方において、電源用の定電圧レギュレータ接続パッド１７Ｐに電気的および熱的に接続されている。さらに、半導体素子搭載部２０Ａの下方および絶縁基板１１の外周部において、電源用の外部接続パッド１８Ｐに電気的および熱的に接続されている。このベタ状導体１２ＰＳを介して半導体素子Ｓに電源電位を与えるための電流が定電圧レギュレータ搭載部２０Ｂと半導体素子搭載部２０Ａとの間で供給される。

図１６は、下から２番目のビルドアップ導体１２ｅの上面を示している。図１６においては、上層のコア導体１２ｄから接続されるビアホール１５の位置を破線にて示している。

ビルドアップ導体１２ｅは、主として接地用のベタ状導体１２ＧＳを有している。信号用の配線導体１２Ｓおよび電源用の配線導体１２Ｐとしては、上下の導体１２ｄ，１２ｆと接続するためのランド導体のみが形成されている。なお、電源用のランド導体は、下層のビルドアップ導体１２ｆに複数のビアホール１５を接続するために花形様の異形状をしている。

ビルドアップ導体１２ｅにおける接地用のベタ状導体１２ＧＳは、半導体素子搭載部２０Ａの下方から定電圧レギュレータ搭載部２０Ｂの下方までを含む広い領域に延在している。接地用のベタ状導体１２ＧＳは、半導体素子搭載部２０Ａの下方において、接地用の半導体素子接続パッド１６Ｇに電気的および熱的に接続されている。また、定電圧レギュレータ搭載部２０Ｂの下方において、接地用の定電圧レギュレータ接続パッド１７Ｇに電気的および熱的に接続されている。さらに、半導体素子搭載部２０Ａの下方および絶縁基板１１の外周部において、接地用の外部接続パッド１８Ｇに電気的および熱的に接続されている。このベタ状導体１２ＧＳを介して半導体素子Ｓに接地電位を与えるための電流が定電圧レギュレータ搭載部２０Ｂと半導体素子搭載部２０Ａとの間で供給される。

しかしながら、この従来の配線基板２０においては、定電圧レギュレータ搭載部２０Ｂの下方に信号用の外部接続パッド１８Ｓが配置されていることから、その分、定電圧レギュレータ搭載部２０Ｂの下方に配置される接地用の外部接続パッド１８Ｇおよび電源用の外部接続パッド１８Ｐの数が少ないものとなってしまう。

このように、定電圧レギュレータ２０Ｂの下方に配置される接地用の外部接続パッド１８Ｇおよび電源用の外部接続パッド１８Ｐの数が少ないと、これらの外部接続パッド１８Ｇ，１８Ｐに定電圧レギュレータ接続パッド１７からベタ状導体１２ＧＳ，１２ＰＳならびにスルーホール１４およびビアホール１５を介して伝達される熱量も少ないものとなる。その結果、定電圧レギュレータＶが作動時に発生する熱を外部に良好に放散することができなくなり、半導体素子Ｓを安定して作動させることが困難となる場合があった。

特表２００７−５２１５７４号公報

本発明が解決しようとする課題は、定電圧レギュレータ接続パッドから定電圧レギュレータ搭載部の下方の外部接続パッドへの熱の伝達を良好として、定電圧レギュレータが作動時に発生する熱を外部に良好に放散することができ、それにより半導体素子を安定して作動させることが可能な配線基板およびこれを用いた電子装置を提供することにある。

本発明の配線基板は、複数のスルーホールを有するコア絶縁層の上下面に、複数のビアホールを有する複数のビルドアップ絶縁層を積層して成り、上面中央部に半導体素子搭載部および上面外周部に定電圧レギュレータ搭載部を有するとともに下面に外部接続面を有する絶縁基板と、前記コア絶縁層の上下面および前記スルーホール内ならびに前記ビルドアップ絶縁層の表面および前記ビアホール内に被着された導体から成る配線導体と、を具備しており、前記配線導体が、前記半導体素子搭載部に配設された信号用、接地用、電源用の複数の半導体素子接続パッドと、前記定電圧レギュレータ搭載部に配設された接地用、電源用の複数の定電圧レギュレータ接続パッドと、前記外部接続面に配設された信号用、接地用、電源用の複数の外部接続パッドと、前記半導体素子搭載部の下方で前記信号用の半導体素子接続パッドに接続されるとともに前記絶縁基板の外周部で前記信号用の外部接続パッドに接続されて前記絶縁基板の内部を前記半導体素子搭載部の下方から前記絶縁基板の外周部まで延びる複数の信号用の配線導体と、前記半導体素子搭載部の下方で前記接地用の半導体素子接続パッドに接続されるとともに前記定電圧レギュレータ搭載部の下方で前記接地用の定電圧レギュレータ接続パッドに接続され、前記半導体素子搭載部の下方および前記定電圧レギュレータ搭載部の下方で前記接地用の外部接続パッドに接続されて前記コア絶縁層の上面側および下面側の複数の前記ビルドアップ絶縁層の表面を前記半導体素子搭載部の下方から前記定電圧レギュレータ搭載部の下方まで延在する複数の接地用のベタ状導体と、前記半導体素子搭載部の下方で前記電源用の半導体素子接続パッドと接続されるとともに前記定電圧レギュレータ搭載部の下方で前記電源用の定電圧レギュレータ接続パッドと接続され、前記半導体素子搭載部の下方および前記定電圧レギュレータ搭載部の下方で前記電源用の外部接続パッドに接続されて前記コア絶縁層の上面側および下面側の複数の前記ビルドアップ絶縁層の表面を前記半導体素子搭載部の下方から前記定電圧レギュレータ搭載部の下方まで延在する複数の電源用のベタ状導体と、を有する配線基板であって、前記定電圧レギュレータ搭載部の下方の前記外部接続面には、前記外部接続パッドのうち、接地用、電源用の外部接続パッドのみが配置されており、該定電圧レギュレータ搭載部下方の前記接地用、電源用の外部接続パッドと前記接地用、電源用の定電圧レギュレータ接続パッドとが該定電圧レギュレータ搭載部下方における前記絶縁基板の上面から下面にかけて設けられた複数のビアホールおよびスルーホールを介して電気的および熱的に接続されていることを特徴とするものである。

本発明の電子装置は、前記配線基板の前記半導体素子搭載部に半導体素子を搭載するとともに前記定電圧レギュレータ搭載部に定電圧レギュレータを搭載して成ることを特徴とするものである。

本発明の配線基板およびこれを用いた電子装置によれば、定電圧レギュレータ搭載部の下方の外部接続面には、外部接続パッドのうち、接地用、電源用の外部接続パッドのみが配置されており、定電圧レギュレータ搭載部下方の接地用、電源用の外部接続パッドと接地用、電源用の定電圧レギュレータ接続パッドとが定電圧レギュレータ搭載部下方における絶縁基板の上面から下面にかけて設けられた複数のビアホールおよびスルーホールを介して電気的および熱的に接続されていることから、定電圧レギュレータが作動時に発生する熱を、定電圧レギュレータ搭載部の下方に配置された外部接続パッドに良好に伝達することが可能であるとともに、外部に良好に放散することができる。したがって、半導体素子を安定して作動させることが可能な配線基板およびこれを用いた電子装置を提供することができる。

図１は、本発明の配線基板の実施形態例を示す概略断面図である。 図２は、本発明の配線基板の実施形態例における最上層のビルドアップ導体を示す概略上面図である。 図３は、本発明の配線基板の実施形態例における最下層のビルドアップ導体を示す概略上面図である。 図４は、本発明の配線基板の実施形態例における上から２番目のビルドアップ導体を示す概略上面図である。 図５は、本発明の配線基板の実施形態例におけるコア絶縁層の上面に被着されたコア導体を示す概略上面図である。 図６は、本発明の配線基板の実施形態例におけるコア絶縁層の下面に被着されたコア導体を示す概略上面図である。 図７は、本発明の配線基板の実施形態例における下から２番目のビルドアップ導体を示す概略上面図である。 図８は、本発明の配線基板に半導体素子と定電圧レギュレータを実装した電子装置の実施形態例を示す概略断面図である。 図９は、従来の配線基板を示す概略断面図である。 図１０は、従来の配線基板に半導体素子および定電圧レギュレータを搭載した電子装置の概略断面図である。 図１１は、従来の配線基板における最上層のビルドアップ導体を示す概略上面図である。 図１２は、従来の配線基板における最下層のビルドアップ導体を示す概略上面図である。 図１３は、従来の配線基板における上から２番目のビルドアップ導体を示す概略上面図である。 図１４は、従来の配線基板におけるコア絶縁層の上面に被着されたコア導体を示す概略上面図である。 図１５は、従来の配線基板におけるコア絶縁層の下面に被着されたコア導体を示す概略上面図である。 図１６は、従来の配線基板における下から２番目のビルドアップ導体を示す概略上面図である。

次に、本発明の配線基板の実施形態の一例を、図１〜図７を基にして説明する。図１は、本例の配線基板１０を示す概略断面図である。配線基板１０は、主として絶縁基板１と、配線導体２と、ソルダーレジスト層３とを備えている。配線基板１０は、半導体素子Ｓと定電圧レギュレータＶとを搭載するためのものである。

絶縁基板１は、その上面中央部に半導体素子Ｓが搭載される半導体素子搭載部１０Ａを有している。また、その上面外周部に定電圧レギュレータＶが搭載される定電圧レギュレータ搭載部１０Ｂを有している。絶縁基板１の下面は、マザーボード等の外部電気回路基板（不図示）に接続するための接続面１０Ｃとなっている。

絶縁基板１は、コア絶縁層１ｃの上下面に複数のビルドアップ絶縁層１ａ〜１ｂおよび１ｄ〜１ｅが積層されて成る。

コア絶縁層１ｃは、例えばガラス繊維束を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成る。絶縁層１ｃの厚みは、０．１〜１ｍｍ程度である。コア絶縁層１ｃには、その上面から下面にかけて多数のスルーホール４が形成されている。スルーホール４の直径は５０〜２００μｍ程度である。

ビルドアップ絶縁層１ａ〜１ｂ，１ｄ〜１ｅは、エポキシ樹脂等の熱硬化性樹脂から成る。ビルドアップ絶縁層１ａ〜１ｂ，１ｄ〜１ｅの厚みは、それぞれ２０〜６０μｍ程度である。ビルドアップ絶縁層１ａ〜１ｂ，１ｄ〜１ｅは、各層の上面から下面にかけて複数のビアホール５を有している。ビアホール５の直径は、３０〜１００μｍ程度である。

配線導体２は、コア絶縁層１ｃの上下面およびスルーホール４内に被着されたコア導体２ｃ，２ｄと、各ビルドアップ絶縁層１ａ〜１ｂ，１ｄ〜１ｅの表面およびビアホール５内に被着されたビルドアップ導体２ａ〜２ｂおよび２ｅ〜２ｆとから成る。

コア導体２ｃ，２ｄは、コア絶縁層１ｃの上下面においては、例えば銅箔および銅めっきから成り、スルーホール４内においては、例えば銅めっきから成る。コア導体２ｃ，２ｄの厚みは１０〜３０μｍ程度である。コア導体２ｃ，２ｄは、例えば周知のサブトラクティブ法により形成される。なお、スルーホール４の内部は、コア導体２ｃ，２ｄと同時に形成された導体により充填されている。

ビルドアップ導体２ａ〜２ｂ，２ｅ〜２ｆは、例えば銅めっきから成る。ビルドアップ導体２ａ〜２ｂ，２ｅ〜２ｆの厚みは、５〜２５μｍ程度である。ビルドアップ導体２ａ〜２ｂ，２ｅ〜２ｆは、例えば周知のセミアディティブ法により形成される。

配線導体２のうち、最上層のビルドアップ導体２ａの一部は、半導体素子接続パッド６を形成している。半導体素子接続パッド６は、信号用の半導体素子接続パッド６Ｓと、接地用の半導体素子接続パッド６Ｇと、電源用の半導体素子接続パッド６Ｐとを含んでいる。半導体素子接続パッド６は、直径が５０〜１００μｍ程度の円形である。半導体素子接続パッド６は、半導体素子搭載部１０Ａに例えば格子状の並びで配置されている。半導体素子接続パッド６には、半導体素子Ｓの電極端子ＴＳが半田を介して接続される。

配線導体２のうち、最上層のビルドアップ導体２ａの別の一部は、定電圧レギュレータ接続パッド７を形成している。定電圧レギュレータ接続パッド７は、接地用の定電圧レギュレータ接続パッド７Ｇと電源用の定電圧レギュレータ接続パッド７Ｐとを含んでいる。定電圧レギュレータ接続パッド７は、１辺の長さが５０〜５００μｍ程度の四角形あるいは直径が５０〜５００μｍ程度の円形である。定電圧レギュレータ接続パッド７には、定電圧レギュレータＶの電極端子ＴＶが半田を介して接続される。

配線導体２のうち、最下層のビルドアップ導体２ｆの一部は、外部接続パッド８を形成している。外部接続パッド８は、信号用の外部接続パッド８Ｓ（不図示）と、接地用の外部接続パッド８Ｇと、電源用の外部接続パッド８Ｐとを含んでいる。外部接続パッド８は、直径が２５０〜１０００μｍ程度の円形である。外部接続パッド８は、半導体素子搭載部１０Ａの下方および定電圧レギュレータ搭載部１０Ｂの下方を含む領域の外部接続面１０Ｃに例えば格子状の並びに配置されている。外部接続パッド８は、マザーボード等の外部電気回路基板（不図示）の配線導体に半田を介して接続される。

ソルダーレジスト層３は、アクリル変性エポキシ樹脂等の熱硬化性樹脂から成る。ソルダーレジスト層３は、最上層のビルドアップ絶縁層１ａ上および最上層のビルドアップ導体２ａ上に被着された上面側のソルダーレジスト層３ａと、最下層のビルドアップ絶縁層１ｅ上および最下層のビルドアップ導体２ｆ上に被着された下面側のソルダーレジスト層３ｂとを有している。

上面側のソルダーレジスト層３ａは、半導体素子接続パッド６を露出させる開口部および定電圧レギュレータ接続パッド７を露出させる開口部を有している。下面側のソルダーレジスト層３ｂは、外部接続パッド８を露出させる開口部を有している。ソルダーレジスト層３の形成は、感光性を有する熱硬化性樹脂のペーストを最上層のビルドアップ絶縁層１ａ上および最上層のビルドアップ導体２ａ上ならびに最下層のビルドアップ絶縁層１ｅ上および最下層のビルドアップ導体２ｆ上に印刷塗布するとともにフォトリソグラフィ技術を採用して露光および現像した後、熱硬化させることにより行われる。

なお、半導体素子接続パッド６と、定電圧レギュレータ接続パッド７と、外部接続パッド８とは、絶縁基板１の表面および内部に配設された配線導体２を介して所定のもの同士が電気的および熱的に接続されている。

そのため、配線導体２は、信号用の配線導体２Ｓと、接地用の配線導体２Ｇと、電源用の配線導体２Ｐとを含んでいる。

図２は、最上層のビルドアップ導体２ａの上面を示している。図２においては、半導体素子搭載部１０Ａおよび定電圧レギュレータ搭載部１０Ｂに対応する領域を２点鎖線で示している。また、上述した図１は、図２の切断線Ｉ−Ｉにおける断面を示している。さらに、ソルダーレジスト層３ａにおける開口部を破線にて示している。半導体素子搭載部１０Ａは、絶縁基板１の上面中央部に配設されている。定電圧レギュレータ搭載部１０Ｂは、半導体素子搭載部１０Ａを挟んだ両側に配設されている。

ビルドアップ導体２ａは、搭載部１０Ａに対応する領域に複数の半導体素子接続パッド６を有している。半導体素子接続パッド６は、信号用の半導体素子接続パッド６Ｓと、接地用の半導体素子接続パッド６Ｇと、電源用の半導体素子接続パッド６Ｐとを含んでいる。信号用の半導体素子接続パッド６Ｓは、主として半導体素子搭載部１０Ａの外周部に対応する位置に多数が配設されている。接地用および電源用の半導体素子接続パッド６Ｇ，６Ｐは、主として半導体素子搭載部１０Ａの中央部に対応する位置に多数が配設されている。

また、ビルドアップ導体２ａは、定電圧レギュレータ搭載部１０Ｂに対応する領域に複数の定電圧レギュレータ接続パッド７を有している。定電圧レギュレータ接続パッド７は、接地用の定電圧レギュレータ接続パッド７Ｇと、電源用の定電圧レギュレータ接続パッド７Ｐとを含んでいる。接地用の定電圧レギュレータ接続パッド７Ｇと電源用の定電圧レギュレータ接続パッド７Ｐとは、互いに交互に位置するように複数列で配設されている。なお、各電源用の定電圧レギュレータ接続パッド７Ｐは、定電圧レギュレータ搭載部１０Ｂの中央部に向けて延びる舌片７Ｐａが付設されている。

さらに、ビルドアップ導体２ａは、半導体素子搭載部１０Ａに対応する領域から定電圧レギュレータ搭載部１０Ｂに対応する領域にかけての広い領域に延在する接地用のベタ状導体２ＧＳを有している。ビルドアップ導体２ａにおける接地用のベタ状導体２ＧＳは、接地用の半導体素子接続パッド６Ｇおよび接地用の定電圧レギュレータ接続パッド７Ｇを一体的に含んでいる。また、この接地用のベタ状導体２ＧＳは、半導体素子搭載部１０Ａの下方および絶縁基板１の外周部において、接地用の外部接続パッド８Ｇにスルーホール４およびビアホール５を介して電気的および熱的に接続されている。このベタ状導体２ＧＳを介して半導体素子Ｓに接地電位を与えるための電流が定電圧レギュレータ搭載部１０Ｂと半導体素子搭載部１０Ａとの間で供給される。

なお、このビルドアップ導体２ａにおける接地用のベタ状導体２ＧＳには、定電圧レギュレータＶが作動時に発生する熱が、接地用の定電圧レギュレータ接続パッド７Ｇを介して伝達される。この熱は、半導体素子搭載部１０Ａの下方および絶縁基板１の外周部において、スルーホール４およびビアホール５を介して接地用の外部接続パッド８Ｇに伝達され、最終的には外部電気回路基板を介して外部に放散される。

図３は、最下層のビルドアップ導体２ｆの上面を示している。図３においては、上層のビルドアップ導体２ｅに接続されるビアホール５の位置および下面側のソルダーレジスト層３ｂの開口部の位置を破線にて示している。

ビルドアップ導体２ｆは、主として電源用のベタ状導体２ＰＳと信号用、接地用、電源用の外部接続パッド８Ｓ，８Ｇ，８Ｐとを有している。信号用の外部接続パッド８Ｓは、主として絶縁基板１の外周部に多数が配設されている。なお、定電圧レギュレータ搭載部１０Ｂの下方には、信号用の外部接続パッド８Ｓは配置されていない。

接地用および電源用の外部接続パッド８Ｇ，８Ｐは、主として半導体素子搭載部１０Ａの下方および定電圧レギュレータ搭載部１０Ｂの下方に多数が配設されている。なお、定電圧レギュレータ搭載部１０Ｂの下方には、接地用の外部接続パッド８Ｇおよび電源用の外部接続パッド８Ｐのみが配置されている。接地用および電源用の外部接続パッド８Ｇ，８Ｐは、それぞれスルーホール４およびビアホール５を介して上層の接地用のベタ状導体２ＧＳ，２ＰＳに電気的および熱的に接続されている。

この層の電源用のベタ状導体２ＰＳは、電源用の外部接続パッド８Ｐと一体的に形成されており、半導体素子搭載部１０Ａの下方から定電圧レギュレータ搭載部１０Ｂの下方までを含む広い領域に延在している。このベタ状導体２ＰＳを介して半導体素子Ｓに電源電位を与えるための電流が定電圧レギュレータ搭載部１０Ｂと半導体素子搭載部１０Ａとの間で供給される。

図４は、上から２番目のビルドアップ導体２ｂの上面を示している。図４においては、上層のビルドアップ導体２ａから接続されるビアホール５の位置を破線にて示している。また、ビアホール５のうち、後述する副ビアホール５ａと定義するものの位置を黒丸で示している。

ビルドアップ導体２ｂは、主として信号用の帯状導体２ＳＳａおよび２ＳＳｂと電源用のベタ状導体２ＰＳとを有している。接地用の配線導体２Ｇとしては、上下の導体２ａ，２ｃと接続するためのランド導体のみが形成されている。

ビルドアップ導体２ｂにおける信号用の帯状導体２ＳＳａ，２ＳＳｂは、幅が５〜３０μｍ程度の細い帯状の導体である。帯状導体２ＳＳａは、半導体素子搭載部１０Ａの下方から絶縁基板１の外周部にかけて延在している。帯状配線導体２ＳＳｂは、半導体素子搭載部１０Ａの下方から半導体素子搭載部１０Ａと定電圧レギュレータ搭載部１０Ｂとの中間部の下方まで延在している。帯状導体２ＳＳａ，２ＳＳｂは、半導体素子搭載部１０Ａの下方において、信号用の半導体素子接続パッド６Ｓに上層のビアホール５を介して電気的に接続されている。なお、帯状配線導体２ＳＳａ，２ＳＳｂは、定電圧レギュレータ搭載部１０Ｂの下方には延在していない。

ビルドアップ導体２ｂにおける電源用のベタ状導体２ＰＳは、半導体素子搭載部１０Ａの下方から定電圧レギュレータ搭載部１０Ｂの下方までを含む広い領域に延在している。電源用のベタ状導体２ＰＳは、半導体素子搭載部１０Ａの下方において、電源用の半導体素子接続パッド６Ｐに上層のビアホール５を介して電気的および熱的に接続されている。

また、このベタ状導体２ＰＳは、電源用の定電圧レギュレータ接続パッド７Ｐの直下に設けられたビアホール５および各定電圧レギュレータ接続パッド７同士の間の下方に設けられた副ビアホール５ａを介して電源用の定電圧レギュレータ接続パッド７Ｐに電気的および熱的に接続されている。なお、ここでは、各定電圧レギュレータ接続パッド７同士の間の下方に設けられたビアホール５を副ビアホール５ａと定義する。このベタ状導体２ＰＳに接続される副ビアホール１５ａは、電源用の定電圧レギュレータ接続パッド７Ｐに付設された舌片７Ｐａの直下に設けられている。

さらに、この電源用のベタ状導体２ＰＳは、半導体素子搭載部１０Ａの下方および定電圧レギュレータ搭載部１０Ｂの下方において、電源用の外部接続パッド８Ｐにスルーホール４およびビアホール５を介して電気的および熱的に接続されている。このベタ状導体２ＰＳを介して半導体素子Ｓに電源電位を与えるための電流が定電圧レギュレータ搭載部１０Ｂと半導体素子搭載部１０Ａとの間で供給される。

なお、このビルドアップ導体２ｂには、半導体素子搭載部１０Ａの下方から半導体素子搭載部１０Ａと定電圧レギュレータ搭載部１０Ｂとの中間部の下方まで延在する帯状導体２ＳＳｂは形成されているものの、定電圧レギュレータ搭載部１０Ｂの下方に延在する信号用の帯状配線導体２ＳＳａ，２ＳＳｂは形成されていない。そのため、上層の定電圧レギュレータ接続パッド７に接続されるビアホール５および副ビアホール５ａの配置が信号用の帯状配線導体２ＳＳによって制限されることがない。

したがって、各定電圧レギュレータ接続パッド７の直下においてビアホール５を設けるとともに各定電圧レギュレータ接続パッド７同士の中間点の直下において接地用と電源用の副ビアホール５ａを交互に配置する設定とした場合、各定電圧レギュレータ搭載部１０Ｂの下方において、この電源用のベタ状導体２ＰＳに上層の定電圧レギュレータ接続パッド７から接続されるビアホール５および副ビアホール５ａの数は、従来の配線基板２０の場合と比較して多くなる。

このように、本例の配線基板１０によれば、電源用の定電圧レギュレータ接続パッド７Ｐとこの層の電源用のベタ状導体２ＰＳとを接続するビアホール５および副ビアホール５ａの数が多いことで、定電圧レギュレータＶが作動時に発生する熱を、この層の電源用のベタ状導体２ＰＳに伝達する効率が高いものとなる。

図５は、コア絶縁層１ｃの上面に被着されたコア導体２ｃを示している。図５においては、上層のビルドアップ導体２ｂから接続されるビアホール５の位置を破線にて示している。また、ビアホール５のうち、副ビアホール５ａの位置を黒丸で示している。

コア導体２ｃは、主として接地用のベタ状導体２ＧＳを有している。信号用の配線導体２Ｓおよび電源用の配線導体２Ｐとしては、上下の導体２ｂ，２ｄと接続するためのランド導体のみが形成されている。

コア導体２ｃにおける接地用のベタ状導体２ＧＳは、半導体素子搭載部１０Ａの下方から定電圧レギュレータ搭載部１０Ｂの下方までを含む広い領域に延在している。接地用のベタ状導体２ＧＳは、半導体素子搭載部１０Ａの下方において、接地用の半導体素子接続パッド６Ｇにビアホール５を介して電気的および熱的に接続されている。また、定電圧レギュレータ搭載部１０Ｂの下方において、接地用の定電圧レギュレータ接続パッド７Ｇに電気的および熱的に接続されている。さらに、半導体素子搭載部１０Ａの下方および定電圧レギュレータ搭載部１０Ｂの下方において、接地用の外部接続パッド８Ｇに電気的および熱的に接続されている。このベタ状導体２ＧＳを介して半導体素子Ｓに接地電位を与えるための電流が定電圧レギュレータ搭載部１０Ｂと半導体素子搭載部１０Ａとの間で供給される。

なお、このコア導体２ｃにおける接地用のベタ状導体２ＧＳには、定電圧レギュレータＶが作動時に発生する熱が、接地用の定電圧レギュレータ接続パッド７Ｇからビアホール５および副ビアホール５ａを介して伝達される。この熱は、半導体素子搭載部１０Ａの下方および絶縁基板１の外周部において、スルーホール４およびビアホール５を介して接地用の外部接続パッド８Ｇに伝達され、最終的には外部電気回路基板を介して外部に放散される。

ところで、このコア導体２ｃにおいては、上層のビルドアップ導体２ｂにおいて、信号用の帯状導体２ＳＳａ，２ＳＳｂが定電圧レギュレータ搭載１０Ｂの下方に延在していないことから、定電圧レギュレータ接続パッド７に接続されるビアホール５および副ビアホール５ａの配置が信号用の帯状導体２ＳＳａ，２ＳＳｂによって制限されない。

したがって、例えば、各定電圧レギュレータ接続パッド７の直下においてビアホール５を設けるとともに各定電圧レギュレータ接続パッド７同士の中間点の直下において接地用と電源用の副ビアホール５ａを交互に配置する設定とした場合、各定電圧レギュレータ搭載部１０Ｂの下方において、この層の接地用のベタ状導体２ＧＳに上層の定電圧レギュレータ接続パッド７から接続されるビアホール５および副ビアホール５ａの数は、従来の配線基板２０の場合と比較して多くなる。

このように、接地用の定電圧レギュレータ接続パッド７Ｇとこの層の接地用のベタ状導体２ＧＳとを接続するビアホール５および副ビアホール５ａの数が多いことで、定電圧レギュレータＶが作動時に発生する熱を、この層の接地用のベタ状導体２ＧＳに伝達する効率が高いものとなる。

図６は、コア絶縁層１ｃの下面に被着されたコア導体２ｄの上面を示している。図６においては、上層のコア導体２ｃから接続されるスルーホール４の位置を破線にて示している。

コア導体２ｄは、主として電源用のベタ状導体２ＰＳを有している。信号用の配線導体２Ｓおよび接地用の配線導体２Ｇとしては、上下の導体２ｃ，２ｅと接続するためのランド導体のみが形成されている。なお、接地用のランド導体は、下層のビルドアップ導体２ｅに複数のビアホール５を接続するために花形様の異形状をしている。

コア導体２ｄにおける電源用のベタ状導体２ＰＳは、半導体素子搭載部１０Ａの下方から定電圧レギュレータ搭載部１０Ｂの下方までを含む広い領域に延在している。この電源用のベタ状導体２ＰＳは、半導体素子搭載部１０Ａの下方において、電源用の半導体素子接続パッド６Ｐに電気的および熱的に接続されている。また、定電圧レギュレータ搭載部１０Ｂの下方において、電源用の定電圧レギュレータ接続パッド７Ｐに電気的および熱的に接続されている。さらに、半導体素子搭載部１０Ａの下方および定電圧レギュレータ搭載部１０Ｂの下方において、電源用の外部接続パッド８Ｐに電気的および熱的に接続されている。このベタ状導体２ＰＳを介して半導体素子Ｓに電源電位を与えるための電流が定電圧レギュレータ搭載部１０Ｂと半導体素子搭載部１０Ａとの間で供給される。

図７は、下から２番目のビルドアップ導体２ｅの上面を示している。図７においては、上層のコア導体２ｄから接続されるビアホール５の位置を破線にて示している。

ビルドアップ導体２ｅは、主として接地用のベタ状導体２ＧＳを有している。信号用の配線導体２Ｓとしては、帯状導体２ＳＳｃおよびランド導体が形成されている。電源用の配線導体２Ｐとしては、ランド導体のみが形成されている。なお、電源用のランド導体は、上下の導体２ｄ，２ｆに複数のビアホール５を接続するために花形様の異形状をしている。

ビルドアップ導体２ｅにおける信号用の帯状導体２ＳＳｃは、幅が５〜３０μｍ程度の細い帯状の導体である。この帯状導体２ＳＳｃは、半導体素子搭載部１０Ａと定電圧レギュレータ搭載部１０Ｂとの中間部の下方から絶縁基板１の外周部に延びている。帯状導体２ＳＳｃは、定電圧レギュレータ搭載部１０Ｂの下方には延在していない。この帯状配線導体２ＳＳｃは、半導体素子搭載部１０Ａと定電圧レギュレータ搭載部１０Ｂとの中間部の下方に形成された信号用のスルーホール４を介してビルドアップ導体２ｂの帯状配線導体２ＳＳｂに電気的に接続されている。また、絶縁基板１の外周部において、信号用の外部接続パッド８Ｓに接続されている。

ビルドアップ導体２ｅにおける接地用のベタ状導体２ＧＳは、半導体素子搭載部１０Ａの下方から定電圧レギュレータ搭載部１０Ｂの下方までを含む広い領域に延在している。接地用のベタ状導体２ＧＳは、半導体素子搭載部１０Ａの下方において、接地用の半導体素子接続パッド６Ｇに電気的および熱的に接続されている。また、定電圧レギュレータ搭載部１０Ｂの下方において、接地用の定電圧レギュレータ接続パッド７Ｇに電気的および熱的に接続されている。さらに、半導体素子搭載部１０Ａの下方および絶縁基板１の外周部において、接地用の外部接続パッド８Ｇに電気的および熱的に接続されている。このベタ状導体２ＧＳを介して半導体素子Ｓに接地電位を与えるための電流が定電圧レギュレータ搭載部１０Ｂと半導体素子搭載部１０Ａとの間で供給される。

そして、本例の配線基板１０によれば、図８に示すように、半導体素子Ｓの電極端子ＴＳを半導体素子接続パッド６に半田を介して接続するとともに定電圧レギュレータＶの電極端子ＴＶを定電圧レギュレータ接続パッド７に半田を介して接続することにより、配線基板１０に半導体素子Ｓおよび定電圧レギュレータＶが搭載された電子装置が完成する。

そして、この電子装置は、外部接続パッド８をマザーボード等の外部電気回路基板（不図示）の配線導体に半田を介して接続することにより、外部電気回路基板に実装される。

外部電気回路基板に実装された電子装置は、信号用の外部接続パッド８Ｓを介して外部電気回路基板との信号の授受が行われる。また、接地用の外部接続パッド８Ｇおよび電源用の外部接続パッド８Ｐを介してそれぞれ接地および電源電圧の供給が行われる。

さらに、定電圧レギュレータＶから接地用のベタ状導体２ＧＳおよび電源用のベタ状導体２ＰＳを介して半導体素子Ｓの作動電圧の変動を抑制するための電流供給が行われる。

また、定電圧レギュレータＶが作動時に発生する熱は、定電圧レギュレータ接続パッド７からビアホール５および副ビアホール５ａを介してコア基板１ｃの上面側の接地用および電源用のベタ状導体２ＧＳ，２ＰＳに良好に伝達され、その熱がこれらのベタ状導体２ＧＳ，２ＰＳからスルーホール４およびビアホール５を介して定電圧レギュレータ搭載部１０Ｂの下方の外部接続パッド８に伝達され、最終的には外部電気回路基板を介して外部に放散される。

かくして、本例の配線基板１０およびこれを用いた電子装置によれば、定電圧レギュレータ搭載部１０Ｂの下方の外部接続面１０Ｃには、外部接続パッド８のうち、接地用、電源用の外部接続パッド８Ｇ，８Ｐのみが配置されており、定電圧レギュレータ搭載部１０Ｂ下方の接地用、電源用の外部接続パッド８Ｇ，８Ｐと接地用、電源用の定電圧レギュレータ接続パッド７Ｇ，７Ｐとが定電圧レギュレータ搭載部１０Ｂ下方における絶縁基板１の上面から下面にかけて設けられた複数のビアホール５およびスルーホール４を介して電気的および熱的に接続されていることから、定電圧レギュレータＶが作動時に発生する熱を、定電圧レギュレータ搭載部１０Ｂの下方に配置された外部接続パッド８Ｇ，８Ｐに良好に伝達することが可能であるとともに、外部に良好に放散することができる。したがって、半導体素子Ｓを安定して作動させることが可能な配線基板１０およびこれを用いた電子装置を提供することができる。

なお、本発明は上述の実施形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能である。例えば上述の実施形態例における接地用のベタ状導体２ＧＳと電源用のベタ状導体２ＰＳとが入れ替わってもよい。さらにビルドアップ絶縁層およびビルドアップ導体も上述の層数に限らず、任意の層数とすることができる。

１・・・・・・絶縁基板
１ａ・・・・・コア絶縁層
１ｂ・・・・・ビルドアップ絶縁層
２・・・・・・配線導体
２ＧＳ・・・・接地用のベタ状導体
２ＰＳ・・・・電源用のベタ状導体
２Ｓ・・・・・信号用の配線導体
２ＳＳ・・・・信号用の帯状導体
４・・・・・・スルーホール
５，５ａ・・・ビアホール
６・・・・・・半導体素子接続パッド
６Ｇ・・・・・接地用の半導体素子接続パッド
６Ｐ・・・・・電源用の半導体素子接続パッド
６Ｓ・・・・・信号用の半導体素子接続パッド
７・・・・・・定電圧レギュレータ接続パッド
７Ｇ・・・・・接地用の定電圧レギュレータ接続パッド
７Ｐ・・・・・電源用の定電圧レギュレータ接続パッド
８・・・・・・外部接続パッド
８Ｇ・・・・・接地用の外部接続パッド
８Ｐ・・・・・電源用の外部接続パッド
８Ｓ・・・・・信号用の外部接続パッド
１０・・・・・配線基板
１０Ａ・・・・半導体素子搭載部
１０Ｂ・・・・定電圧レギュレータ搭載部
１０Ｃ・・・・外部接続面

Claims (2)

1. 複数のスルーホールを有するコア絶縁層の上下面に、複数のビアホールを有する複数のビルドアップ絶縁層を積層して成り、上面中央部に半導体素子搭載部および上面外周部に定電圧レギュレータ搭載部を有するとともに下面に外部接続面を有する絶縁基板と、前記コア絶縁層の上下面および前記スルーホール内ならびに前記ビルドアップ絶縁層の表面および前記ビアホール内に被着された導体から成る配線導体と、を具備しており、前記配線導体が、前記半導体素子搭載部に配設された信号用、接地用、電源用の複数の半導体素子接続パッドと、前記定電圧レギュレータ搭載部に配設された接地用、電源用の複数の定電圧レギュレータ接続パッドと、前記外部接続面に配設された信号用、接地用、電源用の複数の外部接続パッドと、前記半導体素子搭載部の下方で前記信号用の半導体素子接続パッドに接続されるとともに前記絶縁基板の外周部で前記信号用の外部接続パッドに接続されて前記絶縁基板の内部を前記半導体素子搭載部の下方から前記絶縁基板の外周部まで延びる複数の信号用の配線導体と、前記半導体素子搭載部の下方で前記接地用の半導体素子接続パッドに接続されるとともに前記定電圧レギュレータ搭載部の下方で前記接地用の定電圧レギュレータ接続パッドに接続され、前記半導体素子搭載部の下方および前記定電圧レギュレータ搭載部の下方で前記接地用の外部接続パッドに接続されて前記コア絶縁層の上面側および下面側の複数の前記ビルドアップ絶縁層の表面を前記半導体素子搭載部の下方から前記定電圧レギュレータ搭載部の下方まで延在する複数の接地用のベタ状導体と、前記半導体素子搭載部の下方で前記電源用の半導体素子接続パッドと接続されるとともに前記定電圧レギュレータ搭載部の下方で前記電源用の定電圧レギュレータ接続パッドと接続され、前記半導体素子搭載部の下方および前記定電圧レギュレータ搭載部の下方で前記電源用の外部接続パッドに接続されて前記コア絶縁層の上面側および下面側の複数の前記ビルドアップ絶縁層の表面を前記半導体素子搭載部の下方から前記定電圧レギュレータ搭載部の下方まで延在する複数の電源用のベタ状導体と、を有する配線基板であって、前記定電圧レギュレータ搭載部の下方の前記外部接続面には、前記外部接続パッドのうち、接地用、電源用の外部接続パッドのみが配置されており、該定電圧レギュレータ搭載部下方の前記接地用、電源用の外部接続パッドと前記接地用、電源用の定電圧レギュレータ接続パッドとが該定電圧レギュレータ搭載部下方における前記絶縁基板の上面から下面にかけて設けられた複数のビアホールおよびスルーホールを介して電気的および熱的に接続されていることを特徴とする配線基板。
2. 請求項１記載の配線基板における前記半導体素子搭載部に半導体素子を搭載するとともに前記定電圧レギュレータ搭載部に定電圧レギュレータを搭載して成ることを特徴とする電子装置。