JP2018098233A - 配線基板およびこれを用いた電子装置 - Google Patents

Abstract

【課題】定電圧レギュレータから半導体素子への電流供給を十分に行うことが可能であり、それにより半導体素子を安定して作動させることができる配線基板およびこれを用いた電子装置を提供すること。
【解決手段】一部の信号用の配線導体２ＳＳは、接地用または電源用のベタ状導体２ＧＳ，２ＰＳが延在するビルドアップ絶縁層１ｂ，１ｅの表面を、半導体素子搭載部１０Ａと定電圧レギュレータ搭載部１０Ｂとの並びの方向に沿って、半導体素子搭載部１０Ａの下方から定電圧レギュレータ搭載部１０Ｂの下方かけて延在する配線経路上を辿る帯状導体２ＳＳｂ，２ＳＳｃを有し、これらの帯状導体２ＳＳｂ，２ＳＳｃは、さらに絶縁基板１における定電圧レギュレータ接続パッド７に接続するビアホール５よりも外周側を経由して外部接続パッド８の上方に延在している。
【選択図】図３

Description

本発明は、半導体素子を搭載するための配線基板およびこれを用いた電子装置に関するものである。

従来、ＭＰＵ等の半導体素子は、多層高密度配線の小型の配線基板上に搭載されて用いられる。

近時、半導体素子の作動電圧の定電圧化や同時スイッチング数の増加に伴い、半導体素子に供給される作動電圧の僅かな変動が半導体素子の誤動作を引き起こすようになってきている。そこで、半導体素子を搭載する配線基板上に定電圧レギュレータを搭載し、半導体素子の同時スイッチング等に伴う作動電圧の変動を抑制して半導体素子の誤動作を防止することが提案されている。

図１３に、半導体素子Ｓと定電圧レギュレータＶとを搭載するための従来の配線基板２０を示す。配線基板２０は、主として絶縁基板１１と、配線導体１２と、ソルダーレジスト層１３とを備えている。

絶縁基板１１は、その上面中央部に半導体素子Ｓが搭載される半導体素子搭載部２０Ａを有している。また、その上面外周部に定電圧レギュレータＶが搭載される定電圧レギュレータ搭載部２０Ｂを有している。絶縁基板１１の下面は、マザーボード等の外部電気回路基板（不図示）に接続するための接続面２０Ｃとなっている。

絶縁基板１１は、コア絶縁層１１ｃの上下面に複数のビルドアップ絶縁層１１ａ〜１１ｂおよび１１ｄ〜１１ｅが積層されて成る。コア絶縁層１１ｃは、複数のスルーホール１４を有している。ビルドアップ絶縁層１１ａ〜１１ｂおよび１１ｄ〜１１ｅは、複数のビアホール１５を有している。

配線導体１２は、コア絶縁層１１ｃの上下面およびスルーホール１４内に被着されたコア導体１２ｃ，１２ｄと、各ビルドアップ絶縁層１１ａ〜１１ｂ，１１ｄ〜１１ｅの表面およびビアホール１５内に被着されたビルドアップ導体１２ａ〜１２ｂおよび１２ｅ〜１２ｆとから成る。

配線導体１２のうち、最上層のビルドアップ導体１２ａの一部は、半導体素子接続パッド１６を形成している。半導体素子接続パッド１６は、信号用の半導体素子接続パッド１６Ｓと、接地用の半導体素子接続パッド１６Ｇと、電源用の半導体素子接続パッド１６Ｐとを含んでいる。半導体素子接続パッド１６には、半導体素子Ｓの電極端子ＴＳが半田を介して接続される。

配線導体１２のうち、最上層のビルドアップ導体１２ａの別の一部は、定電圧レギュレータ接続パッド１７を形成している。定電圧レギュレータ接続パッド１７は、接地用の定電圧レギュレータ接続パッド１７Ｇと電源用の定電圧レギュレータ接続パッド１７Ｐとを含んでいる。定電圧レギュレータ接続パッド１７には、定電圧レギュレータＶの電極端子ＴＶが半田を介して接続される。

配線導体１２のうち、最下層のビルドアップ導体１２ｆの一部は、外部接続パッド１８を形成している。外部接続パッド１８は、信号用の外部接続パッド１８Ｓと、接地用の外部接続パッド１８Ｇと、電源用の外部接続パッド１８Ｐとを含んでいる。外部接続パッド１８は、マザーボード等の外部電気回路基板の配線導体に半田を介して接続される。

ソルダーレジスト層１３は、最上層のビルドアップ絶縁層１１ａ上および最上層のビルドアップ導体１２ａ上に被着された上面側のソルダーレジスト層１３ａと、最下層のビルドアップ絶縁層１１ｅ上および最下層のビルドアップ導体１２ｆ上に被着された下面側のソルダーレジスト層１３ｂとを有している。

上面側のソルダーレジスト層１３ａは、半導体素子接続パッド１６を露出させる開口部および定電圧レギュレータ接続パッド１７を露出させる開口部を有している。下面側のソルダーレジスト層１３ｂは、外部接続パッド１８を露出させる開口部を有している。

なお、半導体素子接続パッド１６と、定電圧レギュレータ接続パッド１７と、外部接続パッド１８とは、絶縁基板１１の表面および内部に配設された配線導体１２を介して所定のもの同士が電気的に接続されている。

そのため、配線導体１２は、信号用の配線導体１２Ｓと、接地用の配線導体１２Ｇと、電源用の配線導体１２Ｐとを含んでいる。

そして、図１４に示すように、半導体素子Ｓの電極端子ＴＳを半導体素子接続パッド１６に半田を介して接続するとともに定電圧レギュレータＶの電極端子ＴＶを定電圧レギュレータ接続パッド１７に半田を介して接続することにより、配線基板２０に半導体素子Ｓおよび定電圧レギュレータＶが搭載された電子装置が完成する。

この電子装置は、外部接続パッド１８をマザーボード等の外部電気回路基板の配線導体に半田を介して接続することにより、外部電気回路基板に実装される。

外部電気回路基板に実装された電子装置は、信号用の外部接続パッド１８Ｓを介して外部電気回路基板との信号の授受が行われる。また、接地用の外部接続パッド１８Ｇおよび電源用の外部接続パッド１８Ｐを介してそれぞれ接地電圧および電源電圧の供給が行われる。

さらに、定電圧レギュレータ接続パッド１７を介して半導体素子Ｓの作動電圧の変動を抑制するための電流供給が定電圧レギュレータＶから行われる。

ここで、従来の配線基板２０における上から２番目のビルドアップ導体１２ｂを図１５に上面図で示す。なお、図１５においては、半導体素子搭載部２０Ａおよび定電圧レギュレータ搭載部２０Ｂに対応する領域を２点鎖線で示している。また、上層のビルドアップ導体１２ａから接続されるビアホール１５の位置を破線で示している。

図１５に示すように、２番目のビルドアップ導体１２ｂには、主として信号用の配線導体１２Ｓと電源用の配線導体１２Ｐとが配設されている。接地用の配線導体１２Ｇは、ビアホール１５用の円形のランドパターンのみが配設されている。

この層の信号用の配線導体１２Ｓは、半導体素子搭載部２０Ａの下方から配線基板２０の外周部にかけて延在する複数の帯状導体１２ＳＳを有している。一部の帯状導体１２ＳＳは、半導体素子搭載部２０Ａの下方と定電圧レギュレータ搭載部２０Ｂの下方との間を通って配線基板２０の外周部に延在している。

電源用の配線導体１２Ｐは、半導体素子搭載部２０Ａに対応する領域および定電圧レギュレータ搭載部２０Ｂに対応する領域を含む広い領域に連続して広がる広面積のベタ状導体１２ＰＳを有している。このベタ状導体１２ＰＳを介して定電圧レギュレータＶからの電流が半導体素子Ｓに供給される。

しかしながら、この配線基板２０においては、一部の信号用の帯状導体１２ＳＳが半導体素子搭載部２０Ａの下方と定電圧レギュレータ搭載部２０Ｂの下方との間を通って配線基板２０の外周部に延在していることから、電源用のベタ状導体１２ＰＳにおける定電圧レギュレータ搭載部２０Ｂの下方から半導体素子搭載部２０Ａの下方までの良好な電流供給がこれらの帯状導体１２ＳＳにより阻害されて十分な電流供給を行うことができないことがある。その結果、半導体素子Ｓを安定して作動させることが困難となる場合があった。

特表２００７−５２１５７４号公報

本発明が解決しようとする課題は、定電圧レギュレータ搭載部から半導体素子搭載部までの間の良好な電流供給経路を確保し、定電圧レギュレータから半導体素子への電流供給を十分に行うことが可能であり、それにより半導体素子を安定して作動させることができる配線基板およびこれを用いた電子装置を提供することにある。

本発明の配線基板は、複数のスルーホールを有するコア絶縁層の上下面に、複数のビアホールを有する複数のビルドアップ絶縁層を積層して成り、上面中央部に半導体素子搭載部および上面外周部に定電圧レギュレータ搭載部を有するとともに下面に外部接続面を有する絶縁基板と、前記コア絶縁層の上下面および前記スルーホール内ならびに前記ビルドアップ絶縁層の表面および前記ビアホール内に被着された導体から成る配線導体と、を具備しており、前記配線導体が、前記半導体素子搭載部に配設された信号用、接地用、電源用の複数の半導体素子接続パッドと、前記定電圧レギュレータ搭載部に配設された接地用、電源用の複数の定電圧レギュレータ接続パッドと、前記外部接続面に配設された信号用、接地用、電源用の複数の外部接続パッドと、前記半導体素子搭載部の下方で前記信号用の半導体素子接続パッドに前記ビアホールを介して接続されるとともに前記絶縁基板の外周部で前記信号用の外部接続パッドに前記ビアホールを介して接続されて前記絶縁基板の内部を前記半導体素子搭載部の下方から前記絶縁基板の外周部まで延び、一部が前記半導体素子搭載部と前記定電圧レギュレータ搭載部との中間部の下方を通る複数の信号用の配線導体と、前記半導体素子搭載部の下方で前記接地用の半導体素子接続パッドに前記ビアホールを介して接続されるとともに前記定電圧レギュレータ搭載部の下方で前記接地用の定電圧レギュレータ接続パッドに前記ビアホールを介して接続され、前記半導体素子搭載部の下方および前記定電圧レギュレータ搭載部の下方で前記接地用の外部接続パッドに前記ビアホールを介して接続されて前記コア絶縁層の上面側および下面側の複数の前記ビルドアップ絶縁層の表面を前記半導体素子搭載部の下方から前記定電圧レギュレータ搭載部の下方まで延在する複数の接地用のベタ状導体と、前記半導体素子搭載部の下方で前記電源用の半導体素子接続パッドに前記ビアホールを介して接続されるとともに前記定電圧レギュレータ搭載部の下方で前記電源用の定電圧レギュレータ接続パッドに前記ビアホールを介して接続され、前記半導体素子搭載部の下方および前記定電圧レギュレータ搭載部の下方で前記電源用の外部接続パッドに前記ビアホールを介して接続されて前記コア絶縁層の上面側および下面側の複数の前記ビルドアップ絶縁層の表面を前記半導体素子搭載部の下方から前記定電圧レギュレータ搭載部の下方まで延在する複数の電源用のベタ状導体と、を有する配線基板であって、前記一部の信号用の配線導体は、前記接地用または電源用のベタ状導体が延在する前記ビルドアップ絶縁層の表面を、前記半導体素子搭載部と前記定電圧レギュレータ搭載部との並びの方向に沿って、該半導体素子搭載部の下方から該定電圧レギュレータ搭載部の下方かけて延在する配線経路上を辿る帯状導体を有し、該帯状導体は、さらに前記絶縁基板における前記定電圧レギュレータ接続パッドに接続する前記ビアホールよりも外周側を経由して前記外部接続パッドの上方に延在していることを特徴とするものである。

本発明の電子装置は、前記配線基板の前記半導体素子搭載部に半導体素子を搭載するとともに前記定電圧レギュレータ搭載部に定電圧レギュレータを搭載して成ることを特徴とするものである。

本発明の配線基板およびこれを用いた電子装置によれば、半導体素子搭載部の下方から半導体素子搭載部と定電圧レギュレータ搭載部との中間部の下方を通って絶縁基板の外周部に延びる信号用の配線導体は、接地用または電源用のベタ状導体が延在するビルドアップ絶縁層の表面を、半導体素子搭載部と定電圧レギュレータ搭載部との並びの方向に沿って、半導体素子搭載部の下方から定電圧レギュレータ搭載部の下方かけて延在する配線経路上を辿る帯状導体を有し、この帯状導体は、さらに絶縁基板における定電圧レギュレータ接続パッドに接続するビアホールよりも外周側を経由して外部接続パッドの上方に延在していることから、帯状導体が設けられたビルドアップ絶縁層表面の接地用または電源用のベタ状導体は、定電圧レギュレータ搭載部直下から半導体素子搭載部直下までの電流経路が信号用の帯状導体により大きく阻害されることがなく、これらのベタ状導体を介して半導体素子に対して十分な電流供給を行うことができる。したがって、半導体素子を安定して作動させることが可能な配線基板およびこれを用いた電子装置を提供することができる。

図１は、本発明の配線基板の実施形態の１番目の例を示す概略断面図である。 図２は、本発明の配線基板の実施形態の１番目の例における最上層のビルドアップ絶縁層の表面に被着されたビルドアップ導体を示す概略上面図である。 図３は、本発明の配線基板の実施形態の１番目の例における上から２番目のビルドアップ絶縁層の表面に被着されたビルドアップ導体を示す概略上面図である。 図４は、本発明の配線基板の実施形態の１番目の例におけるコア絶縁層の上面に被着されたコア導体を示す概略上面図である。 図５は、本発明の配線基板の実施形態の１番目の例におけるコア絶縁層の下面に被着されたコア導体を示す概略上面図である。 図６は、本発明の配線基板の実施形態の１番目の例における下から２番目のビルドアップ絶縁層の表面に被着されたビルドアップ導体を示す概略上面図である。 図７は、本発明の配線基板の実施形態の１番目の例における最下層のビルドアップ絶縁層の表面に被着されたビルドアップ導体を示す概略上面図である。 図８は、本発明の配線基板に半導体素子と定電圧レギュレータを実装した電子装置の実施形態例を示す概略断面図である。 図９は、本発明の配線基板の実施形態の２番目の例における上から２番目のビルドアップ絶縁層の表面に被着されたビルドアップ導体を示す概略上面図である。 図１０は、本発明の配線基板の実施形態の３番目の例における上から２番目のビルドアップ絶縁層の表面に被着されたビルドアップ導体を示す概略上面図である。 図１１は、本発明の配線基板の実施形態の４番目の例における上から２番目のビルドアップ絶縁層の表面に被着されたビルドアップ導体を示す概略上面図である。 図１２は、本発明の配線基板の実施形態の５番目の例における上から２番目のビルドアップ絶縁層の表面に被着されたビルドアップ導体を示す概略上面図である。 図１３は、従来の配線基板を示す概略断面図である。 図１４は、従来の配線基板に半導体素子および定電圧レギュレータを搭載した電子装置の概略断面図である。 図１５は、従来の配線基板における上から２番目のビルドアップ絶縁層の表面に被着されたビルドアップ導体を示す概略上面図である。

次に、本発明の配線基板の実施形態の１番目の例を、図１〜図７を基にして説明する。図１は、本例の配線基板１０を示す概略断面図である。配線基板１０は、主として絶縁基板１と、配線導体２と、ソルダーレジスト層３とを備えている。配線基板１０は、半導体素子Ｓと定電圧レギュレータＶとを搭載するためのものである。

絶縁基板１は、その上面中央部に半導体素子Ｓが搭載される半導体素子搭載部１０Ａを有している。また、その上面外周部に定電圧レギュレータＶが搭載される定電圧レギュレータ搭載部１０Ｂを有している。絶縁基板１の下面は、マザーボード等の外部電気回路基板（不図示）に接続するための接続面１０Ｃとなっている。

絶縁基板１は、コア絶縁層１ｃの上下面に複数のビルドアップ絶縁層１ａ〜１ｂおよび１ｄ〜１ｅが積層されて成る。

コア絶縁層１ｃは、例えばガラス繊維束を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成る。コア絶縁層１ｃの厚みは、０．１〜１ｍｍ程度である。コア絶縁層１ｃには、その上面から下面にかけて多数のスルーホール４が形成されている。スルーホール４の直径は５０〜２００μｍ程度である。

ビルドアップ絶縁層１ａ〜１ｂ，１ｄ〜１ｅは、エポキシ樹脂等の熱硬化性樹脂から成る。ビルドアップ絶縁層１ａ〜１ｂ，１ｄ〜１ｅの厚みは、それぞれ２０〜６０μｍ程度である。ビルドアップ絶縁層１ａ〜１ｂ，１ｄ〜１ｅは、各層の上面から下面にかけて複数のビアホール５を有している。ビアホール５の直径は、３０〜１００μｍ程度である。

配線導体２は、コア絶縁層１ｃの上下面およびスルーホール４内に被着されたコア導体２ｃ，２ｄと、各ビルドアップ絶縁層１ａ〜１ｂ，１ｄ〜１ｅの表面およびビアホール５内に被着されたビルドアップ導体２ａ〜２ｂおよび２ｅ〜２ｆとから成る。

コア導体２ｃ，２ｄは、コア絶縁層１ｃの上下面においては、例えば銅箔および銅めっきから成り、スルーホール４内においては、例えば銅めっきから成る。コア導体２ｃ，２ｄの厚みは１０〜３０μｍ程度である。コア導体２ｃ，２ｄは、例えば周知のサブトラクティブ法により形成される。なお、スルーホール４の内部は、コア導体２ｃ，２ｄと同時に形成された導体により充填されている。

ビルドアップ導体２ａ〜２ｂ，２ｅ〜２ｆは、例えば銅めっきから成る。ビルドアップ導体２ａ〜２ｂ，２ｅ〜２ｆの厚みは、５〜２５μｍ程度である。ビルドアップ導体２ａ〜２ｂ，２ｅ〜２ｆは、例えば周知のセミアディティブ法により形成される。

配線導体２のうち、最上層のビルドアップ導体２ａの一部は、半導体素子接続パッド６を形成している。半導体素子接続パッド６は、信号用の半導体素子接続パッド６Ｓと、接地用の半導体素子接続パッド６Ｇと、電源用の半導体素子接続パッド６Ｐとを含んでいる。半導体素子接続パッド６は、直径が５０〜１００μｍ程度の円形である。半導体素子接続パッド６は、半導体素子搭載部１０Ａに例えば格子状の並びで配置されている。半導体素子接続パッド６には、半導体素子Ｓの電極端子ＴＳが半田を介して接続される。

配線導体２のうち、最上層のビルドアップ導体２ａの別の一部は、定電圧レギュレータ接続パッド７を形成している。定電圧レギュレータ接続パッド７は、接地用の定電圧レギュレータ接続パッド７Ｇと電源用の定電圧レギュレータ接続パッド７Ｐとを含んでいる。定電圧レギュレータ接続パッド７は、１辺の長さが５０〜５００μｍ程度の四角形あるいは直径が５０〜５００μｍ程度の円形である。定電圧レギュレータ接続パッド７には、定電圧レギュレータＶの電極端子ＴＶが半田を介して接続される。

配線導体２のうち、最下層のビルドアップ導体２ｆの一部は、外部接続パッド８を形成している。外部接続パッド８は、信号用の外部接続パッド８Ｓと、接地用の外部接続パッド８Ｇと、電源用の外部接続パッド８Ｐとを含んでいる。外部接続パッド８は、直径が２５０〜１０００μｍ程度の円形である。外部接続パッド８は、半導体素子搭載部１０Ａの下方および定電圧レギュレータ搭載部１０Ｂの下方を含む領域の外部接続面１０Ｃに例えば格子状の並びに配置されている。外部接続パッド８は、マザーボード等の外部電気回路基板（不図示）の配線導体に半田を介して接続される。

ソルダーレジスト層３は、アクリル変性エポキシ樹脂等の熱硬化性樹脂から成る。ソルダーレジスト層３は、最上層のビルドアップ絶縁層１ａ上および最上層のビルドアップ導体２ａ上に被着された上面側のソルダーレジスト層３ａと、最下層のビルドアップ絶縁層１ｅ上および最下層のビルドアップ導体２ｆ上に被着された下面側のソルダーレジスト層３ｂとを有している。

上面側のソルダーレジスト層３ａは、半導体素子接続パッド６を露出させる開口部および定電圧レギュレータ接続パッド７を露出させる開口部を有している。下面側のソルダーレジスト層３ｂは、外部接続パッド８を露出させる開口部を有している。ソルダーレジスト層３の形成は、感光性を有する熱硬化性樹脂のペーストを最上層のビルドアップ絶縁層１ａ上および最上層のビルドアップ導体２ａ上ならびに最下層のビルドアップ絶縁層１ｅ上および最下層のビルドアップ導体２ｆ上に印刷塗布するとともにフォトリソグラフィ技術を採用して露光および現像した後、熱硬化させることにより行われる。

なお、半導体素子接続パッド６と、定電圧レギュレータ接続パッド７と、外部接続パッド８とは、絶縁基板１の表面および内部に配設された配線導体２を介して所定のもの同士が接続されている。

そのため、配線導体２は、信号用の配線導体２Ｓと、接地用の配線導体２Ｇと、電源用の配線導体２Ｐとを含んでいる。

図２は、最上層のビルドアップ絶縁層１ａの表面に被着されたビルドアップ導体２ａの上面を示している。図２においては、半導体素子搭載部１０Ａおよび定電圧レギュレータ搭載部１０Ｂに対応する領域を２点鎖線で示している。また、ソルダーレジスト層３ａにおける開口部を破線にて示している。半導体素子搭載部１０Ａは、絶縁基板１の上面中央部に配設されている。定電圧レギュレータ搭載部１０Ｂは、半導体素子搭載部１０Ａを挟んだ両側に配設されている。

ビルドアップ導体２ａは、搭載部１０Ａに対応する領域に複数の半導体素子接続パッド６を有している。半導体素子接続パッド６は、信号用の半導体素子接続パッド６Ｓと、接地用の半導体素子接続パッド６Ｇと、電源用の半導体素子接続パッド６Ｐとを含んでいる。信号用の半導体素子接続パッド６Ｓは、主として半導体素子搭載部１０Ａの外周部に対応する位置に多数が配設されている。接地用および電源用の半導体素子接続パッド６Ｇ，６Ｐは、主として半導体素子搭載部１０Ａの中央部に対応する位置に多数が配設されている。

また、ビルドアップ導体２ａは、定電圧レギュレータ搭載部１０Ｂに対応する領域に複数の定電圧レギュレータ接続パッド７を有している。定電圧レギュレータ接続パッド７は、接地用の定電圧レギュレータ接続パッド７Ｇと、電源用の定電圧レギュレータ接続パッド７Ｐとを含んでいる。接地用の定電圧レギュレータ接続パッド７Ｇと電源用の定電圧レギュレータ接続パッド７Ｐとは、互いに交互に位置するように複数列で配設されている。

さらに、ビルドアップ導体２ａは、半導体素子搭載部１０Ａに対応する領域から定電圧レギュレータ搭載部１０Ｂに対応する領域にかけて接地用のベタ状導体２ＧＳを有している。ビルドアップ導体２ａにおける接地用のベタ状導体２ＧＳは、接地用の半導体素子接続パッド６Ｇおよび接地用の定電圧レギュレータ接続パッド７Ｇを一体的に含んでいる。また、この接地用のベタ状導体２ＧＳは、半導体素子搭載部１０Ａの下方および定電圧レギュレータ搭載部１０Ｂの下方において、接地用の外部接続パッド８Ｇにスルーホール４およびビアホール５を介して接続されている。このベタ状導体２ＧＳを介して半導体素子Ｓに接地電位を与えるための電流が定電圧レギュレータ搭載部１０Ｂと半導体素子搭載部１０Ａとの間で供給される。

なお、このビルドアップ導体２ａには、半導体素子搭載部１０Ａに対応する領域と定電圧レギュレータ搭載部１０Ｂに対応する領域との間に両者間の電流供給を阻害するものは配設されていない。そのため、このビルドアップ導体２ａに形成された接地用のベタ状導体２ＧＳを介して半導体素子Ｓに接地電位を与えるための電流を定電圧レギュレータＶから良好に供給することができる。

図３は、上から２番目のビルドアップ絶縁層１ｂの表面に被着されたビルドアップ導体２ｂの上面を示している。図３においては、半導体素子搭載部１０Ａおよび定電圧レギュレータ搭載部１０Ｂに対応する領域を２点鎖線で示している。また、上層のビルドアップ導体２ａから接続されるビアホール５の位置を破線にて示している。

ビルドアップ導体２ｂは、主として信号用の帯状導体２ＳＳと電源用のベタ状導体２ＰＳとを有している。接地用の配線導体２Ｇとしては、上下の導体２ａ，２ｃと接続するための円形のランド導体のみが形成されている。

ビルドアップ導体２ｂにおける信号用の帯状導体２ＳＳは、幅が５〜３０μｍ程度の細い帯状の導体である。帯状導体２ＳＳは、半導体素子搭載部１０Ａの下方から半導体素子搭載部１０Ａと定電圧レギュレータ搭載部１０Ｂとの中間部の下方を通らずに絶縁基板１の外周部にかけて延在する２ＳＳａと、半導体素子搭載部１０Ａの下方から半導体素子搭載部１０Ａと定電圧レギュレータ搭載部１０Ｂとの中間部の下方および定電圧レギュレータ搭載部１０Ｂの下方を通り絶縁基板１の外周部まで延在する２ＳＳｂとを有している。これらの帯状導体２ＳＳは、半導体素子搭載部１０Ａの下方において、信号用の半導体素子接続パッド６Ｓに上層のビアホール５を介して電気的に接続されており、絶縁基板１の外周部において外部接続パッド８Ｓに下層のスルーホール４およびビアホール５を介して電気的に接続されている。

ビルドアップ導体２ｂにおける電源用のベタ状導体２ＰＳは、半導体素子搭載部１０Ａの下方から定電圧レギュレータ搭載部１０Ｂの下方にかけて延在している。電源用のベタ状導体２ＰＳは、半導体素子搭載部１０Ａの下方において、電源用の半導体素子接続パッド６Ｐに上層のビアホール５を介して電気的に接続されている。また、定電圧レギュレータ搭載部１０Ｂの下方において、電源用の定電圧レギュレータ接続パッド７Ｐに上層のビアホール５を介して電気的に接続されている。さらに、半導体素子搭載部１０Ａの下方および定電圧レギュレータ搭載部１０Ｂの下方において、電源用の外部接続パッド８Ｐにスルーホール４およびビアホール５を介して接続されている。このベタ状導体２ＰＳを介して半導体素子Ｓに電源電位を与えるための電流が定電圧レギュレータ搭載部１０Ｂと半導体素子搭載部１０Ａとの間で供給される。

なお、このビルドアップ導体２ｂには、半導体素子搭載部１０Ａの下方から半導体素子搭載部１０Ａと定電圧レギュレータ搭載部１０Ｂとの中間部の下方および定電圧レギュレータ搭載部１０Ｂの下方を通り絶縁基板１の外周部まで延在する信号用の帯状導体２ＳＳｂは形成されているものの、これらの帯状導体２ＳＳｂは、半導体素子搭載部１０Ａと定電圧レギュレータ搭載部１０Ｂとの並びの方向に沿って延在し、さらに絶縁基板１における定電圧レギュレータ接続パッド７に接続するビアホール５よりも外周側を経由して外部接続パッド８の上方に延在している。したがって、半導体素子搭載部１０Ａの下方から定電圧レギュレータ搭載部１０Ｂの下方にかけての電流供給を大きく阻害するものはない。そのため、このビルドアップ導体２ｂに形成された電源用のベタ状導体２ＰＳを介して半導体素子Ｓに電源電位を与えるための電流を定電圧レギュレータＶから良好に供給することができる。

図４は、コア絶縁層１ｃの上面に被着されたコア導体２ｃの上面を示している。図４においては、半導体素子搭載部１０Ａおよび定電圧レギュレータ搭載部１０Ｂに対応する領域を２点鎖線で示している。また、上層のビルドアップ導体２ｂから接続されるビアホール５の位置を破線にて示している。

コア導体２ｃは、主として接地用のベタ状導体２ＧＳを有している。信号用の配線導体２Ｓおよび電源用の配線導体２Ｇとしては、上下の導体２ｂ，２ｄと接続するための円形のランド導体のみが形成されている。

コア導体２ｃにおける接地用のベタ状導体２ＧＳは、半導体素子搭載部１０Ａの下方から定電圧レギュレータ搭載部１０Ｂの下方にかけて延在している。接地用のベタ状導体２ＧＳは、半導体素子搭載部１０Ａの下方において、接地用の半導体素子接続パッド６Ｇに接続されている。また、定電圧レギュレータ搭載部１０Ｂの下方において、接地用の定電圧レギュレータ接続パッド７Ｇに接続されている。さらに、半導体素子搭載部１０Ａの下方および定電圧レギュレータ搭載部１０Ｂの下方において、接地用の外部接続パッド８Ｇに接続されている。このベタ状導体２ＧＳを介して半導体素子Ｓに接地電位を与えるための電流が定電圧レギュレータ搭載部１０Ｂと半導体素子搭載部１０Ａとの間で供給される。

なお、このコア導体２ｃには、半導体素子搭載部１０Ａの下方と定電圧レギュレータ搭載部１０Ｂの下方との間に両者間の電流供給を阻害するものはない。そのため、このコア導体２ｃに形成された接地用のベタ状導体２ＧＳを介して半導体素子Ｓに接地電位を与えるための電流を定電圧レギュレータＶから良好に供給することができる。

図５は、コア絶縁層１ｃの下面に被着されたコア導体２ｄの上面を示している。図５においては、半導体素子搭載部１０Ａおよび定電圧レギュレータ搭載部１０Ｂに対応する領域を２点鎖線で示している。また、上層のコア導体２ｃから接続されるスルーホール４の位置を破線にて示している。

コア導体２ｄは、主として電源用のベタ状導体２ＰＳを有している。信号用の配線導体２Ｓおよび接地用の配線導体２Ｇとしては、上下の導体２ｃ，２ｅと接続するための円形のランド導体のみが形成されている。

コア導体２ｄにおける電源用のベタ状導体２ＰＳは、半導体素子搭載部１０Ａの下方から定電圧レギュレータ搭載部１０Ｂの下方にかけて延在している。この電源用のベタ状導体２ＰＳは、半導体素子搭載部１０Ａの下方において、電源用の半導体素子接続パッド６Ｐに接続されている。また、定電圧レギュレータ搭載部１０Ｂの下方において、電源用の定電圧レギュレータ接続パッド７Ｐに接続されている。さらに、半導体素子搭載部１０Ａの下方および定電圧レギュレータ搭載部１０Ｂの下方において、電源用の外部接続パッド８Ｐに接続されている。このベタ状導体２ＰＳを介して半導体素子Ｓに電源電位を与えるための電流が定電圧レギュレータ搭載部１０Ｂと半導体素子搭載部１０Ａとの間で供給される。

なお、このコア導体２ｄには、半導体素子搭載部１０Ａの下方と定電圧レギュレータ搭載部１０Ｂの下方との間に両者間の電流供給を阻害するものはない。そのため、このコア導体２ｄに形成された電源用のベタ状導体２ＰＳを介して半導体素子Ｓに電源電位を与えるための電流を定電圧レギュレータＶから良好に供給することができる。

図６は、下から２番目のビルドアップ絶縁層１ｄの表面に被着されたビルドアップ導体２ｅの上面を示している。図６においては、半導体素子搭載部１０Ａおよび定電圧レギュレータ搭載部１０Ｂに対応する領域を２点鎖線で示している。また、上層のコア導体２ｄから接続されるビアホール５の位置を破線にて示している。

ビルドアップ導体２ｅは、主として接地用のベタ状導体２ＧＳを有している。信号用の配線導体２Ｓおよび電源用の配線導体２Ｐとしては、上下の導体２ｄ，２ｆと接続するための円形のランド導体のみが形成されている。

ビルドアップ導体２ｅにおける接地用のベタ状導体２ＧＳは、半導体素子搭載部１０Ａの下方から定電圧レギュレータ搭載部１０Ｂの下方にかけて延在している。接地用のベタ状導体２ＧＳは、半導体素子搭載部１０Ａの下方において、接地用の半導体素子接続パッド６Ｇに接続されている。また、定電圧レギュレータ搭載部１０Ｂの下方において、接地用の定電圧レギュレータ接続パッド７Ｇに接続されている。さらに、半導体素子搭載部１０Ａの下方および定電圧レギュレータ搭載部１０Ｂの下方において、接地用の外部接続パッド８Ｇに接続されている。このベタ状導体２ＧＳを介して半導体素子Ｓに接地電位を与えるための電流が定電圧レギュレータ搭載部１０Ｂと半導体素子搭載部１０Ａとの間で供給される。

なお、このビルドアップ導体２ｅには、半導体素子搭載部１０Ａの下方と定電圧レギュレータ搭載部１０Ｂの下方との間に両者間の電流供給を阻害するものはない。そのため、このビルドアップ導体２ｅに形成された接地用のベタ状導体２ＧＳを介して半導体素子Ｓに接地電位を与えるための電流を定電圧レギュレータＶから良好に供給することができる。

図７は、最下層のビルドアップ絶縁層１ｅの表面に被着されたビルドアップ導体２ｆの上面図を示している。図７においては、半導体素子搭載部１０Ａおよび定電圧レギュレータ搭載部１０Ｂに対応する領域を２点鎖線で示している。また、上層のビルドアップ導体２ａから接続されるビアホール５の位置および下面側のソルダーレジスト層３ｂの開口部の位置を破線にて示している。

ビルドアップ導体２ｆは、主として電源用のベタ状導体２ＰＳと信号用、接地用、電源用の外部接続パッド８Ｓ，８Ｇ，８Ｐとを有している。信号用の外部接続パッド８Ｓは、スルーホール４およびビアホール５を介して信号用の帯状導体２ＳＳに電気的に接続されている。接地用および電源用の外部接続パッド８Ｇ，８Ｐは、それぞれスルーホール４およびビアホール５を介して接地用のベタ状導体２ＧＳ，２ＰＳに電気的に接続されている。

この層の電源用のベタ状導体２ＰＳは、電源用の外部接続パッド８Ｐと一体的に形成されており、半導体素子搭載部１０Ａの下方から定電圧レギュレータ搭載部１０Ｂの下方にかけて延在している。このベタ状導体２ＰＳを介して半導体素子Ｓに電源電位を与えるための電流が定電圧レギュレータ搭載部１０Ｂと半導体素子搭載部１０Ａとの間で供給される。

なお、このビルドアップ導体２ｆには、半導体素子搭載部１０Ａの下方と定電圧レギュレータ搭載部１０Ｂの下方との間に両者間の電流供給を阻害するものはない。そのため、このビルドアップ導体２ｆに形成された電源用のベタ状導体２ＰＳを介して半導体素子Ｓに電源電位を与えるための電流を定電圧レギュレータＶから良好に供給することができる。

そして、本例の配線基板１０によれば、図８に示すように、半導体素子Ｓの電極端子ＴＳを半導体素子接続パッド６に半田を介して接続するとともに定電圧レギュレータＶの電極端子ＴＶを定電圧レギュレータ接続パッド７に半田を介して接続することにより、配線基板１０に半導体素子Ｓおよび定電圧レギュレータＶが搭載された電子装置が完成する。

そして、この電子装置は、外部接続パッド８をマザーボード等の外部電気回路基板（不図示）の配線導体に半田を介して接続することにより、外部電気回路基板に実装される。

外部電気回路基板に実装された電子装置は、信号用の外部接続パッド８Ｓを介して外部電気回路基板との信号の授受が行われる。また、接地用の外部接続パッド８Ｇおよび電源用の外部接続パッド８Ｐを介してそれぞれ接地および電源電圧の供給が行われる。

さらに、定電圧レギュレータＶから接地用のベタ状導体２ＧＳおよび電源用のベタ状導体２ＰＳを介して半導体素子Ｓの作動電圧の変動を抑制するための電流供給が行われる。

かくして、本例の配線基板１０およびこれを用いた電子装置によれば、信号用の配線導体２ＳＳは、電源用のベタ状導体２ＰＳが延在するビルドアップ絶縁層１ｂの表面を、半導体素子搭載部１０Ａと定電圧レギュレータ搭載部１０Ｂとの並びの方向に沿って、半導体素子搭載部１０Ａの下方から定電圧レギュレータ搭載部１０Ｂの下方かけて延在する配線経路上を辿る帯状導体２ＳＳｂを有し、この帯状導体２ＳＳｂは、さらに絶縁基板１における定電圧レギュレータ接続パッド７に接続するビアホール５よりも外周側を経由して外部接続パッド８の上方に延在していることから、帯状導体２ＳＳｂが設けられたビルドアップ絶縁層１ｂ表面の電源用のベタ状導体２ＰＳは、定電圧レギュレータ搭載部１０Ｂ直下から半導体素子搭載部１０Ａ直下までの電流経路が信号用の帯状導体２ＳＳｂにより大きく阻害されることがなく、このベタ状導体２ＰＳを介して半導体素子Ｓに対して十分な電流供給を行うことができる。したがって、半導体素子Ｓを安定して作動させることが可能な配線基板１０およびこれを用いた電子装置を提供することができる。

なお、本発明は上述の実施形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能である。

以下に、本発明の配線基板の実施形態の２〜５番目の例を示す。これらの例は、上述した１番目の例の配線基板１０と同様の層構成を有しており、１番目の例と同様の箇所には同様の符号を付し、その詳細な説明は省略する。

図９は、本発明の配線基板の実施形態の２番目の例における上から２番目のビルドアップ絶縁層１ｂの表面に形成されたビルドアップ導体２ｂを実線で示している。また、上層のビルドアップ導体２ａから接続されるビアホール５の位置および下から２番目のビルドアップ絶縁層１ｄの表面に形成されたビルドアップ導体２ｅにおける信号配線２Ｓを破線で示している。

図９に示す例では、ビルドアップ導体２ｂは、主として信号用の帯状導体２ＳＳと電源用のベタ状導体２ＰＳとを有している。接地用の配線導体２Ｇとしては、上下の導体２ａ，２ｃと接続するための円形のランド導体のみが形成されている。また、ビルドアップ導体２ｅは、信号用の帯状導体２ＳＳｃを有している。

ビルドアップ導体２ｂの帯状導体２ＳＳは、半導体素子搭載部１０Ａの下方から半導体素子搭載部１０Ａと定電圧レギュレータ搭載部１０Ｂとの中間部の下方を通らずに絶縁基板１の外周部にかけて延在する２ＳＳａと、半導体素子搭載部１０Ａの下方から半導体素子搭載部１０Ａと定電圧レギュレータ搭載部１０Ｂとの中間部の下方を通って定電圧レギュレータ搭載部１０Ｂの下方に延在する２ＳＳｂとを有している。

これらの帯状導体２ＳＳは、半導体素子搭載部１０Ａの下方において、信号用の半導体素子接続パッド６Ｓに上層のビアホール５を介して電気的に接続されている。また、絶縁基板１の外周部において外部接続パッド８Ｓに下層のスルーホール４およびビアホール５あるいはさらにビルドアップ導体２ｅの帯状導体２ＳＳｃを介して電気的に接続されている。

帯状導体２ＳＳｂのうちの一部は、半導体素子搭載部１０Ａと定電圧レギュレータ搭載部１０Ｂとの並びの方向に沿って延在し、さらに絶縁基板１における定電圧レギュレータ接続パッド７に接続するビアホール５よりも外周側を経由して外部接続パッド８の上方に延在している。

帯状導体２ＳＳｂのうちの残りは、半導体素子搭載部１０Ａと定電圧レギュレータ搭載部１０Ｂとの並びの方向に沿って定電圧レギュレータ搭載部１０Ｂの下方の途中まで延在している。そして、ビルドアップ導体２ｅに形成された帯状導体２ＳＳｃに接続されている。帯状導体２ＳＳｃは、絶縁基板１における定電圧レギュレータ接続パッド７に接続するビアホール５よりも外周側を経由して外部接続パッド８の上方に延在している。

このような構成を採ることにより、本例では、半導体素子搭載部１０Ａの下方から定電圧レギュレータ搭載部１０Ｂの下方にかけての電流供給を大きく阻害するものはない。そのため、ビルドアップ導体２ｂに形成された電源用のベタ状導体２ＰＳ等を介して半導体素子Ｓに電源電位を与えるための電流を定電圧レギュレータＶから良好に供給することができる。

図１０は、本発明の配線基板の実施形態の３番目の例における上から２番目のビルドアップ絶縁層１ｂの表面に形成されたビルドアップ導体２ｂを実線で示している。また、上層のビルドアップ導体２ａから接続されるビアホール５の位置および下から２番目のビルドアップ絶縁層１ｄの表面に形成されたビルドアップ導体２ｅにおける信号配線２Ｓを破線で示している。

図１０に示す例では、ビルドアップ導体２ｂは、主として信号用の帯状導体２ＳＳと電源用のベタ状導体２ＰＳとを有している。接地用の配線導体２Ｇとしては、上下の導体２ａ，２ｃと接続するための円形のランド導体のみが形成されている。また、ビルドアップ導体２ｅは、信号用の帯状導体２ＳＳｃを有している。

ビルドアップ導体２ｂの帯状導体２ＳＳは、半導体素子搭載部１０Ａの下方から半導体素子搭載部１０Ａと定電圧レギュレータ搭載部１０Ｂとの中間部の下方を通らずに絶縁基板１の外周部にかけて延在する２ＳＳａと、半導体素子搭載部１０Ａの下方から半導体素子搭載部１０Ａと定電圧レギュレータ搭載部１０Ｂとの中間部の下方を通って定電圧レギュレータ搭載部１０Ｂの下方に延在する２ＳＳｂとを有している。

これらの帯状導体２ＳＳは、半導体素子搭載部１０Ａの下方において、信号用の半導体素子接続パッド６Ｓに上層のビアホール５を介して電気的に接続されている。また、絶縁基板１の外周部において外部接続パッド８Ｓに下層のスルーホール４およびビアホール５ならびにビルドアップ導体２ｅの帯状導体２ＳＳｃを介して電気的に接続されている。

定電圧レギュレータ搭載部１０Ｂの下方に延在する帯状導体２ＳＳｂは、半導体素子搭載部１０Ａと定電圧レギュレータ搭載部１０Ｂとの並びの方向に沿って定電圧レギュレータ搭載部１０Ｂの下方の途中まで延在している。そして、ビルドアップ導体２ｅに形成された帯状導体２ＳＳｃに接続されている。帯状導体２ＳＳｃは、絶縁基板１における定電圧レギュレータ接続パッド７に接続するビアホール５よりも外周側を経由して外部接続パッド８の上方に延在している。

このような構成を採ることにより、本例では、半導体素子搭載部１０Ａの下方から定電圧レギュレータ搭載部１０Ｂの下方にかけての電流供給を大きく阻害するものはない。そのため、ビルドアップ導体２ｂに形成された電源用のベタ状導体２ＰＳ等を介して半導体素子Ｓに電源電位を与えるための電流を定電圧レギュレータＶから良好に供給することができる。

図１１は、本発明の配線基板の実施形態の４番目の例における上から２番目のビルドアップ絶縁層１ｂの表面に形成されたビルドアップ導体２ｂを実線で示している。また、上層のビルドアップ導体２ａから接続されるビアホール５の位置および下から２番目のビルドアップ絶縁層１ｄの表面に形成されたビルドアップ導体２ｅにおける信号配線２Ｓを破線で示している。

図１１に示す例では、ビルドアップ導体２ｂは、主として信号用の帯状導体２ＳＳと電源用のベタ状導体２ＰＳとを有している。接地用の配線導体２Ｇとしては、上下の導体２ａ，２ｃと接続するための円形のランド導体のみが形成されている。また、ビルドアップ導体２ｅは、信号用の帯状導体２ＳＳｃを有している。

ビルドアップ導体２ｂの帯状導体２ＳＳは、半導体素子搭載部１０Ａの下方から半導体素子搭載部１０Ａと定電圧レギュレータ搭載部１０Ｂとの中間部の下方を通らずに絶縁基板１の外周部にかけて延在する２ＳＳａと、半導体素子搭載部１０Ａの下方から半導体素子搭載部１０Ａと定電圧レギュレータ搭載部１０Ｂとの中間部の下方まで延在する２ＳＳｂとを有している。

これらの帯状導体２ＳＳは、半導体素子搭載部１０Ａの下方において、信号用の半導体素子接続パッド６Ｓに上層のビアホール５を介して電気的に接続されている。また、絶縁基板１の外周部において外部接続パッド８に下層のスルーホール４およびビアホール５を介して電気的に接続されるか、あるいは、半導体素子搭載部１０Ａと定電圧レギュレータ搭載部１０Ｂとの中間部の下方においてビルドアップ導体２ｅの帯状導体２ＳＳｃに電気的に接続されている。

帯状導体２ＳＳｂは、半導体素子搭載部１０Ａと定電圧レギュレータ搭載部１０Ｂとの並びの方向に沿って延在している。そして、ビルドアップ導体２ｅに形成された帯状導体２ＳＳｃに接続されている。帯状導体２ＳＳｃは、絶縁基板１における定電圧レギュレータ接続パッド７に接続するビアホール５よりも外周側を経由して外部接続パッド８の上方に延在している。

このような構成を採ることにより、本例では、半導体素子搭載部１０Ａの下方から定電圧レギュレータ搭載部１０Ｂの下方にかけての電流供給を大きく阻害するものはない。そのため、ビルドアップ導体２ｂに形成された電源用のベタ状導体２ＰＳ等を介して半導体素子Ｓに電源電位を与えるための電流を定電圧レギュレータＶから良好に供給することができる。

図１２は、本発明の配線基板の実施形態の５番目の例における上から２番目のビルドアップ絶縁層１ｂの表面に形成されたビルドアップ導体２ｂを実線で示している。また、上層のビルドアップ導体２ａから接続されるビアホール５の位置および下から２番目のビルドアップ絶縁層１ｄの表面に形成されたビルドアップ導体２ｅにおける信号配線２Ｓを破線で示している。

図１２に示す例では、ビルドアップ導体２ｂは、主として信号用の帯状導体２ＳＳと電源用のベタ状導体２ＰＳとを有している。接地用の配線導体２Ｇとしては、上下の導体２ａ，２ｃと接続するための円形のランド導体のみが形成されている。また、ビルドアップ導体２ｅは、信号用の帯状導体２ＳＳｃを有している。

ビルドアップ導体２ｂの帯状導体２ＳＳは、半導体素子搭載部１０Ａの下方から半導体素子搭載部１０Ａと定電圧レギュレータ搭載部１０Ｂとの中間部の下方を通らずに絶縁基板１の外周部にかけて延在する２ＳＳａと、半導体素子搭載部１０Ａの下方から半導体素子搭載部１０Ａと定電圧レギュレータ搭載部１０Ｂとの中間部の下方まで延在する、あるいは半導体素子搭載部１０Ａの下方から半導体素子搭載部１０Ａと定電圧レギュレータ搭載部１０Ｂとの中間部の下方まで延在する２ＳＳｂとを有している。

これらの帯状導体２ＳＳは、半導体素子搭載部１０Ａの下方において、信号用の半導体素子接続パッド６Ｓに上層のビアホール５を介して電気的に接続されている。また、絶縁基板１の外周部において外部接続パッド８Ｓに下層のスルーホール４およびビアホール５を介して電気的に接続されるか、あるいは、半導体素子搭載部１０Ａと定電圧レギュレータ搭載部１０Ｂとの中間部の下方においてビルドアップ導体２ｅの帯状導体２ＳＳｃに電気的に接続されている。

定電圧レギュレータ搭載部１０Ｂの下方に延在する帯状導体２ＳＳｂは、半導体素子搭載部１０Ａと定電圧レギュレータ搭載部１０Ｂとの並びの方向に沿って延在し、さらに絶縁基板１における定電圧レギュレータ接続パッド７に接続するビアホール５よりも外周側を経由して外部接続パッド８の上方に延在している。

半導体素子搭載部１０Ａと定電圧レギュレータ搭載部１０Ｂとの中間部の下方まで延在する帯状導体２ＳＳｂは、半導体素子搭載部１０Ａと定電圧レギュレータ搭載部１０Ｂとの並びの方向に沿って延在している。そして、ビルドアップ導体２ｅに形成された帯状導体２ＳＳｃに接続されている。帯状導体２ＳＳｃは、絶縁基板１における定電圧レギュレータ接続パッド７に接続するビアホール５よりも外周側を経由して外部接続パッド８の上方に延在している。

このような構成を採ることにより、本例では、半導体素子搭載部１０Ａの下方から定電圧レギュレータ搭載部１０Ｂの下方にかけての電流供給を大きく阻害するものはない。そのため、ビルドアップ導体２ｂに形成された電源用のベタ状導体２ＰＳ等を介して半導体素子Ｓに電源電位を与えるための電流を定電圧レギュレータＶから良好に供給することができる。

以上、いくつかの例を説明したが、例えば上述の各例における接地用のベタ導体２ＧＳと電源用のベタ導体２ＰＳとが入れ替わってもよい。さらにビルドアップ絶縁層およびビルドアップ導体も上述の層数に限らず、任意の層数とすることができる。

１・・・・・・絶縁基板
１ａ・・・・・コア絶縁層
１ｂ・・・・・ビルドアップ絶縁層
２・・・・・・配線導体
２ＧＳ・・・・接地用のベタ状導体
２ＰＳ・・・・電源用のベタ状導体
２Ｓ・・・・・信号用の配線導体
２ＳＳ・・・・信号用の帯状導体
２ＳＳｂ・・・上面側の帯状導体
２ＳＳｃ・・・下面側の帯状導体
４・・・・・・スルーホール
５・・・・・・ビアホール
６・・・・・・半導体素子接続パッド
６Ｇ・・・・・接地用の半導体素子接続パッド
６Ｐ・・・・・電源用の半導体素子接続パッド
６Ｓ・・・・・信号用の半導体素子接続パッド
７・・・・・・定電圧レギュレータ接続パッド
７Ｇ・・・・・接地用の定電圧レギュレータ接続パッド
７Ｐ・・・・・電源用の定電圧レギュレータ接続パッド
８・・・・・・外部接続パッド
８Ｇ・・・・・接地用の外部接続パッド
８Ｐ・・・・・電源用の外部接続パッド
８Ｓ・・・・・信号用の外部接続パッド
１０・・・・・配線基板
１０Ａ・・・・半導体素子搭載部
１０Ｂ・・・・定電圧レギュレータ搭載部
１０Ｃ・・・・外部接続面

Claims (2)

1. 複数のスルーホールを有するコア絶縁層の上下面に、複数のビアホールを有する複数のビルドアップ絶縁層を積層して成り、上面中央部に半導体素子搭載部および上面外周部に定電圧レギュレータ搭載部を有するとともに下面に外部接続面を有する絶縁基板と、前記コア絶縁層の上下面および前記スルーホール内ならびに前記ビルドアップ絶縁層の表面および前記ビアホール内に被着された導体から成る配線導体と、を具備しており、前記配線導体が、前記半導体素子搭載部に配設された信号用、接地用、電源用の複数の半導体素子接続パッドと、前記定電圧レギュレータ搭載部に配設された接地用、電源用の複数の定電圧レギュレータ接続パッドと、前記外部接続面に配設された信号用、接地用、電源用の複数の外部接続パッドと、前記半導体素子搭載部の下方で前記信号用の半導体素子接続パッドに前記ビアホールを介して接続されるとともに前記絶縁基板の外周部で前記信号用の外部接続パッドに前記ビアホールを介して接続されて前記絶縁基板の内部を前記半導体素子搭載部の下方から前記絶縁基板の外周部まで延び、一部が前記半導体素子搭載部と前記定電圧レギュレータ搭載部との中間部の下方を通る複数の信号用の配線導体と、前記半導体素子搭載部の下方で前記接地用の半導体素子接続パッドに前記ビアホールを介して接続されるとともに前記定電圧レギュレータ搭載部の下方で前記接地用の定電圧レギュレータ接続パッドに前記ビアホールを介して接続され、前記半導体素子搭載部の下方および前記定電圧レギュレータ搭載部の下方で前記接地用の外部接続パッドに前記ビアホールを介して接続されて前記コア絶縁層の上面側および下面側の複数の前記ビルドアップ絶縁層の表面を前記半導体素子搭載部の下方から前記定電圧レギュレータ搭載部の下方まで延在する複数の接地用のベタ状導体と、前記半導体素子搭載部の下方で前記電源用の半導体素子接続パッドに前記ビアホールを介して接続されるとともに前記定電圧レギュレータ搭載部の下方で前記電源用の定電圧レギュレータ接続パッドに前記ビアホールを介して接続され、前記半導体素子搭載部の下方および前記定電圧レギュレータ搭載部の下方で前記電源用の外部接続パッドに前記ビアホールを介して接続されて前記コア絶縁層の上面側および下面側の複数の前記ビルドアップ絶縁層の表面を前記半導体素子搭載部の下方から前記定電圧レギュレータ搭載部の下方まで延在する複数の電源用のベタ状導体と、を有する配線基板であって、前記一部の信号用の配線導体は、前記接地用または電源用のベタ状導体が延在する前記ビルドアップ絶縁層の表面を、前記半導体素子搭載部と前記定電圧レギュレータ搭載部との並びの方向に沿って、該半導体素子搭載部の下方から該定電圧レギュレータ搭載部の下方かけて延在する配線経路上を辿る帯状導体を有し、該帯状導体は、さらに前記絶縁基板における前記定電圧レギュレータ接続パッドに接続する前記ビアホールよりも外周側を経由して前記外部接続パッドの上方に延在していることを特徴とする配線基板。
2. 請求項１記載の配線基板における前記半導体素子搭載部に半導体素子を搭載するとともに前記定電圧レギュレータ搭載部に定電圧レギュレータを搭載して成ることを特徴とする電子装置。