JPH0629352A - 多層配線tabテープキャリア - Google Patents
多層配線tabテープキャリアInfo
- Publication number
- JPH0629352A JPH0629352A JP11047693A JP11047693A JPH0629352A JP H0629352 A JPH0629352 A JP H0629352A JP 11047693 A JP11047693 A JP 11047693A JP 11047693 A JP11047693 A JP 11047693A JP H0629352 A JPH0629352 A JP H0629352A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- insulating film
- tape carrier
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Wire Bonding (AREA)
Abstract
微細パターンを形成できる多層配線TABテープキャリ
アを提供する。 【構成】絶縁フィルム層12により電気的に絶縁して複
数の配線層を積層して設けるとともに、絶縁フィルム層
に貫通孔20a,20bを形成して貫通孔内に導電層2
1を形成し、この導電層で配線層間を電気的に接続する
多層配線TABテープキャリア11において、前記導電
層あるいは前記導電層と前記配線層の少なくとも1部と
を気相めっき法で同時に形成するようにした。
Description
面に設けられた配線層をスルーホール等の貫通孔内に設
けられた導電層で電気的に接続する多層配線TABテー
プキャリアに関する。
して高周波信号の伝送特性等に優れた多層構造のリード
フレームが開発され、このような多層構造のリードフレ
ームに多層配線TABテープキャリアが用いられる。
リアは、図7および図8に示すように、有機ポリイミド
あるいはガラスエポキシ等の樹脂からなる絶縁フィルム
層31にIC素子と対応するデバイスホール(図示せ
ず)を形成し、この絶縁フィルム層31の表面に接着剤
層32によって表面配線層33を、絶縁フィルム層31
の裏面に裏面配線層34を設けるものが知られる。この
多層配線TABテープキャリアは、表面配線層33に配
線パターンを形成してIC素子と接続し、また、裏面配
線層34を電源あるいは接地する。
キャリアは、絶縁フィルム層31に表裏を貫通するバイ
アホール35等の貫通孔を形成してバイアホール35内
壁にパネルめっき法あるいはパターンめっき法で導電層
36を形成し、この導電層36で表面配線層33と裏面
配線層34とを電気的に接続する。
た従来の多層配線TABテープキャリアにあっては、バ
イアホール35内壁の導電層36をパネルめっき法で形
成すると、図7に示すように、導電層36の形成と同時
に表面配線層33上にも表面配線層33と略等しい厚さ
のめっき層37が重畳して形成され、後に表面配線層3
3に配線パターンをホトレジスト等で形成することが困
難になるという問題がある。特に、上述のめっき層37
は、表面配線層33およびインナーリードの回わりで厚
くなるという問題があるため、表面配線層33およびイ
ンナーリードの微細配線加工が困難になるという障害が
発生する。すなわち、銅層が厚くなったり、部分的な厚
さの変動があると、エッチング残り(銅層の残存)によ
りショート等が発生することがある。通常、導電層の厚
さは3〜7μm必要とされるが、これに対して表面配線
層33およびインナーリードの回わりは、めっき液の撹
拌が良いためとめっき電流の集中等により約3倍の10
〜20μmのめっき厚さとなる。
プキャリアは、表面配線層33に配線パターンを形成し
た後にバイアホール35の導電層36をパターンめっき
法で形成すると、パターン配線の幅寸法が小さい場合
(200μm以下)にレジストの合せ精度等の制約から
配線パターンとレジストによるパターン形成とが図8b
に示すようなずれδを生じ、微細なパターン形成が困難
になるという問題がある。なお、図8aは正規位置に導
電層36が形成されたものを示す。
気めっきによらなければならず、電極用配線が不可欠で
あり、配線設計が制約を受け、微細配線が困難になると
いう問題もある。
もので、配線層の厚さに影響を及ぼさず、また、微細パ
ターンを達成できる多層配線TABテープキャリアを提
供することを目的とする。
め、この発明は、所定の配線パターンを有する複数の配
線層間に絶縁フィルム層を設けて配線層間を電気的に絶
縁するとともに、前記絶縁フィルム層に貫通孔を形成し
て該貫通孔内に導電層を設け、この導電層で前記絶縁フ
ィルム層の表裏の配線層を電気的に導通する多層配線T
ABテープキャリアであって、前記導電層を気相めっき
法で形成する、あるいは前記配線層の少なくとも1つと
前記導電層とを気相めっき法で同時に形成することが要
旨である。
造方法は、気相めっき法、例えば、蒸着、イオンプレー
ティングあるいはスパッタリング等で導電層あるいは配
線層の一部と導電層とが同時に形成されるため、特に後
者にあっては配線層を形成した後に導電層を形成する必
要がなく、工程を簡素化でき、また、後に配線層の厚さ
等が影響を受けず、さらに、配線層と導電層との位置に
高い精度が得られ微細な配線パターンを形成できる。
プキャリアの実施例を図面を参照して説明する。図1か
ら図5はこの発明の一実施例にかかる両面配線TABテ
ープキャリアを示し、図1が平面図、図2が断面図、図
3が一部拡大断面図、図4が他の一部拡大断面図、図5
がICを組み付けた状態の断面図である。
キャリアを示し、両面配線TABテープキャリア11
は、ポリイミドフィルムあるいはガラスエポキシフィル
ム等からなる絶縁フィルム層12と、この絶縁フィルム
層12の表面に形成された表面配線層13と、この表面
配線層13を絶縁フィルム層12に接着する接着剤層1
4と、絶縁フィルム層12の裏面に形成された裏面配線
層15とを有する。絶縁フィルム層12は、厚さが12
5μm程度のユーピレックスS(商品名)を用いる。表
面配線層13は電解銅箔の貼着等で形成され、この表面
配線層13にはホトエッチング等でリードパターン22
が形成される。このリードパターン22は、後述するデ
バイスホール廻りのインナリード部22aと、後述する
OLBホールに向かって延出するアウタリード部22b
とを有する。裏面配線層15は、後述するように気相め
っき法で導電層と同時に形成される。
は、リードパターン22の中央に位置して矩形状のデバ
イスホール17が、このデバイスホール17の各辺の外
側に4つのOLBホール18が、両側に走行駆動用のパ
イロットホール19が形成される。図5に示すように、
デバイスホール17にはIC素子16が配置され、この
IC素子16はバンプ23によってリードパターン22
のインナリード部22aに接続される。
には絶縁フィルム層12を貫通するスルーホール20
a,20bが形成され、これらスルーホール20a,2
0bの壁面に導電層21が形成される。スルーホール2
0aはデバイスホール17の近傍に電源接続または接地
用のインナリード部22aに対応して開口し、スルーホ
ール20bはOLBホール18の内側にアウタリード部
22bに対応して開口する。スルーホール20aの導電
層21はインナリード部22aを、同様に、スルーホー
ル20bの導電層21はアウタリード部22bを裏面配
線層15に接続する。
アは次のようにして製造される。まず、厚さが75μm
程度の絶縁フィルム層12の表面にポリイミド系接着剤
を18μm程度の厚さに塗布して接着剤層14を形成す
る。そして、デバイスホール17およびスルーホール2
0a,20b等を打抜き等で形成した後、厚さが18μ
m程度の表面配線層13をロールラミネータを用いて温
度210℃の環境下で貼り合せ、続いてホトレジスト等
によりリードパターン22を形成する。
真空蒸着で500Å程度の厚さにニッケル下地をした後
に銅層を形成する。この真空蒸着により、絶縁フィルム
層12の裏面には裏面配線層15が、スルーホール20
a,20bの内壁面には全面にわたって導電層21が形
成される。この導電層15は、図3に明示されるよう
に、裏面配線層15と連続して絶縁フィルム層12の表
面側端部が表面配線層13に重畳し、配線層13,15
を電気的に接続する。
接地用の配線パターンを形成し、さらに、全体に4μm
程度の厚さにはんだの表面処理を施す。そして、この
後、IC素子16をデバイスホール17に配置してリー
ドパターン22に接続することで、IC素子16を実装
できる。裏面配線層15は電源あるいは接地用として用
いられるが、通常は微細配線を施す必要がなく、ベタパ
ターンとして設けられる。このため、気相めっきによる
裏面配線層15は必ずしもエッチングによりパターン形
成する必要がない。そこで、気相めっきにおいてはOL
Bホール18とデバイスホール17内を蒸着マスクで遮
蔽して他の部分全面に蒸着する方法が可能である(な
お、デバイスホールにおける絶縁フィルム層の側面等に
蒸着がなされた場合、パターンの短絡を起こすため、デ
バイスホールおよびOLBホールは少なくとも蒸着マス
クで遮蔽する必要がある)。裏面配線層をベタパターン
としてではなく、いくつかの簡単な配線パターンをもっ
て構成する場合があるが、この場合において裏面配線層
を蒸着により形成する場合であれば、配線パターンが簡
単なことから蒸着マスクを用いることによって容易に配
線パターンを形成することができる。
等を貫通するスルーホール20a,20bについて説明
するが、一端が表面配線層13で閉止されるバイアホー
ルについても同様に適用できる。そして、図4に示すよ
うに、バイアホール24を形成したものは上述の真空蒸
着を行うことで表面配線層13の裏面にまで一体に連続
する導電層21が形成され、この導電層21で電気的な
接続が維持される。
いて、ボンディングワイヤの長さと配線リード長さとを
含めて下式(1)に従いインダクタンスLを、また、下
式(2)に従い半導体装置のI/Oを同時に切替えた時
の電源に発生するノイズ量Vnを求め、従来のものと比
較したところ、インダクタンスLが2/3、ノイズ量V
nも約2/3に減少した。
る両面配線TABテープキャリアを示す。なお、以下、
上述の実施例と同一の部分については同一の番号を付し
て説明を簡略する。この実施例においては、ポリイミド
系フィルムから構成される第1の絶縁フィルム層12の
表面にポリイミド系接着剤からなる接着剤層14を形成
し、この接着剤層14で厚さ35μmの無酸素銅圧延箔
を貼り合せて中間配線層80を形成する。そして、この
中間配線層80にパターンエッチング等を施し、アウタ
リード部22bを形成する。
Å程度の厚さにニッケル下地を施した後に4μm程度の
厚さの銅層を形成する。このイオンプレーティング法に
よる処理でスルーホール20a,20bの導電層21と
裏面配線層15とが同時に形成される。そして、裏面配
線層15にパターンエッチングを施してグランド配線部
等を形成する。
ム層42の両面にポリイミド系接着剤を塗布して接着剤
層43を形成し、この第2の絶縁フィルム層42の一面
に接着剤層43で厚さが8μmの電解銅箔を貼着して表
面配線層44を形成する。そして、第2の絶縁フィルム
層42にパンチング加工等でスルーホール45a,45
bを形成し、この後、この第2の絶縁フィルム層42の
他面を上記第1の絶縁フィルム層12の裏面に貼り合せ
て接着剤層43により接着する。
層44およびスルーホール45a,45bにニッケル下
地を200Å程度の厚さに施した後に真空蒸着法によっ
て厚さが4μmの銅層を形成し、スルーホール45a,
45b内面に導電層46を、第2の絶縁フィルム層42
の配線層44上に層44aを形成する。そして、パター
ンエッチングによりインナリード部22aを形成し、こ
の後、全体に厚さ4μmの半田めっきの表面処理を行
い、以上で多層配線TABテープキャリアが完成する。
層としてユーピレックスS(商品名)と称せられるポリ
イミド系フィルムを用いるが、カプトンVあるいはカプ
トンスーパーV(商品名)と称せられるフィルムを用い
ることもでき、また、銅箔にポリイミドワニスを塗布し
た2層CCL(Copper claud Laminate )を絶縁フィル
ム層として使用することも可能である。この場合2層C
CLの銅箔は裏面配線層15として用いられる。この形
では構成材料としてすでに片面に銅箔を有しているた
め、裏面配線層の形成が不要となるので、気相めっきに
おいてはスルーホールに形成される導電層のみの形成で
よいことになる。
っきの下地処理として厚さが200〜500Åのニッケ
ル下地膜を形成するが、ニッケルに限らずチタンあるい
はクローム等を採用でき、厚さも30〜1μmの範囲で
任意に設定できる。また、気相めっき法として蒸着とイ
オンプレーティング法を開示するが、他の気相めっき
法、例えばスパッタリング等でも本発明が達成されるこ
とは述べるまでもない。
多層配線TABテープキャリアの製造方法によれば、各
配線層を電気的に接続する貫通孔の導電層を気相めっき
法で形成するため、あるいはその際配線層の一部を気相
めっき法で同時に形成するため、配線層の厚さを変化さ
せること無く導電層を容易に形成でき配線パターンを正
確に形成でき、また、微細な配線パターンを達成でき、
配線設計に大きな自由度を得られるという効果がある。
テープキャリアの平面図である。
リアの断面図である。
リアのスルーホール部の拡大断面図である。
リアのバイアホール部の拡大断面図である。
リアのIC素子装着状態の断面図である。
Bテープキャリアの断面図である。
拡大断面図である。
一部拡大平面図であり、aが正常状態、bが異常状態を
表す。
Claims (2)
- 【請求項1】所定の配線パターンを有する複数の配線層
間に絶縁フィルム層を設けて配線層間を電気的に絶縁す
るとともに、前記絶縁フィルム層に貫通孔を形成して該
貫通孔内に導電層を設け、この導電層で前記絶縁フィル
ム層の表裏の配線層を電気的に導通する多層配線TAB
テープキャリアであって、 前記導電層を気相めっき法で形成することを特徴とする
多層配線TABテープキャリア。 - 【請求項2】所定の配線パターンを有する複数の配線層
間に絶縁フィルム層を設けて配線層間を電気的に絶縁す
るとともに、前記絶縁フィルム層に貫通孔を形成して該
貫通孔内に導電層を設け、この導電層で前記絶縁フィル
ム層の表裏の配線層を電気的に導通する多層配線TAB
テープキャリアであって、 前記配線層の少なくとも1つと前記導電層とを気相めっ
き法で同時に形成することを特徴とする多層配線TAB
テープキャリア。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11047693A JP3573352B2 (ja) | 1992-05-12 | 1993-05-12 | 多層配線tabテープキャリア |
US08/149,795 US5589668A (en) | 1993-05-12 | 1993-11-10 | Multi-metal layer wiring tab tape carrier and process for fabricating the same |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11859692 | 1992-05-12 | ||
JP4-118596 | 1992-05-12 | ||
JP11047693A JP3573352B2 (ja) | 1992-05-12 | 1993-05-12 | 多層配線tabテープキャリア |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0629352A true JPH0629352A (ja) | 1994-02-04 |
JP3573352B2 JP3573352B2 (ja) | 2004-10-06 |
Family
ID=26450105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11047693A Expired - Fee Related JP3573352B2 (ja) | 1992-05-12 | 1993-05-12 | 多層配線tabテープキャリア |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3573352B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09306947A (ja) * | 1996-05-10 | 1997-11-28 | Nec Corp | 半導体装置 |
US6300675B1 (en) | 1999-02-02 | 2001-10-09 | Sharp Kabushiki Kaisha | Low-cost tape carrier package and liquid crystal module using the same |
JP2008282489A (ja) * | 2007-05-11 | 2008-11-20 | Dainippon Printing Co Ltd | サスペンション用基板 |
JP2010267754A (ja) * | 2009-05-14 | 2010-11-25 | Hitachi Cable Ltd | 半導体装置用テープキャリアおよびその製造方法 |
-
1993
- 1993-05-12 JP JP11047693A patent/JP3573352B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09306947A (ja) * | 1996-05-10 | 1997-11-28 | Nec Corp | 半導体装置 |
US5977617A (en) * | 1996-05-10 | 1999-11-02 | Nec Corporation | Semiconductor device having multilayer film carrier |
US6300675B1 (en) | 1999-02-02 | 2001-10-09 | Sharp Kabushiki Kaisha | Low-cost tape carrier package and liquid crystal module using the same |
JP2008282489A (ja) * | 2007-05-11 | 2008-11-20 | Dainippon Printing Co Ltd | サスペンション用基板 |
JP2010267754A (ja) * | 2009-05-14 | 2010-11-25 | Hitachi Cable Ltd | 半導体装置用テープキャリアおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3573352B2 (ja) | 2004-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5185502A (en) | High power, high density interconnect apparatus for integrated circuits | |
KR20030088357A (ko) | 금속 코어 기판 및 그 제조 방법 | |
JPH06243729A (ja) | 平面状フレックス回路 | |
JPH1154921A (ja) | 多層配線基板 | |
JPH06260368A (ja) | コンデンサおよびシールドケース | |
JPH04282843A (ja) | 相互接続デバイスとその製造方法 | |
US20040009666A1 (en) | Thin film multi-layer wiring substrate and method for manufacturing same | |
JP2001203300A (ja) | 配線用基板と半導体装置および配線用基板の製造方法 | |
US8288859B2 (en) | Semiconductor device packages including a semiconductor device and a redistribution element | |
CN108024441A (zh) | 布线基板以及使用了该布线基板的电子装置 | |
JPH0629352A (ja) | 多層配線tabテープキャリア | |
JPH1168313A (ja) | プリント配線基板 | |
JP2687152B2 (ja) | 高周波半導体デバイス用のtabテープ | |
US5589668A (en) | Multi-metal layer wiring tab tape carrier and process for fabricating the same | |
JPH0695591B2 (ja) | Ic搭載用可撓性回路基板及びその製造法 | |
JPH05291347A (ja) | 高周波用tab−icの実装構造 | |
JPH10163632A (ja) | プリント配線板及びその製造方法 | |
CN112566390B (zh) | 多层柔性线路板及其制备方法 | |
JP2018098233A (ja) | 配線基板およびこれを用いた電子装置 | |
JP4106592B2 (ja) | 配線基板及びその製造方法 | |
JP2002043762A (ja) | 多層配線基板 | |
JP2005347287A (ja) | 多層基板内シールド線、半導体チップ、電子回路素子、及びそれらの製造方法 | |
JPH0425144A (ja) | 3層tab用テープを用いた半導体装置及び3層tab用テープの製造方法 | |
JP2001119138A (ja) | 回路基板の製造方法 | |
JPH07307567A (ja) | 薄膜多層配線基板及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040625 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |