JPH05291347A - 高周波用ｔａｂ−ｉｃの実装構造 - Google Patents
高周波用ｔａｂ−ｉｃの実装構造Info
- Publication number
- JPH05291347A JPH05291347A JP4094053A JP9405392A JPH05291347A JP H05291347 A JPH05291347 A JP H05291347A JP 4094053 A JP4094053 A JP 4094053A JP 9405392 A JP9405392 A JP 9405392A JP H05291347 A JPH05291347 A JP H05291347A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tab
- lead
- conductor layer
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 一般の１層ＴＡＢを用いて、インピーダンス
コントロールを図ることができ、しかもノイズの発生が
少ない安価な高周波用ＴＡＢ−ＩＣの実装構造を得る。 【構成】 高周波用ＴＡＢ−ＩＣの実装構造において、
表面導体層である信号層（第１の導体層）２１と、ＧＮ
Ｄ層（第２の導体層）２４と、前記信号層とＧＮＤ層の
間に形成される誘電体層２２の３層で形成され、該誘電
体層２２は前記信号層内の信号線をインピーダンス整合
させるように厚みがコントロールされ、かつ、ＩＣチッ
プ３１を搭載可能なキャビティ部２３が形成されている
基板２０を設け、１層ＴＡＢリード３４のリード面を基
板２０の表面導体層に密着させるようにしたものであ
る。
コントロールを図ることができ、しかもノイズの発生が
少ない安価な高周波用ＴＡＢ−ＩＣの実装構造を得る。 【構成】 高周波用ＴＡＢ−ＩＣの実装構造において、
表面導体層である信号層（第１の導体層）２１と、ＧＮ
Ｄ層（第２の導体層）２４と、前記信号層とＧＮＤ層の
間に形成される誘電体層２２の３層で形成され、該誘電
体層２２は前記信号層内の信号線をインピーダンス整合
させるように厚みがコントロールされ、かつ、ＩＣチッ
プ３１を搭載可能なキャビティ部２３が形成されている
基板２０を設け、１層ＴＡＢリード３４のリード面を基
板２０の表面導体層に密着させるようにしたものであ
る。
Description
【０００１】
【産業上の利用分野】本発明は、ＴＡＢ−ＩＣの実装構
造に関するものである。
造に関するものである。
【０００２】
【従来の技術】従来、ＴＡＢ−ＩＣの実装構造として
は、以下に示すようなものがあった。図２はかかる従来
の第１のＴＡＢ−ＩＣの実装状態断面図である。この図
において、１はＩＣチップ、２はバンプ、３はＴＡＢリ
ード、４はフィルムキャリア、５は基板、６は導体層で
ある。
は、以下に示すようなものがあった。図２はかかる従来
の第１のＴＡＢ−ＩＣの実装状態断面図である。この図
において、１はＩＣチップ、２はバンプ、３はＴＡＢリ
ード、４はフィルムキャリア、５は基板、６は導体層で
ある。
【０００３】この図に示すように、基板５の導体層６に
はＩＣチップ１がフェイスアップで実装されたＴＡＢリ
ード３が接続される。図３は従来の第２のＴＡＢ−ＩＣ
の実装状態断面図である。この図に示すように、基板５
の導体層６にはＩＣチップ１がフェイスダウンで実装さ
れたＴＡＢリード３が接続される。
はＩＣチップ１がフェイスアップで実装されたＴＡＢリ
ード３が接続される。図３は従来の第２のＴＡＢ−ＩＣ
の実装状態断面図である。この図に示すように、基板５
の導体層６にはＩＣチップ１がフェイスダウンで実装さ
れたＴＡＢリード３が接続される。
【０００４】図４は従来の第３のＴＡＢ−ＩＣの実装状
態断面図である。この図に示すように、基板５には穴７
が形成され、その穴７内にＩＣチップ１がフェイスアッ
プで実装されるように、ＴＡＢリード３が基板５の導体
層６に接続される。上記のようなＴＡＢ−ＩＣを高周波
領域で使用する場合、図５に示すような、１層ＴＡＢリ
ードでは、信号を通すＣｕ導体部１０が空気中に浮いて
いるため、高周波伝送で必要とするインピーダンスコン
トロールが困難であり、また、ノイズ及びクロストーク
ノイズが発生するといった問題があった。
態断面図である。この図に示すように、基板５には穴７
が形成され、その穴７内にＩＣチップ１がフェイスアッ
プで実装されるように、ＴＡＢリード３が基板５の導体
層６に接続される。上記のようなＴＡＢ−ＩＣを高周波
領域で使用する場合、図５に示すような、１層ＴＡＢリ
ードでは、信号を通すＣｕ導体部１０が空気中に浮いて
いるため、高周波伝送で必要とするインピーダンスコン
トロールが困難であり、また、ノイズ及びクロストーク
ノイズが発生するといった問題があった。
【０００５】これらの問題を解決するために、図６に示
すように、中間層に誘電体フィルム１２を設け、両面を
Ｃｕ導体部１０と１１で挟み、圧着した両面銅箔テープ
構造の２層ＴＡＢリード（以下、２層ＴＡＢリードとい
う）や、図７に示すように、上記２層ＴＡＢリードと同
様に、誘電体フィルム１３をＣｕ導体部１０と１１で挟
み、接着剤１４で接着した両面銅箔テープ構造の３層Ｔ
ＡＢリード（以下、３層リードとする）があった。
すように、中間層に誘電体フィルム１２を設け、両面を
Ｃｕ導体部１０と１１で挟み、圧着した両面銅箔テープ
構造の２層ＴＡＢリード（以下、２層ＴＡＢリードとい
う）や、図７に示すように、上記２層ＴＡＢリードと同
様に、誘電体フィルム１３をＣｕ導体部１０と１１で挟
み、接着剤１４で接着した両面銅箔テープ構造の３層Ｔ
ＡＢリード（以下、３層リードとする）があった。
【０００６】
【発明が解決しようとする課題】しかしながら、上記２
層ＴＡＢリード及び３層ＴＡＢリードは、上記したよう
に、複雑な構造になっていることから、製造工数がかか
り、高価であるという問題点があった。本発明は、以上
述べた１層ＴＡＢリードを用いた場合に発生するインピ
ーダンスコントロールができず、しかもノイズ、クロス
トークノイズが発生するという問題点と、高周波用の２
層ＴＡＢリードは高価であるという問題点を除去するた
め、一般の１層ＴＡＢを用いて、インピーダンスコント
ロールを図ることができ、しかもノイズの発生が少ない
安価な高周波用ＴＡＢ−ＩＣの実装構造を提供すること
を目的とする。
層ＴＡＢリード及び３層ＴＡＢリードは、上記したよう
に、複雑な構造になっていることから、製造工数がかか
り、高価であるという問題点があった。本発明は、以上
述べた１層ＴＡＢリードを用いた場合に発生するインピ
ーダンスコントロールができず、しかもノイズ、クロス
トークノイズが発生するという問題点と、高周波用の２
層ＴＡＢリードは高価であるという問題点を除去するた
め、一般の１層ＴＡＢを用いて、インピーダンスコント
ロールを図ることができ、しかもノイズの発生が少ない
安価な高周波用ＴＡＢ−ＩＣの実装構造を提供すること
を目的とする。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するために、高周波用ＴＡＢ−ＩＣの実装構造におい
て、表面導体層である信号層と、ＧＮＤ層と、前記信号
層とＧＮＤ層の間に形成される誘電体層の少なくとも３
層で形成され、該誘電体層は前記信号層内の信号線をイ
ンピーダンス整合させるように厚みがコントロールさ
れ、かつ、部品搭載可能なキャビティ部が形成されてい
る多層基板を設け、１層ＴＡＢリードのリード面を前記
多層基板の表面導体層に密着させるようにしたものであ
る。
成するために、高周波用ＴＡＢ−ＩＣの実装構造におい
て、表面導体層である信号層と、ＧＮＤ層と、前記信号
層とＧＮＤ層の間に形成される誘電体層の少なくとも３
層で形成され、該誘電体層は前記信号層内の信号線をイ
ンピーダンス整合させるように厚みがコントロールさ
れ、かつ、部品搭載可能なキャビティ部が形成されてい
る多層基板を設け、１層ＴＡＢリードのリード面を前記
多層基板の表面導体層に密着させるようにしたものであ
る。
【０００８】また、前記１層ＴＡＢリードのリード面の
下部に対応する誘電体層の厚みを前記１層ＴＡＢリード
のリード面以外の下部に比して増加させるようにしたも
のである。
下部に対応する誘電体層の厚みを前記１層ＴＡＢリード
のリード面以外の下部に比して増加させるようにしたも
のである。
【０００９】
【作用】本発明によれば、上記したように、信号を通す
導体層（以下、信号層という）とＧＮＤに接続されてい
る導体層（以下、ＧＮＤ層）及び、該信号層とＧＮＤ層
の間に信号層内の信号ラインがインピーダンス接合され
るように、適当な厚さをもつ誘電体層を設け、かつ、部
品搭載可能なキャビティ部が形成された多層基板に搭載
するＴＡＢ−ＩＣ実装構造であって、１層ＴＡＢリード
を信号層内の信号線と密着させるようにしたので、一般
の１層ＴＡＢリードを用いても、２層及び３層ＴＡＢリ
ードと同様のインピーダンスコントロールが可能とな
り、しかも１層ＴＡＢリードから発生するノイズを低減
させ、隣接するリードから受けるクロストークノイズも
低減させることができる。
導体層（以下、信号層という）とＧＮＤに接続されてい
る導体層（以下、ＧＮＤ層）及び、該信号層とＧＮＤ層
の間に信号層内の信号ラインがインピーダンス接合され
るように、適当な厚さをもつ誘電体層を設け、かつ、部
品搭載可能なキャビティ部が形成された多層基板に搭載
するＴＡＢ−ＩＣ実装構造であって、１層ＴＡＢリード
を信号層内の信号線と密着させるようにしたので、一般
の１層ＴＡＢリードを用いても、２層及び３層ＴＡＢリ
ードと同様のインピーダンスコントロールが可能とな
り、しかも１層ＴＡＢリードから発生するノイズを低減
させ、隣接するリードから受けるクロストークノイズも
低減させることができる。
【００１０】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例を示すＴ
ＡＢ−ＩＣの実装工程断面図である。以下、ＴＡＢ−Ｉ
Ｃの製造方法をこの図を参照しながら順を追って説明す
る。まず、図１（ａ）に示すように導体３層の基板２０
を作成する。その基板２０は、第１の導体層２１、第１
の誘電体層２２、第２の導体層２４、第２の誘電体層２
５、第３の導体層２６からなり、第１の誘電体層２２に
はＩＣチップ搭載用のキャビティ部２３が形成されてお
り、第２の導体層２４はＧＮＤに接続されている。
ながら詳細に説明する。図１は本発明の実施例を示すＴ
ＡＢ−ＩＣの実装工程断面図である。以下、ＴＡＢ−Ｉ
Ｃの製造方法をこの図を参照しながら順を追って説明す
る。まず、図１（ａ）に示すように導体３層の基板２０
を作成する。その基板２０は、第１の導体層２１、第１
の誘電体層２２、第２の導体層２４、第２の誘電体層２
５、第３の導体層２６からなり、第１の誘電体層２２に
はＩＣチップ搭載用のキャビティ部２３が形成されてお
り、第２の導体層２４はＧＮＤに接続されている。
【００１１】次に、図１（ｂ）に示すように、キャビテ
ィ部２３にＡｇペースト３０を塗布し、予め、１層ＴＡ
Ｂリード３４がボンディングされたＩＣチップ３１を前
記キャビティ部２３にダイボンディングし、ＩＣチップ
３１の裏面と第２の導体層２４を電気的に接続する。最
後に、１層ＴＡＢリード３４を第１の導体層２１に密着
させ、ＯＬＢにより、電気的接続を施し完成する。ここ
で、第１の誘電体層２２を予め、適当な厚みにしておく
ことにより、１層ＴＡＢリード３４と第１の誘電体層２
２とＧＮＤに接続された第２の導体層２４で、図６に示
す２層ＴＡＢリードと同様のものが得られるため、１層
ＴＡＢリード３４でインピーダンスコントロールが可能
となる。
ィ部２３にＡｇペースト３０を塗布し、予め、１層ＴＡ
Ｂリード３４がボンディングされたＩＣチップ３１を前
記キャビティ部２３にダイボンディングし、ＩＣチップ
３１の裏面と第２の導体層２４を電気的に接続する。最
後に、１層ＴＡＢリード３４を第１の導体層２１に密着
させ、ＯＬＢにより、電気的接続を施し完成する。ここ
で、第１の誘電体層２２を予め、適当な厚みにしておく
ことにより、１層ＴＡＢリード３４と第１の誘電体層２
２とＧＮＤに接続された第２の導体層２４で、図６に示
す２層ＴＡＢリードと同様のものが得られるため、１層
ＴＡＢリード３４でインピーダンスコントロールが可能
となる。
【００１２】また、上記のような構造の場合、第１の導
体層２１と１層ＴＡＢリード３４の密着している面積が
広いため、１層ＴＡＢリード３４の周辺の媒質が空気で
ある部分が少なく、ノイズの発生及びクロストークノイ
ズも少なくなる。図８は本発明の第２の実施例を示すＴ
ＡＢ−ＩＣの実装工程断面図である。以下、このＴＡＢ
−ＩＣの製造方法をこの図を参照しながら順を追って説
明する。
体層２１と１層ＴＡＢリード３４の密着している面積が
広いため、１層ＴＡＢリード３４の周辺の媒質が空気で
ある部分が少なく、ノイズの発生及びクロストークノイ
ズも少なくなる。図８は本発明の第２の実施例を示すＴ
ＡＢ−ＩＣの実装工程断面図である。以下、このＴＡＢ
−ＩＣの製造方法をこの図を参照しながら順を追って説
明する。
【００１３】まず、図８（ａ）に示すように、導体４層
の基板４０を作成する。その基板４０は、第１の導体層
４１、第２の導体層４２、第３の導体層４３、第４の導
体層４４と、第１の誘電体層４５、第２の誘電体層４
７、第３の誘電体層４８からなっている。そして、第２
の導体層４２は、ＩＣチップ搭載部４２ａと、そのＩＣ
チップ搭載部４２ａの周辺部に誘電体層が形成された部
分４９を介して、導体層部４２ｂが形成されており、こ
の第２の導体層４２及び第３の導体層４３は、ＧＮＤに
接続されたＧＮＤ層を構成している。また、第１の誘電
体層４５にはＩＣチップ搭載用のキャビティ部４６が形
成されている。更に、キャビティ部４６に露出したＩＣ
チップ搭載部４２ａと第３の導体層４３を、ビア（Ｖｉ
ａ）５０で電気的に接続している。
の基板４０を作成する。その基板４０は、第１の導体層
４１、第２の導体層４２、第３の導体層４３、第４の導
体層４４と、第１の誘電体層４５、第２の誘電体層４
７、第３の誘電体層４８からなっている。そして、第２
の導体層４２は、ＩＣチップ搭載部４２ａと、そのＩＣ
チップ搭載部４２ａの周辺部に誘電体層が形成された部
分４９を介して、導体層部４２ｂが形成されており、こ
の第２の導体層４２及び第３の導体層４３は、ＧＮＤに
接続されたＧＮＤ層を構成している。また、第１の誘電
体層４５にはＩＣチップ搭載用のキャビティ部４６が形
成されている。更に、キャビティ部４６に露出したＩＣ
チップ搭載部４２ａと第３の導体層４３を、ビア（Ｖｉ
ａ）５０で電気的に接続している。
【００１４】次に、図８（ｂ）に示すように、キャビテ
ィ部４６にバンプ３２を有するＩＣチップ３１をフェー
スアップでダイボンディングし、ＯＬＢを施し完成す
る。このように、予め１層ＴＡＢリード３４の下部以外
の部分に導体層部（ＧＮＤ層）４２ｂを形成しておき、
第１の誘電体層４５と第２の誘電体層４７を適当な厚さ
にしておくことにより、つまり、ＩＣチップ搭載部４２
ａの周辺部に誘電体層が形成された部分４９を適当な厚
さにしておくことにより、１層ＴＡＢリード３４が密着
している部分のみではなく、見かけ上、導体厚が変わる
第１の導体層４１のすべての部分のインピーダンスコン
トロールも容易にできるようになり、第１実施例と同
様、ノイズの発生及びクロストークノイズの低減を図る
ことができる。
ィ部４６にバンプ３２を有するＩＣチップ３１をフェー
スアップでダイボンディングし、ＯＬＢを施し完成す
る。このように、予め１層ＴＡＢリード３４の下部以外
の部分に導体層部（ＧＮＤ層）４２ｂを形成しておき、
第１の誘電体層４５と第２の誘電体層４７を適当な厚さ
にしておくことにより、つまり、ＩＣチップ搭載部４２
ａの周辺部に誘電体層が形成された部分４９を適当な厚
さにしておくことにより、１層ＴＡＢリード３４が密着
している部分のみではなく、見かけ上、導体厚が変わる
第１の導体層４１のすべての部分のインピーダンスコン
トロールも容易にできるようになり、第１実施例と同
様、ノイズの発生及びクロストークノイズの低減を図る
ことができる。
【００１５】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００１６】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、高周波領域で使用するＴＡＢ−ＩＣ実装構造に
おいて、１層ＴＡＢリードを多層基板に設けたＧＮＤ層
で該多層基板に設けた誘電体層を挟むような構造にした
ので、２層及び３層ＴＡＢリードと同様のものを得るこ
とができ、ＴＡＢリードのインピーダンスコントロール
を容易に行うことができ、安価であり、しかもノイズを
低減させることができる。更に、ＩＣが基板内部に実装
されるため、実装高さが低いＩＣ実装を行うことができ
る。
よれば、高周波領域で使用するＴＡＢ−ＩＣ実装構造に
おいて、１層ＴＡＢリードを多層基板に設けたＧＮＤ層
で該多層基板に設けた誘電体層を挟むような構造にした
ので、２層及び３層ＴＡＢリードと同様のものを得るこ
とができ、ＴＡＢリードのインピーダンスコントロール
を容易に行うことができ、安価であり、しかもノイズを
低減させることができる。更に、ＩＣが基板内部に実装
されるため、実装高さが低いＩＣ実装を行うことができ
る。
【図１】本発明の実施例を示すＴＡＢ−ＩＣの実装工程
断面図である。
断面図である。
【図２】従来の第１のＴＡＢ−ＩＣの実装状態断面図で
ある。
ある。
【図３】従来の第２のＴＡＢ−ＩＣの実装状態断面図で
ある。
ある。
【図４】従来の第３のＴＡＢ−ＩＣの実装状態断面図で
ある。
ある。
【図５】従来の１層ＴＡＢリードの断面図である。
【図６】従来の第１の２層ＴＡＢリードの断面図であ
る。
る。
【図７】従来の第２の２層ＴＡＢリードの断面図であ
る。
る。
【図８】本発明の第２の実施例を示すＴＡＢ−ＩＣの実
装工程断面図である。
装工程断面図である。
２０，４０ 基板 ２１，４１ 第１の導体層 ２２，４５ 第１の誘電体層 ２３，４６ キャビティ部 ２４，４２ 第２の導体層 ２５，４７ 第２の誘電体層 ２６，４３ 第３の導体層 ３０ Ａｇペースト ３１ ＩＣチップ ３２ バンプ ３４ １層ＴＡＢリード ４２ａ ＩＣチップ搭載部 ４２ｂ 導体層部 ４４ 第４の導体層 ４８ 第３の誘電体層 ５０ ビア（Ｖｉａ）
Claims (2)
- 【請求項１】（ａ）表面導体層である信号層と、ＧＮＤ
層と、前記信号層とＧＮＤ層の間に形成される誘電体層
の少なくとも３層で形成され、該誘電体層は前記信号層
内の信号線をインピーダンス整合させるように厚みがコ
ントロールされ、かつ、部品搭載可能なキャビティ部が
形成されている多層基板を設け、 （ｂ）１層ＴＡＢリードのリード面を前記多層基板の表
面導体層に密着させてなる高周波用ＴＡＢ−ＩＣの実装
構造。 - 【請求項２】 前記１層ＴＡＢリードのリード面の下部
に対応する誘電体層の厚みを前記１層ＴＡＢリードのリ
ード面以外の下部に比して増加させてなる請求項１記載
の高周波用ＴＡＢ−ＩＣの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4094053A JPH05291347A (ja) | 1992-04-14 | 1992-04-14 | 高周波用ｔａｂ−ｉｃの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4094053A JPH05291347A (ja) | 1992-04-14 | 1992-04-14 | 高周波用ｔａｂ−ｉｃの実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291347A true JPH05291347A (ja) | 1993-11-05 |
Family
ID=14099811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4094053A Withdrawn JPH05291347A (ja) | 1992-04-14 | 1992-04-14 | 高周波用ｔａｂ−ｉｃの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291347A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09330948A (ja) * | 1996-06-11 | 1997-12-22 | Hitachi Ltd | Ｔａｂテープを用いた半導体装置 |
| WO2000038232A1 (en) * | 1998-12-22 | 2000-06-29 | Telefonaktiebolaget Lm Ericsson (Publ) | Wire bond compensation |
| JP2001196501A (ja) * | 2000-11-07 | 2001-07-19 | Mitsubishi Electric Corp | マイクロ波回路基板 |
| US7129571B2 (en) | 2003-11-18 | 2006-10-31 | Samsung Electronics Co., Ltd. | Semiconductor chip package having decoupling capacitor and manufacturing method thereof |
| JP2013135212A (ja) * | 2011-12-22 | 2013-07-08 | Raytheon Co | 適応性パタニングを介した低損失相互接続部を用いたヘテロチップ集積 |
-
1992
- 1992-04-14 JP JP4094053A patent/JPH05291347A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09330948A (ja) * | 1996-06-11 | 1997-12-22 | Hitachi Ltd | Ｔａｂテープを用いた半導体装置 |
| WO2000038232A1 (en) * | 1998-12-22 | 2000-06-29 | Telefonaktiebolaget Lm Ericsson (Publ) | Wire bond compensation |
| US6399894B1 (en) | 1998-12-22 | 2002-06-04 | Telefonaktiebolaget Lm Ericsson (Publ) | Wire bond compensation |
| JP2001196501A (ja) * | 2000-11-07 | 2001-07-19 | Mitsubishi Electric Corp | マイクロ波回路基板 |
| US7129571B2 (en) | 2003-11-18 | 2006-10-31 | Samsung Electronics Co., Ltd. | Semiconductor chip package having decoupling capacitor and manufacturing method thereof |
| JP2013135212A (ja) * | 2011-12-22 | 2013-07-08 | Raytheon Co | 適応性パタニングを介した低損失相互接続部を用いたヘテロチップ集積 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6930257B1 (en) | Integrated circuit substrate having laminated laser-embedded circuit layers | |
| US5483101A (en) | Multilayer printed circuit board | |
| US5221858A (en) | Tape automated bonding (TAB) semiconductor device with ground plane and method for making the same | |
| JP3512331B2 (ja) | 半導体装置のプラスチックパッケージ | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| JP2904123B2 (ja) | 多層フィルムキャリアの製造方法 | |
| JPH05291347A (ja) | 高周波用ｔａｂ−ｉｃの実装構造 | |
| CN109890132B (zh) | 一种屏蔽信号线的多层柔性线路板及其制作方法 | |
| JP2001203300A (ja) | 配線用基板と半導体装置および配線用基板の製造方法 | |
| JP2002164658A (ja) | モジュール基板 | |
| JP2787230B2 (ja) | 電子部品塔載用基板 | |
| JPH01183196A (ja) | 多層印刷配線板装置の製造方法 | |
| JP2001291817A (ja) | 電子回路装置および多層プリント配線板 | |
| JP3880921B2 (ja) | 金属ベース配線基板及びその基板を使った高周波装置 | |
| JPH0425144A (ja) | ３層ｔａｂ用テープを用いた半導体装置及び３層ｔａｂ用テープの製造方法 | |
| JP3503173B2 (ja) | 複合基板とその製造方法 | |
| JP2632761B2 (ja) | 半導体素子搭載用基板及び半導体素子搭載用基板の製造方法 | |
| JPH05166876A (ja) | Ｔａｂ−ｉｃの実装構造 | |
| JP2766361B2 (ja) | 半導体装置 | |
| JPH05326644A (ja) | 両面配線フィルムキャリア及びその製造方法 | |
| JP3959697B2 (ja) | 半導体装置及び半導体装置の製造方法並びに配線基板 | |
| JPH0629352A (ja) | 多層配線ｔａｂテープキャリア | |
| JPH07130900A (ja) | 半導体装置 | |
| JPH0278253A (ja) | 多層プラスチックチップキャリア | |
| JP2570968B2 (ja) | 半導体装置用リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |