JP3503173B2 - 複合基板とその製造方法 - Google Patents
複合基板とその製造方法Info
- Publication number
- JP3503173B2 JP3503173B2 JP04935394A JP4935394A JP3503173B2 JP 3503173 B2 JP3503173 B2 JP 3503173B2 JP 04935394 A JP04935394 A JP 04935394A JP 4935394 A JP4935394 A JP 4935394A JP 3503173 B2 JP3503173 B2 JP 3503173B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- wiring
- board
- composite substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
Description
【０００１】
【産業上の利用分野】本発明は複数の配線基板を接着し
組み合わせた複合基板に関するもので、プラズマ・ディ
スプレイ・パネル（略称ＰＤＰ），液晶表示パネル（略
称ＬＣＤ）などを駆動するドライバーＩＣ実装用の配線
基板として適しており、高密度で高機能な配線基板を低
価格で実現することができる。
組み合わせた複合基板に関するもので、プラズマ・ディ
スプレイ・パネル（略称ＰＤＰ），液晶表示パネル（略
称ＬＣＤ）などを駆動するドライバーＩＣ実装用の配線
基板として適しており、高密度で高機能な配線基板を低
価格で実現することができる。
【０００２】
【従来の技術】大量の情報を迅速に処理する必要から、
情報処理装置の主体を構成する半導体装置は単位素子の
小形化による集積化が進んでＩＣやＬＳＩが実用化され
ており、更に集積化が進んでＶＬＳＩが実用化されてい
る。
情報処理装置の主体を構成する半導体装置は単位素子の
小形化による集積化が進んでＩＣやＬＳＩが実用化され
ており、更に集積化が進んでＶＬＳＩが実用化されてい
る。
【０００３】一方、かゝる集積回路を搭載する配線基板
は半導体装置を構成するパターン幅の縮小に対応して配
線幅が縮小してきているが、単層構造では搭載した集積
回路に対応した複雑な電子回路を形成することは不可能
であり、必然的に多層回路基板が用いられている。
は半導体装置を構成するパターン幅の縮小に対応して配
線幅が縮小してきているが、単層構造では搭載した集積
回路に対応した複雑な電子回路を形成することは不可能
であり、必然的に多層回路基板が用いられている。
【０００４】然し、多層回路基板は単層回路基板に較べ
て割高であると共に製造歩留りが低く、また、コネクタ
など回路接続に使用する機構部品も単層用に較べて高価
となっている。
て割高であると共に製造歩留りが低く、また、コネクタ
など回路接続に使用する機構部品も単層用に較べて高価
となっている。
【０００５】この問題を解決する方法として発明者は第
１の配線基板の上に単層構造をとる第２の配線基板を貼
り合わせ、半導体集積回路（以下略してＩＣ）を二つの
基板を共用してボンディングすることにより多層回路基
板を使用すると同様な高密度実装ができることを提案し
ている。（特開平5-198603, 平成05.08.06公開) 図３はこの実装法を示すもので、第１の配線基板１の上
に第２の配線基板２を接着剤３などを用いて接着し、一
方、ＩＣ４を接着剤３などを用いて第１の配線基板１の
上に装着するか（同図Ａ対応）、第２の配線基板２の上
に装着するか（同図Ｂ対応）して、それぞれの配線５の
先端にパターン形成してあるボンディングパッドにワイ
ヤーボンディングする方法である。
１の配線基板の上に単層構造をとる第２の配線基板を貼
り合わせ、半導体集積回路（以下略してＩＣ）を二つの
基板を共用してボンディングすることにより多層回路基
板を使用すると同様な高密度実装ができることを提案し
ている。（特開平5-198603, 平成05.08.06公開) 図３はこの実装法を示すもので、第１の配線基板１の上
に第２の配線基板２を接着剤３などを用いて接着し、一
方、ＩＣ４を接着剤３などを用いて第１の配線基板１の
上に装着するか（同図Ａ対応）、第２の配線基板２の上
に装着するか（同図Ｂ対応）して、それぞれの配線５の
先端にパターン形成してあるボンディングパッドにワイ
ヤーボンディングする方法である。
【０００６】このような実装方法をとると、例えば、既
に配線がパターン形成してある二層構造をとる第１の配
線基板１の上に単層構造をとる第２の配線基板２を貼着
することから、実質的には三層配線構造となり、また、
第１の基板上に位置を変えて第２の基板を複数個貼着
し、ＩＣとの配線接続を直接に行なうために実装密度を
向上することができる。
に配線がパターン形成してある二層構造をとる第１の配
線基板１の上に単層構造をとる第２の配線基板２を貼着
することから、実質的には三層配線構造となり、また、
第１の基板上に位置を変えて第２の基板を複数個貼着
し、ＩＣとの配線接続を直接に行なうために実装密度を
向上することができる。
【０００７】
【発明が解決しようとする課題】先に記したように、発
明者は高密度実装を可能にする方法として第１の配線基
板１の上に第２の配線基板２を接着剤３などを用いて接
着し、ＩＣ４のボンディングを二つの基板に亙って形成
する方法を提案している。
明者は高密度実装を可能にする方法として第１の配線基
板１の上に第２の配線基板２を接着剤３などを用いて接
着し、ＩＣ４のボンディングを二つの基板に亙って形成
する方法を提案している。
【０００８】然し、この方法の問題点は第２の配線基板
の厚さが厚い場合はワイヤーボンディングの実施が困難
になること、また、両基板の間に段差があるためにチッ
プコンデンサや抵抗器などの表面実装部品（略称ＳＭＴ
部品）の装着ができないことである。
の厚さが厚い場合はワイヤーボンディングの実施が困難
になること、また、両基板の間に段差があるためにチッ
プコンデンサや抵抗器などの表面実装部品（略称ＳＭＴ
部品）の装着ができないことである。
【０００９】そこで、第１の配線基板１と第２の配線基
板２の配線間の実質的な段差を無くするか、或いは軽減
することが課題である。
板２の配線間の実質的な段差を無くするか、或いは軽減
することが課題である。
【００１０】
【課題を解決するための手段】上記の課題は単層または
多層の配線構造をとる第１の配線基板の上に単層または
多層の配線構造をとる第２の配線基板が一個または複数
個接着して搭載され、この第２の配線基板の配線の一部
が第１の配線基板の表面に配列され電子回路を形成して
なる複合基板の使用により解決することができる。
多層の配線構造をとる第１の配線基板の上に単層または
多層の配線構造をとる第２の配線基板が一個または複数
個接着して搭載され、この第２の配線基板の配線の一部
が第１の配線基板の表面に配列され電子回路を形成して
なる複合基板の使用により解決することができる。
【００１１】
【作用】本発明は図１に示すように第１の配線基板７の
上に第２の配線基板８を接着し、第２の配線基板８に形
成してある配線10を第１の配線基板７の表面に配列して
電子回路を形成することにより両基板の配線間段差を軽
減するものである。
上に第２の配線基板８を接着し、第２の配線基板８に形
成してある配線10を第１の配線基板７の表面に配列して
電子回路を形成することにより両基板の配線間段差を軽
減するものである。
【００１２】このように、第１の配線基板７の上に第２
の配線基板８を接着し、両者の配線９，10が近似してい
ると共に、第２の配線基板８の外側の端部11において配
線10を露出させておき、外部との端子接続が可能なよう
に構成することにより電子回路を高密度化することがで
きる。
の配線基板８を接着し、両者の配線９，10が近似してい
ると共に、第２の配線基板８の外側の端部11において配
線10を露出させておき、外部との端子接続が可能なよう
に構成することにより電子回路を高密度化することがで
きる。
【００１３】こゝで、同図（Ｂ）は第１の配線基板７と
第２の配線基板８とを跨いでＩＣ４を搭載した例、また
同図（Ｃ）は第１の配線基板７と第２の配線基板８とを
跨いでチップコンデンサ12を搭載した例を示している。
第２の配線基板８とを跨いでＩＣ４を搭載した例、また
同図（Ｃ）は第１の配線基板７と第２の配線基板８とを
跨いでチップコンデンサ12を搭載した例を示している。
【００１４】次に、かゝる複合基板を構成する第２の基
板８は外部回路に対し端部11をはんだ付けするか、コネ
クタ接続を行なうなどの方法で従来と同様に回路接続が
行なわれる。
板８は外部回路に対し端部11をはんだ付けするか、コネ
クタ接続を行なうなどの方法で従来と同様に回路接続が
行なわれる。
【００１５】
実施例１：（複合基板の形成例）
本発明を構成する第１の配線基板としてはガラスエポキ
シなどを絶縁材料とするプリント配線基板が適してお
り、従来の方法でＩＣ搭載用の微細な配線パターンを形
成しておく。
シなどを絶縁材料とするプリント配線基板が適してお
り、従来の方法でＩＣ搭載用の微細な配線パターンを形
成しておく。
【００１６】一方、第２の配線基板としてはポリイミド
などを絶縁材料とするフレキシブルプリント配線基板が
適しているが、問題はその作り方である。以下、ポリイ
ミドを絶縁材料とし、銅（Cu) 箔を配線層とする場合に
ついて、その製造方法を図２により説明する。なお、左
図は断面図、右図はこれに対応する斜視図である。
などを絶縁材料とするフレキシブルプリント配線基板が
適しているが、問題はその作り方である。以下、ポリイ
ミドを絶縁材料とし、銅（Cu) 箔を配線層とする場合に
ついて、その製造方法を図２により説明する。なお、左
図は断面図、右図はこれに対応する斜視図である。
【００１７】厚さが25μm のボリイミドフィルムを必要
とする第２の配線基板の大きさに切断してベースフィル
ム15とすると共に、第１の配線基板に対する配線および
端子形成位置に配線および端子形成窓16を窓開けした。
( 以上図２Ａとイ）次に、ベースフィルム15の裏面にエ
ポキシ系接着剤を用いて厚さが18μm のCu箔17を貼着し
た。( 以上同図Ｂ） 次に、端子形成窓16にレジスト18を充填して平坦化し
た。このレジスト18は以後のエッチング工程でのCu箔17
の保護である。( 以上同図Ｃとロ） 次に、Cu箔17の裏
面に異種のレジスト19を塗布した。(以上同図Ｄ) 次
に、レジスト19に写真蝕刻技術( フォトリソグラフィ)
を適用してCu箔17を選択エッチングして線幅100 μm で
線条構造をとる導体線路20を多数パターン形成し、レジ
スト19を溶剤を使用して除去した。( 以上同図Ｅとハ） 次に、この導体線路20の上に厚さが25μm のポリイミド
よりなるカバーレイフィルム21を選択的に貼着する。こ
ゝで、カバーレイフィルム21は配線および端子形成窓16
と端部11を除くCu箔17の上にエポキシ系接着剤を用いて
貼着するもので、これにより第２の配線基板23が作られ
た。( 以上同図Ｆとニ） 次に、この第２の配線基板23を配線および端子形成窓の
位置で切断して端子24を露出させた後、この端子24と端
部11の導体線路20に金(Au)メッキを行なった。( 以上同
図Ｇとホ） このようにして作った第２の配線基板23を第１の配線基
板７の上にエポキシ接着剤を使用して貼着し、加熱硬化
させて一体化した。（以上同図Ｈ） 次に、端子24の上にあるレジスト18を溶剤を用いて除去
することにより複合基板が完成した。なお、レジスト18
の除去は剥離によっても可能である。( 以上同図Ｉ） 実施例２：（複合基板の構成） 図４は第１の配線基板７の上に第２の配線基板８を貼着
する場合に第１の配線基板７の上で既に配線９がパター
ン形成されている回路上に絶縁層または絶縁板26を介し
て第２の配線基板８を貼着した場合であり、ＩＣ４のワ
イヤーボンディングを絶縁層26の上に設けた第２の配線
基板８の配線10よりなる端子に対し行なった状態を示し
ている。なお、絶縁層26の構成材としては基板表面のレ
ジスト膜を使用した。
とする第２の配線基板の大きさに切断してベースフィル
ム15とすると共に、第１の配線基板に対する配線および
端子形成位置に配線および端子形成窓16を窓開けした。
( 以上図２Ａとイ）次に、ベースフィルム15の裏面にエ
ポキシ系接着剤を用いて厚さが18μm のCu箔17を貼着し
た。( 以上同図Ｂ） 次に、端子形成窓16にレジスト18を充填して平坦化し
た。このレジスト18は以後のエッチング工程でのCu箔17
の保護である。( 以上同図Ｃとロ） 次に、Cu箔17の裏
面に異種のレジスト19を塗布した。(以上同図Ｄ) 次
に、レジスト19に写真蝕刻技術( フォトリソグラフィ)
を適用してCu箔17を選択エッチングして線幅100 μm で
線条構造をとる導体線路20を多数パターン形成し、レジ
スト19を溶剤を使用して除去した。( 以上同図Ｅとハ） 次に、この導体線路20の上に厚さが25μm のポリイミド
よりなるカバーレイフィルム21を選択的に貼着する。こ
ゝで、カバーレイフィルム21は配線および端子形成窓16
と端部11を除くCu箔17の上にエポキシ系接着剤を用いて
貼着するもので、これにより第２の配線基板23が作られ
た。( 以上同図Ｆとニ） 次に、この第２の配線基板23を配線および端子形成窓の
位置で切断して端子24を露出させた後、この端子24と端
部11の導体線路20に金(Au)メッキを行なった。( 以上同
図Ｇとホ） このようにして作った第２の配線基板23を第１の配線基
板７の上にエポキシ接着剤を使用して貼着し、加熱硬化
させて一体化した。（以上同図Ｈ） 次に、端子24の上にあるレジスト18を溶剤を用いて除去
することにより複合基板が完成した。なお、レジスト18
の除去は剥離によっても可能である。( 以上同図Ｉ） 実施例２：（複合基板の構成） 図４は第１の配線基板７の上に第２の配線基板８を貼着
する場合に第１の配線基板７の上で既に配線９がパター
ン形成されている回路上に絶縁層または絶縁板26を介し
て第２の配線基板８を貼着した場合であり、ＩＣ４のワ
イヤーボンディングを絶縁層26の上に設けた第２の配線
基板８の配線10よりなる端子に対し行なった状態を示し
ている。なお、絶縁層26の構成材としては基板表面のレ
ジスト膜を使用した。
【００１８】また、絶縁層26はポリイミド材で形成した
り、ボリイミドフィルムやガラスエポキシを主体とする
絶縁板を貼り合わした構造でも可能である。なお、上記
実施例において、第１の配線基板７の上に第２の配線基
板の配線端子24と同等形状の配線を第１の配線基板７の
側に予め形成しておき、第２の配線基板を第１の配線基
板７の上に貼着する時、はんだクリームなどを用い、加
熱押圧することによりはんだ付けすることにより製作す
ることもできる。
り、ボリイミドフィルムやガラスエポキシを主体とする
絶縁板を貼り合わした構造でも可能である。なお、上記
実施例において、第１の配線基板７の上に第２の配線基
板の配線端子24と同等形状の配線を第１の配線基板７の
側に予め形成しておき、第２の配線基板を第１の配線基
板７の上に貼着する時、はんだクリームなどを用い、加
熱押圧することによりはんだ付けすることにより製作す
ることもできる。
【００１９】こゝで、第２の配線基板は同一構造または
異種構造のものを複数個分割して搭載してもよく、ま
た、第１の基板が可撓性基板で第２の基板がリジットで
単層のみならず多層であっても差支えない。
異種構造のものを複数個分割して搭載してもよく、ま
た、第１の基板が可撓性基板で第２の基板がリジットで
単層のみならず多層であっても差支えない。
【００２０】
【発明の効果】本発明の実施により多層回路基板を使用
した場合と類似の高密度実装が可能となり、これにより
コスト低減を実現することができる。
した場合と類似の高密度実装が可能となり、これにより
コスト低減を実現することができる。
【図１】 本発明に係る複合基板（Ａ）とその応用例
（Ｂ），（Ｃ）の断面図である。
（Ｂ），（Ｃ）の断面図である。
【図２】 本発明に係る複合基板の製造工程図である。
【図３】 発明者が先に提案した実装方法を示す断面図
である。
である。
【図４】 本発明の応用例である。
１，７ 第１の配線基板
２，８，23 第２の配線基板
４ ＩＣ
５，９，10 配線
11 端部
15 ベースフィルム
16 端子形成窓
17 Cu箔
18，19 レジスト
20 導体線路
21 カバーレイフィルム
24 配線および端子
26 絶縁層または絶縁板
フロントページの続き
(56)参考文献 特開 平１−196132（ＪＰ，Ａ)
特開 平２−74092（ＪＰ，Ａ)
特開 平５−167202（ＪＰ，Ａ)
実開 平５−81911（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H05K 1/14
H05K 3/36
H05K 3/46
Claims (2)
- 【請求項１】 可撓性に富む第２の配線基板が、配線お
よび端子形成窓を有するベースフィルムに銅箔を貼着し
た後、該配線および端子形成窓を封止材で穴埋めする工
程と、銅箔を選択エッチングして導体線路をパターン形
成する工程と、該導体線路の上に選択的にカバーレイフ
ィルムを貼着して可撓性配線基板とする工程と、該可撓
性配線基板を配線および端子形成窓の位置で切断して配
線および端子を露出させ、表面処理する工程によって第
２の配線基板を形成する工程を含み、該、第２の配線基
板を平坦で機械的特性の優れた第１の配線基板の上に接
着し、第２の配線基板にパターン形成してある導体線路
の一部を第１の配線基板の表面に配列して電子回路を形
成した後、配線および端子形成位置にある封止材を除去
することを特徴とする複合基板の製造方法。 - 【請求項２】 前記封止材の除去が剥離または溶剤によ
る溶解によることを特徴とする請求項１記載の複合基板
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04935394A JP3503173B2 (ja) | 1994-03-18 | 1994-03-18 | 複合基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04935394A JP3503173B2 (ja) | 1994-03-18 | 1994-03-18 | 複合基板とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07263829A JPH07263829A (ja) | 1995-10-13 |
| JP3503173B2 true JP3503173B2 (ja) | 2004-03-02 |
Family
ID=12828661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04935394A Expired - Lifetime JP3503173B2 (ja) | 1994-03-18 | 1994-03-18 | 複合基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3503173B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5802032B2 (ja) * | 2011-03-24 | 2015-10-28 | 東芝ホクト電子株式会社 | サーマルプリントヘッド |
-
1994
- 1994-03-18 JP JP04935394A patent/JP3503173B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07263829A (ja) | 1995-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3579903B2 (ja) | 半導体素子の実装構造及び半導体装置の実装構造並びに液晶表示装置 | |
| EP0337775B1 (en) | Electronic apparatus | |
| EP0720419A1 (en) | A circuit board for liquid crystal display, a circuit module, a liquid crystal display device using them, and a method for producing the same | |
| KR0157060B1 (ko) | 실장기판 | |
| JP3804269B2 (ja) | フレキシブル配線基板の接合構造 | |
| JP4592875B2 (ja) | フレキシブル配線基板及びその製造方法並びに表示装置 | |
| JPH0656873B2 (ja) | 集積回路モジュールの機能を変更する方法および装置 | |
| JP2857492B2 (ja) | Ｔａｂパッケージ | |
| JP3503173B2 (ja) | 複合基板とその製造方法 | |
| JP3424272B2 (ja) | 配線回路基板接続用フレキシブル基板 | |
| JP2004221404A (ja) | 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器 | |
| JPH10116861A (ja) | キャリアテープ、及びキャリアテープ製造方法 | |
| JPH06177315A (ja) | 多層リードフレーム | |
| JP3199579B2 (ja) | 液晶表示装置 | |
| JPH0378793B2 (ja) | ||
| JPH0127424B2 (ja) | ||
| JP3601455B2 (ja) | 液晶表示装置 | |
| JPH05291347A (ja) | 高周波用ｔａｂ−ｉｃの実装構造 | |
| JP3296626B2 (ja) | 混成集積回路装置 | |
| JP3987288B2 (ja) | 半導体素子の実装構造及び液晶表示装置 | |
| JPH11288002A (ja) | 液晶駆動回路モジュールおよび該モジュールを用いた液晶表示装置 | |
| JP3608514B2 (ja) | 半導体素子の実装構造及び電子装置 | |
| JPH0143474B2 (ja) | ||
| JP2003188485A (ja) | 電子回路製品及び製造方法 | |
| JP2001358182A (ja) | 配線基板の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030826 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |