JP2004221404A - 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器 - Google Patents
配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器 Download PDFInfo
- Publication number
- JP2004221404A JP2004221404A JP2003008462A JP2003008462A JP2004221404A JP 2004221404 A JP2004221404 A JP 2004221404A JP 2003008462 A JP2003008462 A JP 2003008462A JP 2003008462 A JP2003008462 A JP 2003008462A JP 2004221404 A JP2004221404 A JP 2004221404A
- Authority
- JP
- Japan
- Prior art keywords
- land
- resist
- opening
- wiring board
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000007747 plating Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 52
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000011521 glass Substances 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/099—Coating over pads, e.g. solder resist partly over pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】信頼性の高い配線基板及びその製造方法並びに半導体装置を提供することにある。
【解決手段】配線基板の製造方法は、ランド３０を有する配線２０が形成された基板１０に、ランド３０の少なくとも中央部を露出させる開口４２を有するレジスト４０を、開口４２の端部４５の第１の部分４４が基板１０の上に配置され、開口４２の端部４５の第２の部分４６がランド３０の上に配置されるように形成した状態で、ランド３０に対してメッキ処理を行うことを含む。
【選択図】 図１
【解決手段】配線基板の製造方法は、ランド３０を有する配線２０が形成された基板１０に、ランド３０の少なくとも中央部を露出させる開口４２を有するレジスト４０を、開口４２の端部４５の第１の部分４４が基板１０の上に配置され、開口４２の端部４５の第２の部分４６がランド３０の上に配置されるように形成した状態で、ランド３０に対してメッキ処理を行うことを含む。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器に関する。
【０００２】
【発明の背景】
配線を保護すること等を目的として、配線基板に開口を有するレジストを形成することは従来から行われている技術である。そして、レジストの開口及び配線のランドの形状を調整することよって、より信頼性の高い配線基板を製造することが可能となる。
【０００３】
本発明の目的は、信頼性の高い配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器を提供することにある。
【０００４】
【課題を解決するための手段】
（１）本発明に係る配線基板の製造方法は、ランドを有する配線が設けられた基板に、前記ランドの少なくとも中央部を露出させる開口を有するレジストを、前記開口の端部の第１の部分が前記基板の上に配置され、前記開口の端部の第２の部分が前記ランドの上に配置されるように形成した状態で、前記ランドに対してメッキ処理を行うことを含む。本発明によれば、レジストの開口の端部の少なくとも一部は基板の上に配置される。そして、レジストと基板との密着性が高いため、レジストの開口の端部の少なくとも一部に、基板との密着性が高い部分を形成することができる。そのため、レジストと基板、あるいは、レジストとランドとの間に不純物が入り込むことを防止することができ、信頼性の高い回路基板を製造することができる。
（２）本発明に係る配線基板の製造方法は、凹部を有する外形をなすランドを有する配線が形成された基板に、前記ランドの少なくとも中央部を露出させる開口を有するレジストを、前記ランドに外接する最も小さな矩形を基準として、前記矩形の各辺を覆い、前記ランドの前記凹部の一部が前記開口から露出するように形成することを含む。本発明によれば、ランドに外接する最も小さな矩形の各辺がレジストによって覆われるため、ランドの頂点のそれぞれがレジストによって覆われる。そのため、ランドが基板からはがれにくい、信頼性の高い回路基板を製造することができる。
（３）本発明に係る配線基板の製造方法は、ランドを有する配線が形成されてなる基板に、前記ランドの周縁部の一部及び中央部を露出する開口を有するレジストを、前記ランドの前記レジストに覆われた第１の辺の長さの合計が前記開口から露出した第２の辺の長さの合計よりも大きくなるように形成することを含む。
本発明によれば、ランドの外周のうちレジストに覆われた辺の長さの合計は、レジストに覆われていない辺の長さの合計よりも大きくなっている。そのため、ランドにハンダを形成する場合等に、ハンダがランドから流れ出すことを防止することが可能な、信頼性の高い配線基板を製造することができる。
（４）この配線基板の製造方法において、
前記ランドは凹部を有する外形をなし、
前記凹部の一部が前記開口から露出するように、前記レジストを形成してもよい。
（５）この配線基板の製造方法において、
前記レジストを形成した状態で、前記ランドに対してメッキ処理を行うことをさらに含んでもよい。
（６）本発明に係る配線基板は、上記配線基板の製造方法によって製造されてなる。
（７）本発明に係る配線基板は、基板と、
前記基板に形成された、凹部を有する外形をなすランドを有する配線と、
開口を有し、前記開口によって前記ランドの周縁部の一部及び中央部が露出するように前記配線を覆うレジストと、
を有し、
前記レジストは、前記ランドに外接する最も小さな矩形を基準として、前記矩形の各辺を覆い、前記ランドの前記凹部の一部を前記開口から露出するように形成されてなる。本発明によれば、ランドに外接する最も小さな矩形の各辺がレジストによって覆われるため、ランドの頂点のそれぞれがレジストによって覆われる。そのため、ランドが基板からはがれにくい、信頼性の高い回路基板を提供することができる。
（８）本発明に係る配線基板は、基板と、
前記基板に形成された、ランドを有する配線と、
開口を有し、前記開口によって前記ランドの周縁部の一部及び中央部が露出するように前記配線を覆うレジストと、を有し、
前記レジストは、前記ランドの前記レジストに覆われた第１の辺の長さの合計が前記開口から露出した第２の辺の長さの合計よりも大きくなるように形成されてなる。本発明によれば、ランドの外周のうちレジストに覆われた辺の長さの合計は、レジストに覆われていない辺の長さの合計よりも大きくなっている。そのため、ランドにハンダを形成する場合等に、ハンダがランドから流れ出すことを防止することが可能な、信頼性の高い配線基板を提供することができる。
（９）この配線基板において、
前記ランドは凹部を有する外形をなし、
前記凹部の一部は前記開口から露出してもよい。
（１０）本発明に係る半導体装置は、上記配線基板を有する。
（１１）本発明に係る電子モジュールは、上記半導体装置を有する。
（１２）本発明に係る電子機器は、上記電子モジュールを有する。
【０００５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。なお、図１は、本発明を適用した実施の形態に係る配線基板の一部拡大図であり、図２は、図１のＩＩ−ＩＩ線断面図である。
【０００６】
（配線基板）
本実施の形態に係る配線基板は、基板１０を有する。基板１０の材料は特に限定されるものではなく、有機系（例えばエポキシ基板）、無機系（例えばセラミック基板、ガラス基板）、又は、それらの複合構造（例えばガラスエポキシ基板）からなるものであってもよい。基板１０は、ポリエステル基板やポリイミド基板などのフレキシブル基板であってもよい。基板１０は、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）用の基板やＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）用の基板であってもよい。また、基板１０の形状や厚みについても、特に限定されるものではない。
【０００７】
配線基板は、複数の配線２０を有する。配線２０は、基板１０の一方の面に形成されてもよく、あるいは両方の面に形成されてもよい。配線２０とは、少なくとも２点の電気的な接続を図る部分を指し、独立して形成された複数の配線２０を配線パターンと称してもよい。配線２０は、単一層で構成されていてもよく、複数の層で構成されていてもよい。
【０００８】
配線２０は、ランド（パッド）３０及びランド３０に接続するライン２２からなる。ランド３０は、電子素子との電気的な接続を図るための端子であり、ライン２２は、ランド３０に電気信号を供給するための導電線である。ランド３０は、表面実装用の端子であってもよく、貫通穴を有する挿入実装用の端子であってもよい。また、図１に示すように、ランド３０は凸部３３と凹部３４とを有する外形をなしてもよい。
【０００９】
配線基板は、開口４２が形成されたレジスト４０を有する。レジスト４０は、開口４２によってランド３０の周縁部の一部及び中央部が露出するように配線２０を覆っていてもよい。また、レジスト４０は、ランド３０に外接する最も小さな矩形３２を基準として、矩形３２の各辺を覆い、ランド３０の凹部３４の一部を開口４２から露出するように形成されていてもよい。一般的に、複数の辺によって外周が形成されてなるランドは、その頂点が基板から剥離しやすい。しかし、本実施の形態に係る配線基板は、ランド３０に外接する最も小さな矩形３２の各辺がレジスト４０によって覆われるため、凸部３３がレジスト４０に覆われ、ランド３０の頂点のそれぞれがレジスト４０によって覆われることになる。そのため、ランド３０が基板１０からはがれにくい、信頼性の高い回路基板を提供することができる。なお、レジスト４０は、絶縁性を有する材料（例えば樹脂）で形成されてもよい。また、凹部３４は矩形３２の角部を避けて形成されてもよい。
【００１０】
レジスト４０は、ランド３０のレジスト４０に覆われた第１の辺３６の長さの合計が、開口４２から露出した第２の辺３８の長さの合計よりも大きくなるように、形成されていてもよい。言い換えると、ランド３０の外周のうち、開口４２から露出した辺（第２の辺３８）の長さの合計が、レジスト４０に覆われた辺（第１の辺３６）の長さの合計よりも小さくなるように、レジスト４０が形成されてもよい。レジスト４０が凸部３３と凹部３４とを有する外形をなす場合、凸部３３の一部がレジスト４０に覆われ、凹部３４の一部が開口４２から露出するように、レジスト４０が形成されてもよい。ランドの外周を形成する辺のうちレジストの開口から露出する辺の長さが長い配線基板では、その露出する辺からランドの外へハンダが流れ出すことがあった。しかし、本実施の形態に係る配線基板においては、開口４２から露出する第２の辺３８の長さの合計が、レジスト４０に覆われた第１の辺３６の長さの合計よりも短くなっている。そのため、その後の工程でランド３０に形成されるハンダが、ランド３０の外（詳しくは、開口４２から露出した基板１０の上）に流れ出しにくくなる。そのため、設計通りにハンダを形成することが可能な、信頼性の高い配線基板を提供することができる。
【００１１】
なお、配線２０には金属皮膜５０が形成されていてもよい（図３参照）。金属皮膜５０は、ランド３０の開口４２から露出した部分にのみ形成されていてもよい。金属皮膜５０は金によって形成されてもよい。
【００１２】
図３には、上述した配線基板に半導体チップ１が搭載された半導体装置１００を示す。また、図４は、半導体装置１００を有する電子モジュール１０００を示す図である。なお、電子モジュール１０００は、半導体装置１００と基板２００とを有する。基板２００は例えばガラス基板であってもよい。基板２００は、電気光学パネル（液晶パネル、エレクトロルミネセンスパネル等）の一部であってもよい。電子モジュールを有する電子機器として、図５にはノート型パーソナルコンピュータ２０００が示され、図６には携帯電話３０００が示されている。
【００１３】
（配線基板の製造方法）
以下、本発明を適用した実施の形態に係る配線基板の製造方法について説明する。
【００１４】
はじめに、基板１０にランド３０を有する配線２０を形成する。配線２０は、例えば、銅箔等の金属箔を図示しない接着剤を介して基板１０に貼り付けて、フォトリソグラフィを適用した後にエッチングして形成してもよい。この場合、３層基板が構成される。あるいは、接着剤なしで配線２０を形成して２層基板を構成してもよい。例えばスパッタリングによって、配線２０を形成してもよい。あるいは、無電解メッキで配線２０を形成するアディティブ法を適用してもよい。
なお、ランド３０が凸部３３と凹部３４とを有する外形をなすように、配線２０を形成してもよい。
【００１５】
次に、基板１０に、ランド３０の少なくとも中央部を露出させる開口４２を有するレジスト４０を形成する。レジスト４０は、既に公知となっているいずれの方法（例えば、スクリーン印刷法など）で形成してもよい。レジスト４０は、開口４２の端部４５の第１の部分４４が基板１０の上に配置され、端部４５の第２の部分４６がランド３０の上に配置されるように形成してもよい。すなわち、開口４２の端部４５が、基板１０の上に配置される第１の部分４４とランド３０の上に配置される第２の部分４６とを有するように、レジスト４０を形成してもよい。この場合、第１の部分４４は基板１０に接触し、第２の部分４６はランド３０に接触する（図２参照）。なお、ランド３０が凸部３３と凹部３４とを有する外形をなしてもよく、この場合、凸部３３の一部がレジスト４０に覆われ、凹部３４の一部が開口４２から露出するように、レジスト４０を形成してもよい。
【００１６】
なお、レジスト４０を、開口４２によってランド３０の周縁部の一部及び中央部３２が露出するように形成してもよい。このとき、ランド３０は、凹部３４を有する外形をなしていてもよい。この場合、ランド３０に外接する最も小さな矩形３２を基準として、矩形３２の各辺を覆い、ランド３０の凹部３４の一部を開口４２から露出するように、レジスト４０を形成してもよい。
【００１７】
また、レジスト４０を、ランド３０のレジスト４０に覆われた第１の辺３６の長さの合計が、開口４２から露出した第２の辺３８の長さの合計よりも大きくなるように形成してもよい。このとき、ランド３０は凸部３３と凹部３４とを有する外形をなしていてもよく、レジスト４０を、凸部３３の一部がレジスト４０に覆われ、凹部３４の一部が開口４２から露出するように形成してもよい。
【００１８】
次に、基板１０にレジスト４０が形成された状態で、ランド３０に対してメッキ処理を行う。詳しくは、ランド３０のレジスト４０から露出した部分に金属皮膜５０を形成する（図３参照）。金属皮膜５０は、例えば金で形成してもよい。
メッキ処理は、電解メッキによって行ってもよい。先に説明したとおり、本実施の形態ではレジスト４０は、開口４２の端部４５が基板１０の上に配置される第１の部分４４とランド３０の上に配置される第２の部分４６とを有するように形成されている。基板１０とレジスト４０とは密着性が高いため、レジスト４０の開口４２の端部４５の少なくとも一部は、基板１０と密着性の高い部分（第１の部分４４）となる。そのため、レジスト４０と基板１０、あるいはレジスト４０とランド３０との間に不純物が入り込みにくくなる。メッキ処理工程について述べると、レジスト４０と基板１０あるいはレジスト４０とランド３０との間にメッキ液が浸透することを防止することができる。そのため、信頼性の高い配線基板を製造することができる。
【００１９】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果をそうする構成又は同一の目的を達成することができる構成を含む。
また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１は、本発明を適用した実施の形態に係る配線基板を示す図である。
【図２】図２は、図１のＩＩ−ＩＩ線断面図である。
【図３】図３は、本発明を適用した実施の形態に係る配線基板を有する半導体装置を示す図である。
【図４】図４は、本発明を適用した実施の形態に係る電子モジュールを示す図である。
【図５】図５は、本発明を適用した実施の形態に係る電子機器を示す図である。
【図６】図６は、本発明を適用した実施の形態に係る電子機器を示す図である。
【符号の説明】
１０ 基板、 ２０ 配線、 ３０ ランド、 ３４ 凹部、 ３６ 第１の辺、 ３８ 第２の辺、 ４０ レジスト、 ４２ 開口、 ４４ 第１の部分、 ４５ 端部、 ４６ 第２の部分
【発明の属する技術分野】
本発明は、配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器に関する。
【０００２】
【発明の背景】
配線を保護すること等を目的として、配線基板に開口を有するレジストを形成することは従来から行われている技術である。そして、レジストの開口及び配線のランドの形状を調整することよって、より信頼性の高い配線基板を製造することが可能となる。
【０００３】
本発明の目的は、信頼性の高い配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器を提供することにある。
【０００４】
【課題を解決するための手段】
（１）本発明に係る配線基板の製造方法は、ランドを有する配線が設けられた基板に、前記ランドの少なくとも中央部を露出させる開口を有するレジストを、前記開口の端部の第１の部分が前記基板の上に配置され、前記開口の端部の第２の部分が前記ランドの上に配置されるように形成した状態で、前記ランドに対してメッキ処理を行うことを含む。本発明によれば、レジストの開口の端部の少なくとも一部は基板の上に配置される。そして、レジストと基板との密着性が高いため、レジストの開口の端部の少なくとも一部に、基板との密着性が高い部分を形成することができる。そのため、レジストと基板、あるいは、レジストとランドとの間に不純物が入り込むことを防止することができ、信頼性の高い回路基板を製造することができる。
（２）本発明に係る配線基板の製造方法は、凹部を有する外形をなすランドを有する配線が形成された基板に、前記ランドの少なくとも中央部を露出させる開口を有するレジストを、前記ランドに外接する最も小さな矩形を基準として、前記矩形の各辺を覆い、前記ランドの前記凹部の一部が前記開口から露出するように形成することを含む。本発明によれば、ランドに外接する最も小さな矩形の各辺がレジストによって覆われるため、ランドの頂点のそれぞれがレジストによって覆われる。そのため、ランドが基板からはがれにくい、信頼性の高い回路基板を製造することができる。
（３）本発明に係る配線基板の製造方法は、ランドを有する配線が形成されてなる基板に、前記ランドの周縁部の一部及び中央部を露出する開口を有するレジストを、前記ランドの前記レジストに覆われた第１の辺の長さの合計が前記開口から露出した第２の辺の長さの合計よりも大きくなるように形成することを含む。
本発明によれば、ランドの外周のうちレジストに覆われた辺の長さの合計は、レジストに覆われていない辺の長さの合計よりも大きくなっている。そのため、ランドにハンダを形成する場合等に、ハンダがランドから流れ出すことを防止することが可能な、信頼性の高い配線基板を製造することができる。
（４）この配線基板の製造方法において、
前記ランドは凹部を有する外形をなし、
前記凹部の一部が前記開口から露出するように、前記レジストを形成してもよい。
（５）この配線基板の製造方法において、
前記レジストを形成した状態で、前記ランドに対してメッキ処理を行うことをさらに含んでもよい。
（６）本発明に係る配線基板は、上記配線基板の製造方法によって製造されてなる。
（７）本発明に係る配線基板は、基板と、
前記基板に形成された、凹部を有する外形をなすランドを有する配線と、
開口を有し、前記開口によって前記ランドの周縁部の一部及び中央部が露出するように前記配線を覆うレジストと、
を有し、
前記レジストは、前記ランドに外接する最も小さな矩形を基準として、前記矩形の各辺を覆い、前記ランドの前記凹部の一部を前記開口から露出するように形成されてなる。本発明によれば、ランドに外接する最も小さな矩形の各辺がレジストによって覆われるため、ランドの頂点のそれぞれがレジストによって覆われる。そのため、ランドが基板からはがれにくい、信頼性の高い回路基板を提供することができる。
（８）本発明に係る配線基板は、基板と、
前記基板に形成された、ランドを有する配線と、
開口を有し、前記開口によって前記ランドの周縁部の一部及び中央部が露出するように前記配線を覆うレジストと、を有し、
前記レジストは、前記ランドの前記レジストに覆われた第１の辺の長さの合計が前記開口から露出した第２の辺の長さの合計よりも大きくなるように形成されてなる。本発明によれば、ランドの外周のうちレジストに覆われた辺の長さの合計は、レジストに覆われていない辺の長さの合計よりも大きくなっている。そのため、ランドにハンダを形成する場合等に、ハンダがランドから流れ出すことを防止することが可能な、信頼性の高い配線基板を提供することができる。
（９）この配線基板において、
前記ランドは凹部を有する外形をなし、
前記凹部の一部は前記開口から露出してもよい。
（１０）本発明に係る半導体装置は、上記配線基板を有する。
（１１）本発明に係る電子モジュールは、上記半導体装置を有する。
（１２）本発明に係る電子機器は、上記電子モジュールを有する。
【０００５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。なお、図１は、本発明を適用した実施の形態に係る配線基板の一部拡大図であり、図２は、図１のＩＩ−ＩＩ線断面図である。
【０００６】
（配線基板）
本実施の形態に係る配線基板は、基板１０を有する。基板１０の材料は特に限定されるものではなく、有機系（例えばエポキシ基板）、無機系（例えばセラミック基板、ガラス基板）、又は、それらの複合構造（例えばガラスエポキシ基板）からなるものであってもよい。基板１０は、ポリエステル基板やポリイミド基板などのフレキシブル基板であってもよい。基板１０は、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）用の基板やＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）用の基板であってもよい。また、基板１０の形状や厚みについても、特に限定されるものではない。
【０００７】
配線基板は、複数の配線２０を有する。配線２０は、基板１０の一方の面に形成されてもよく、あるいは両方の面に形成されてもよい。配線２０とは、少なくとも２点の電気的な接続を図る部分を指し、独立して形成された複数の配線２０を配線パターンと称してもよい。配線２０は、単一層で構成されていてもよく、複数の層で構成されていてもよい。
【０００８】
配線２０は、ランド（パッド）３０及びランド３０に接続するライン２２からなる。ランド３０は、電子素子との電気的な接続を図るための端子であり、ライン２２は、ランド３０に電気信号を供給するための導電線である。ランド３０は、表面実装用の端子であってもよく、貫通穴を有する挿入実装用の端子であってもよい。また、図１に示すように、ランド３０は凸部３３と凹部３４とを有する外形をなしてもよい。
【０００９】
配線基板は、開口４２が形成されたレジスト４０を有する。レジスト４０は、開口４２によってランド３０の周縁部の一部及び中央部が露出するように配線２０を覆っていてもよい。また、レジスト４０は、ランド３０に外接する最も小さな矩形３２を基準として、矩形３２の各辺を覆い、ランド３０の凹部３４の一部を開口４２から露出するように形成されていてもよい。一般的に、複数の辺によって外周が形成されてなるランドは、その頂点が基板から剥離しやすい。しかし、本実施の形態に係る配線基板は、ランド３０に外接する最も小さな矩形３２の各辺がレジスト４０によって覆われるため、凸部３３がレジスト４０に覆われ、ランド３０の頂点のそれぞれがレジスト４０によって覆われることになる。そのため、ランド３０が基板１０からはがれにくい、信頼性の高い回路基板を提供することができる。なお、レジスト４０は、絶縁性を有する材料（例えば樹脂）で形成されてもよい。また、凹部３４は矩形３２の角部を避けて形成されてもよい。
【００１０】
レジスト４０は、ランド３０のレジスト４０に覆われた第１の辺３６の長さの合計が、開口４２から露出した第２の辺３８の長さの合計よりも大きくなるように、形成されていてもよい。言い換えると、ランド３０の外周のうち、開口４２から露出した辺（第２の辺３８）の長さの合計が、レジスト４０に覆われた辺（第１の辺３６）の長さの合計よりも小さくなるように、レジスト４０が形成されてもよい。レジスト４０が凸部３３と凹部３４とを有する外形をなす場合、凸部３３の一部がレジスト４０に覆われ、凹部３４の一部が開口４２から露出するように、レジスト４０が形成されてもよい。ランドの外周を形成する辺のうちレジストの開口から露出する辺の長さが長い配線基板では、その露出する辺からランドの外へハンダが流れ出すことがあった。しかし、本実施の形態に係る配線基板においては、開口４２から露出する第２の辺３８の長さの合計が、レジスト４０に覆われた第１の辺３６の長さの合計よりも短くなっている。そのため、その後の工程でランド３０に形成されるハンダが、ランド３０の外（詳しくは、開口４２から露出した基板１０の上）に流れ出しにくくなる。そのため、設計通りにハンダを形成することが可能な、信頼性の高い配線基板を提供することができる。
【００１１】
なお、配線２０には金属皮膜５０が形成されていてもよい（図３参照）。金属皮膜５０は、ランド３０の開口４２から露出した部分にのみ形成されていてもよい。金属皮膜５０は金によって形成されてもよい。
【００１２】
図３には、上述した配線基板に半導体チップ１が搭載された半導体装置１００を示す。また、図４は、半導体装置１００を有する電子モジュール１０００を示す図である。なお、電子モジュール１０００は、半導体装置１００と基板２００とを有する。基板２００は例えばガラス基板であってもよい。基板２００は、電気光学パネル（液晶パネル、エレクトロルミネセンスパネル等）の一部であってもよい。電子モジュールを有する電子機器として、図５にはノート型パーソナルコンピュータ２０００が示され、図６には携帯電話３０００が示されている。
【００１３】
（配線基板の製造方法）
以下、本発明を適用した実施の形態に係る配線基板の製造方法について説明する。
【００１４】
はじめに、基板１０にランド３０を有する配線２０を形成する。配線２０は、例えば、銅箔等の金属箔を図示しない接着剤を介して基板１０に貼り付けて、フォトリソグラフィを適用した後にエッチングして形成してもよい。この場合、３層基板が構成される。あるいは、接着剤なしで配線２０を形成して２層基板を構成してもよい。例えばスパッタリングによって、配線２０を形成してもよい。あるいは、無電解メッキで配線２０を形成するアディティブ法を適用してもよい。
なお、ランド３０が凸部３３と凹部３４とを有する外形をなすように、配線２０を形成してもよい。
【００１５】
次に、基板１０に、ランド３０の少なくとも中央部を露出させる開口４２を有するレジスト４０を形成する。レジスト４０は、既に公知となっているいずれの方法（例えば、スクリーン印刷法など）で形成してもよい。レジスト４０は、開口４２の端部４５の第１の部分４４が基板１０の上に配置され、端部４５の第２の部分４６がランド３０の上に配置されるように形成してもよい。すなわち、開口４２の端部４５が、基板１０の上に配置される第１の部分４４とランド３０の上に配置される第２の部分４６とを有するように、レジスト４０を形成してもよい。この場合、第１の部分４４は基板１０に接触し、第２の部分４６はランド３０に接触する（図２参照）。なお、ランド３０が凸部３３と凹部３４とを有する外形をなしてもよく、この場合、凸部３３の一部がレジスト４０に覆われ、凹部３４の一部が開口４２から露出するように、レジスト４０を形成してもよい。
【００１６】
なお、レジスト４０を、開口４２によってランド３０の周縁部の一部及び中央部３２が露出するように形成してもよい。このとき、ランド３０は、凹部３４を有する外形をなしていてもよい。この場合、ランド３０に外接する最も小さな矩形３２を基準として、矩形３２の各辺を覆い、ランド３０の凹部３４の一部を開口４２から露出するように、レジスト４０を形成してもよい。
【００１７】
また、レジスト４０を、ランド３０のレジスト４０に覆われた第１の辺３６の長さの合計が、開口４２から露出した第２の辺３８の長さの合計よりも大きくなるように形成してもよい。このとき、ランド３０は凸部３３と凹部３４とを有する外形をなしていてもよく、レジスト４０を、凸部３３の一部がレジスト４０に覆われ、凹部３４の一部が開口４２から露出するように形成してもよい。
【００１８】
次に、基板１０にレジスト４０が形成された状態で、ランド３０に対してメッキ処理を行う。詳しくは、ランド３０のレジスト４０から露出した部分に金属皮膜５０を形成する（図３参照）。金属皮膜５０は、例えば金で形成してもよい。
メッキ処理は、電解メッキによって行ってもよい。先に説明したとおり、本実施の形態ではレジスト４０は、開口４２の端部４５が基板１０の上に配置される第１の部分４４とランド３０の上に配置される第２の部分４６とを有するように形成されている。基板１０とレジスト４０とは密着性が高いため、レジスト４０の開口４２の端部４５の少なくとも一部は、基板１０と密着性の高い部分（第１の部分４４）となる。そのため、レジスト４０と基板１０、あるいはレジスト４０とランド３０との間に不純物が入り込みにくくなる。メッキ処理工程について述べると、レジスト４０と基板１０あるいはレジスト４０とランド３０との間にメッキ液が浸透することを防止することができる。そのため、信頼性の高い配線基板を製造することができる。
【００１９】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果をそうする構成又は同一の目的を達成することができる構成を含む。
また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１は、本発明を適用した実施の形態に係る配線基板を示す図である。
【図２】図２は、図１のＩＩ−ＩＩ線断面図である。
【図３】図３は、本発明を適用した実施の形態に係る配線基板を有する半導体装置を示す図である。
【図４】図４は、本発明を適用した実施の形態に係る電子モジュールを示す図である。
【図５】図５は、本発明を適用した実施の形態に係る電子機器を示す図である。
【図６】図６は、本発明を適用した実施の形態に係る電子機器を示す図である。
【符号の説明】
１０ 基板、 ２０ 配線、 ３０ ランド、 ３４ 凹部、 ３６ 第１の辺、 ３８ 第２の辺、 ４０ レジスト、 ４２ 開口、 ４４ 第１の部分、 ４５ 端部、 ４６ 第２の部分
Claims (12)
- ランドを有する配線が設けられた基板に、前記ランドの少なくとも中央部を露出させる開口を有するレジストを、前記開口の端部の第１の部分が前記基板の上に配置され、前記開口の端部の第２の部分が前記ランドの上に配置されるように形成した状態で、前記ランドに対してメッキ処理を行うことを含む配線基板の製造方法。
- 凹部を有する外形をなすランドを有する配線が形成された基板に、前記ランドの少なくとも中央部を露出させる開口を有するレジストを、前記ランドに外接する最も小さな矩形を基準として、前記矩形の各辺を覆い、前記ランドの前記凹部の一部が前記開口から露出するように形成することを含む配線基板の製造方法。
- ランドを有する配線が形成されてなる基板に、前記ランドの周縁部の一部及び中央部を露出する開口を有するレジストを、前記ランドの前記レジストに覆われた第１の辺の長さの合計が前記開口から露出した第２の辺の長さの合計よりも大きくなるように形成することを含む配線基板の製造方法。
- 請求項１又は請求項３記載の配線基板の製造方法において、
前記ランドは凹部を有する外形をなし、
前記凹部の一部が前記開口から露出するように、前記レジストを形成する配線基板の製造方法。 - 請求項２、請求項３又は請求項３を引用した請求項４のいずれかに記載の配線基板の製造方法において、
前記レジストを形成した状態で、前記ランドに対してメッキ処理を行うことをさらに含む配線基板の製造方法。 - 請求項１から請求項５のいずれかの製造方法によって製造されてなる配線基板。
- 基板と、
前記基板に形成された、凹部を有する外形をなすランドを有する配線と、
開口を有し、前記開口によって前記ランドの周縁部の一部及び中央部が露出するように前記配線を覆うレジストと、を有し、
前記レジストは、前記ランドに外接する最も小さな矩形を基準として、前記矩形の各辺を覆い、前記ランドの前記凹部の一部を前記開口から露出するように形成されてなる配線基板。 - 基板と、
前記基板に形成された、ランドを有する配線と、
開口を有し、前記開口によって前記ランドの周縁部の一部及び中央部が露出するように前記配線を覆うレジストと、を有し、
前記レジストは、前記ランドの前記レジストに覆われた第１の辺の長さの合計が前記開口から露出した第２の辺の長さの合計よりも大きくなるように形成されてなる配線基板。 - 請求項８記載の配線基板において、
前記ランドは凹部を有する外形をなし、
前記凹部の一部は前記開口から露出してなる配線基板。 - 請求項６から請求項９のいずれかに記載の配線基板を有する半導体装置。
- 請求項１０記載の半導体装置を有する電子モジュール。
- 請求項１１記載の電子モジュールを有する電子機器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003008462A JP4110391B2 (ja) | 2003-01-16 | 2003-01-16 | 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器 |
| CNB2004100014392A CN1260790C (zh) | 2003-01-16 | 2004-01-08 | 布线基板及其制造方法 |
| US10/758,698 US7135204B2 (en) | 2003-01-16 | 2004-01-15 | Method of manufacturing a wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003008462A JP4110391B2 (ja) | 2003-01-16 | 2003-01-16 | 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004221404A true JP2004221404A (ja) | 2004-08-05 |
| JP4110391B2 JP4110391B2 (ja) | 2008-07-02 |
Family
ID=32898247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003008462A Expired - Fee Related JP4110391B2 (ja) | 2003-01-16 | 2003-01-16 | 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7135204B2 (ja) |
| JP (1) | JP4110391B2 (ja) |
| CN (1) | CN1260790C (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008085308A (ja) * | 2006-08-30 | 2008-04-10 | Sanyo Electric Co Ltd | 素子搭載用基板、半導体モジュールおよび携帯機器 |
| US9596767B2 (en) | 2014-06-24 | 2017-03-14 | Fujitsu Limited | Electronic component, method of manufacturing electronic component, and electronic device |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5789431B2 (ja) * | 2011-06-30 | 2015-10-07 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN104538496B (zh) * | 2014-12-26 | 2018-01-12 | 新奥光伏能源有限公司 | 一种高效硅异质结太阳能电池电镀电极制备方法 |
| JP2017103367A (ja) * | 2015-12-02 | 2017-06-08 | ローム株式会社 | 実装基板およびその製造方法、ならびに、実装基板および電子部品を備えた実装構造 |
| CN106131250B (zh) * | 2016-06-28 | 2017-08-25 | 广东欧珀移动通信有限公司 | 移动终端 |
| JP6750872B2 (ja) * | 2016-09-01 | 2020-09-02 | キヤノン株式会社 | プリント配線板、プリント回路板及び電子機器 |
| JP7131628B2 (ja) * | 2018-11-08 | 2022-09-06 | 株式会社村田製作所 | セラミック電子部品 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5973931A (en) * | 1996-03-29 | 1999-10-26 | Sony Corporation | Printed wiring board and electronic device using same |
| JPH11354680A (ja) * | 1998-06-11 | 1999-12-24 | Sony Corp | プリント配線基板とこれを用いた半導体パッケージ |
| JP2001068836A (ja) * | 1999-08-27 | 2001-03-16 | Mitsubishi Electric Corp | プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法 |
| JP3778256B2 (ja) * | 2000-02-28 | 2006-05-24 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP2003203940A (ja) * | 2001-10-25 | 2003-07-18 | Seiko Epson Corp | 半導体チップ及び配線基板並びにこれらの製造方法、半導体ウエハ、半導体装置、回路基板並びに電子機器 |
| JP2003273145A (ja) * | 2002-03-12 | 2003-09-26 | Sharp Corp | 半導体装置 |
-
2003
- 2003-01-16 JP JP2003008462A patent/JP4110391B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-08 CN CNB2004100014392A patent/CN1260790C/zh not_active Expired - Fee Related
- 2004-01-15 US US10/758,698 patent/US7135204B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008085308A (ja) * | 2006-08-30 | 2008-04-10 | Sanyo Electric Co Ltd | 素子搭載用基板、半導体モジュールおよび携帯機器 |
| US9596767B2 (en) | 2014-06-24 | 2017-03-14 | Fujitsu Limited | Electronic component, method of manufacturing electronic component, and electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4110391B2 (ja) | 2008-07-02 |
| US20040172819A1 (en) | 2004-09-09 |
| CN1260790C (zh) | 2006-06-21 |
| CN1518078A (zh) | 2004-08-04 |
| US7135204B2 (en) | 2006-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100834657B1 (ko) | 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법 | |
| JP2007305881A (ja) | テープキャリアおよび半導体装置並びに半導体モジュール装置 | |
| JP2006165517A (ja) | フレキシブル配線基板、それを用いた半導体装置および電子機器、並びにフレキシブル配線基板の製造方法 | |
| JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置 | |
| JP2005109101A (ja) | 電磁シールド型可撓性回路基板 | |
| JP4110391B2 (ja) | 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器 | |
| US20070023877A1 (en) | Chip on flex tape with dimension retention pattern | |
| US6896173B2 (en) | Method of fabricating circuit substrate | |
| JP3555502B2 (ja) | Ｃｏｆ用ｔａｂテープキャリアの製造方法 | |
| JP2008177618A (ja) | フレキシブル配線基板、及びそれを用いた半導体装置および電子機器 | |
| US7508080B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
| US6853080B2 (en) | Electronic device and method of manufacturing the same, and electronic instrument | |
| US6731511B2 (en) | Wiring board, method of manufacturing the same, electronic component, and electronic instrument | |
| JP3977072B2 (ja) | 配線基板及び半導体装置並びにそれらの製造方法 | |
| KR100560825B1 (ko) | 배선 기판 및 그 제조 방법, 반도체 장치 및 전자기기 | |
| JPH06177315A (ja) | 多層リードフレーム | |
| JPH1070211A (ja) | テープキャリア及びその製造方法 | |
| JP4535588B2 (ja) | 回路基板および電子デバイス | |
| JP3914478B2 (ja) | Ｌｓｉチップ実装可撓配線板 | |
| JP2002026174A (ja) | 回路基板の製造方法 | |
| JP2022108485A (ja) | 配線基板 | |
| JP4137295B2 (ja) | Ｃｓｐ用テープキャリアの製造方法 | |
| JPH06120624A (ja) | 微細多層配線板構造 | |
| JP2004207303A (ja) | 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
| JP2003347505A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041222 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041222 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070912 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071101 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080122 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080312 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080325 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |