JP3914478B2 - Ｌｓｉチップ実装可撓配線板 - Google Patents
Ｌｓｉチップ実装可撓配線板 Download PDFInfo
- Publication number
- JP3914478B2 JP3914478B2 JP2002218709A JP2002218709A JP3914478B2 JP 3914478 B2 JP3914478 B2 JP 3914478B2 JP 2002218709 A JP2002218709 A JP 2002218709A JP 2002218709 A JP2002218709 A JP 2002218709A JP 3914478 B2 JP3914478 B2 JP 3914478B2
- Authority
- JP
- Japan
- Prior art keywords
- lsi chip
- lsi
- wiring board
- flexible wiring
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩチップを搭載したＬＳＩチップ実装可撓配線板に関する。
【０００２】
【従来の技術】
従来から、可撓配線板上に、ＬＳＩチップを搭載したＣＯＦ（Chip On Film）方式のＬＳＩチップ実装可撓配線板が知られている。このような従来のＬＳＩチップ実装可撓配線板として、液晶表示装置における液晶表示パネルとの電気的な接続に用いられるものを例示して説明する。
【０００３】
図５および図６は、従来の液晶表示パネルとの接続に用いられているＬＳＩチップ実装可撓配線板の要部の構成を示すものであり、従来のＬＳＩチップ実装可撓配線板１は、可撓配線板２上にＬＳＩチップ３を図示しない樹脂製接合材を介して搭載すること等により形成されている。このＬＳＩチップ実装可撓配線板１は、図５の上側がＬＳＩチップ３が搭載される搭載側ＯＳとされており、図５の下側がＬＳＩチップ３の搭載側ＯＳとは反対側の背面側ＲＳとされている。
【０００４】
前記可撓配線板２は、ポリイミドなどの絶縁性を有する素材により厚さが例えば２５μｍ程度に形成された可撓性フィルムからなる絶縁性基板４を備えている。この絶縁性基板４の一面たる搭載側ＯＳに位置する図５の上面には、配線パターン５が形成されている。この配線パターン５のＬＳＩチップ３が搭載される搭載領域には、ＬＳＩチップ３の図５の下方に示す回路面側たる下面に形成されている電極であるバンプ３ａが電気的に接続されるＬＳＩ用端子６が形成されている。そして、配線パターン５およびＬＳＩ用端子６は、絶縁性基板４の一面上に、厚さ１２μｍ程度に成膜された銅などの金属箔を貼り付ける等して形成した導電膜をエッチングによって所定パターンにパターニングすることにより同時に形成されている。
【０００５】
前記絶縁性基板４の上面において、ＬＳＩチップ３が搭載される搭載領域、および図示しない入力端子の形成領域ならびに図示しない出力端子の形成領域を除く部位は、ポリイミド樹脂などの絶縁性を有する素材により厚さが例えば１２．５μｍ程度に形成された絶縁膜７により被覆されている。すなわち、絶縁膜７は、配線パターン５を部分的に被覆するように形成されている。また、絶縁膜７の搭載領域に形成される開口８のサイズは、図６において想像線（二点鎖線で示す）にて囲んで示すＬＳＩチップ３の外形サイズより大きく形成されており、可撓配線板２にＬＳＩチップ３を搭載する前の非搭載状態において、ＬＳＩ用端子６の接続面６ａ（図５）が外部に露出するように形成されている。なお、配線パターン５のＬＳＩ用端子６の表面を含む絶縁膜７により覆われていない部分の表面には、腐蝕を防止するための表面処理、たとえば、錫メッキあるいは貴金属メッキなどがそれぞれ施されている。さらに、ＬＳＩチップ３のバンプ３ａとＬＳＩ用端子６の接続面６ａとは、異方性導電フィルムなどからなる樹脂製接合材によって電気的に接続されている。
【０００６】
【発明が解決しようとする課題】
ところで、前述した従来のＬＳＩチップ実装可撓配線板１においては、ＬＳＩチップ３とＬＳＩ用端子６との絶縁性を維持する間隔を保持することができないことに起因して、安定した機能を確実に保持することができないという問題点があった。
【０００７】
すなわち、ＬＳＩチップ３のバンプ３ａとＬＳＩ用端子６の接続面６ａとを電気的に接続する際には両者を熱圧着させており、この熱圧着時の圧着力（加圧力）によってＬＳＩ用端子６に局所的に力が加わり、図７に示すように、ＬＳＩ用端子６は、搭載側ＯＳ側に変形し、可撓配線板２が反りあがることがある。そして、可撓配線板２が反りあがると、ＬＳＩチップ３とＬＳＩ用端子６、詳しくはＬＳＩチップ３の回路面が形成されている下面の外周部とＬＳＩ用端子６の接続面６ａとが接触し、接触部ＣＰにおいて隣位する２つのＬＳＩ用端子６の間で短絡が生じる場合があり、安定した機能を確実に保持することができないという問題点があった。
【０００８】
このような問題点は、ＬＳＩチップ３の下面に形成されているバンプ３ａと外周縁との距離Ｌが２００μｍ以上となった場合に特に顕著である。
【０００９】
本発明はこの点に鑑みてなされたものであり、安定した機能を確実に保持することのできるＬＳＩチップ実装可撓配線板を提供することを目的とする。
【００１０】
【課題を解決するための手段】
前述した目的を達成するため特許請求の範囲の請求項１に係る本発明のＬＳＩチップ実装可撓配線板の特徴は、可撓性を具備する絶縁性基板と、この絶縁性基板の一面に形成されている配線パターンと、この配線パターンのうちの少なくとも後にＬＳＩチップが搭載される搭載領域を開口とするように前記配線パターンを部分的に被覆するように形成されている絶縁膜とを備え、前記開口内で配線パターンのＬＳＩ用端子にＬＳＩチップのバンプが異方性導電フィルムを介して電気的に接続されているＬＳＩチップ実装可撓配線板において、前記開口内に、開口端縁から延出されてなり、ＬＳＩチップ搭載時における前記ＬＳＩ用端子と前記ＬＳＩチップとの最小間隔を保持するための間隔保持手段が設けられ、該間隔保持手段は、前記絶縁膜を前記開口の端面から延出させてなる凸部であって、該凸部の形成位置を高電位差のかかる端子のどちらか一方としている点にある。そして、このような構成を採用したことにより、間隔保持手段は、ＬＳＩチップを搭載した際に、ＬＳＩチップとＬＳＩ用端子とが接触したり、ＬＳＩチップとＬＳＩ用端子とが必要以上に接近するのを確実かつ容易に防止することができる。また、凸部の形成位置を高電位差のかかる端子のどちらか一方とすることで、凸部によって覆われていない他方の端子で水分の浸入により腐食が発生しても、マイグレーションを起こす導電性物質により遮られ、一方の端子に到達するのを遅らせることができる。
【００１２】
また、請求項２に係る本発明のＬＳＩチップ実装可撓配線板の特徴は、請求項１において、前記凸部の高さが、ＬＳＩチップのバンプの高さより低く形成されている点にある。そして、このような構成を採用したことにより、ＬＳＩチップのバンプとＬＳＩ用端子との電気的な接続を確実に行うことができる。
【００１４】
また、請求項３に係る本発明のＬＳＩチップ実装可撓配線板の特徴は、請求項１または２において、前記ＬＳＩチップが、そのバンプと外周面との距離が２００μｍ以上である点にある。そして、このような構成を採用したことにより、間隔保持手段がより有効に機能する。
【００１５】
【発明の実施の形態】
以下、本発明を図面に示す実施形態により説明する。
【００１６】
図１および図２は本発明に係るＬＳＩチップ実装可撓配線板の実施形態を示すものであり、図１は要部の拡大縦断面図、図２はＬＳＩチップの搭載部分をＬＳＩチップを除いて示す概略平面図である。
【００１７】
本実施形態のＬＳＩチップ実装可撓配線板は、液晶表示装置における液晶表示パネルとの電気的な接続に用いられているものを例示している。
【００１８】
図１および図２に示すように、本実施形態のＬＳＩチップ実装可撓配線板１１は、可撓配線板１２上にＬＳＩチップ１３をフィルム状またはペースト状の異方性導電樹脂を介して搭載すること等により形成されている。このＬＳＩチップ実装可撓配線板１１は、図１の上側がＬＳＩチップ１３が搭載される搭載側ＯＳとされており、図１の下側がＬＳＩチップ１３の搭載側ＯＳとは反対側の背面側ＲＳとされている。
【００１９】
図１に示すように、本実施形態の可撓配線板１２は、絶縁性基板１４を備えている。この絶縁性基板１４の一面たる搭載側ＯＳに位置する図１の上面には、所定パターンにパターニングされた配線パターン１５が形成されている。この配線パターン１５には、ＬＳＩチップ１３の図１の下方に示す回路面側たる下面に形成されている電極であるバンプ１３ａと電気的に接続されるＬＳＩ用端子１６が形成されている。また、絶縁性基板１４の上面において、ＬＳＩチップ３が搭載される搭載領域、および図示しない入力端子の形成領域ならびに図示しない出力端子の形成領域を除く部位は、絶縁膜１７により被覆されている。すなわち、絶縁膜１７は、配線パターン１５を部分的に被覆するように形成されている。また、絶縁膜１７の搭載領域に形成される開口１８のサイズは、図２において想像線にて示すＬＳＩチップ１３の外形サイズより大きく形成されており、可撓配線板１２にＬＳＩチップ１３を搭載する前の非搭載状態において、ＬＳＩ用端子１６の接続面１６ａ（図１）が外部に露出するように形成されている。なお、配線パターン１５のＬＳＩ用端子１６の表面を含む絶縁膜１７により覆われていない部分の表面には、腐蝕を防止するための表面処理、たとえば、錫メッキあるいは貴金属メッキなどがそれぞれ施されている。
【００２０】
前記絶縁膜１７の開口１８は、図２に詳示するように、図２において想像線にて示すＬＳＩチップ１３の外形サイズより一回り大きいサイズの平面横長の長方形に形成されている。そして、開口１８内において、ＬＳＩチップ１３と対向する対向部には、凸部１９が形成されている。
【００２１】
本実施形態の凸部１９は、絶縁膜１７を開口１８の各辺に対して直交するように内側に直線状に延出することにより形成されている。すなわち、本実施形態の凸部１９は、図２に詳示するように、基端部が開口１８の端面に接続されて一体化されており、先端部がＬＳＩチップ１３を搭載した際のＬＳＩチップ１３の外形位置を少し内側に入った位置に配置されており、全体として平面矩形に形成されている。また、本実施形態の凸部１９は、開口１８の内面の左辺および右辺の中央部にそれぞれ１箇所、上辺および下辺の中央部に間隔をおいてそれぞれ３箇所の総計８箇所に形成されている。これらの凸部１９の厚さ（高さ）としては、ＬＳＩチップ１３のバンプ１３ａとＬＳＩ用端子１６の接続面１６ａとの電気的な接続を確実に行うことができるという意味で、ＬＳＩチップ１３のバンプ１３ａの高さより低く形成することが肝要である。さらに、絶縁性を確保することができるという意味で、厚さを５μｍ以上とすることが肝要である。例えば、ＬＳＩチップ１３のバンプ１３ａの高さを１７μｍとした場合、凸部１９の厚さとしては、５〜１５μｍの範囲に形成することが好ましい。また、凸部１９の形成位置としては、ＬＳＩチップ１３のバンプ１３ａと外周縁との距離Ｌが２００μｍ以上の場合、凸部１９とＬＳＩチップ１３のバンプ１３ａとの距離Ｌａが１００μｍ以上となるように形成することが、ＬＳＩチップ１３のバンプ１３ａとＬＳＩ用端子１６とを電気的に接続する際に用いる後述する樹脂製接合材２１の接合時の流動を阻害しないとともにボイドの発生を防止することができるという意味で好ましい。
【００２２】
前記凸部１９により、本実施形態のＬＳＩチップ搭載時におけるＬＳＩ用端子１６とＬＳＩチップ１３との最小間隔を保持するための間隔保持手段２０が構成されている。
【００２３】
なお、間隔保持手段２０としては、ＬＳＩチップ１３の下面と対向する位置で、かつＬＳＩチップ１３のバンプ１３ａと干渉しない位置、例えば図２において想像線にて示すＬＳＩチップ１３の上辺および下辺の中央部に凸部を独立させて１箇所配置する構成や、開口１８内のＬＳＩチップ１３の４隅部に対向する部位に凸部をそれぞれ独立させて４箇所配置する構成としてもよい。この凸部を開口１８内に独立させて配置する構成の場合、凸部の厚さと絶縁膜１７の厚さとを異ならせてもよいし、凸部を絶縁膜１７とは異なる素材により形成してもよい。さらに、凸部の形状としては、円形、楕円形、三角形、四角形、多角形などの各種の形状から選択することができる。勿論、ＬＳＩチップ１３のバンプ１３ａとＬＳＩ用端子１６とを電気的に接続する際に用いる樹脂製接合材２１の接合時の流動を阻害しないとともにボイドの発生を防止するように配置することが肝要である。
【００２４】
前記ＬＳＩ用端子１６の接続面１６ａとＬＳＩチップ１３のバンプ１３ａとは、異方性導電フィルム、異方性導電ペースト、熱硬化性樹脂、熱硬化性樹脂ペーストよりなる群から選ばれた樹脂製接合材２１の一つ、本実施形態においては異方性導電フィルムによって電気的に接続されている。
【００２５】
なお、ＬＳＩ用端子１６の接続面１６ａとＬＳＩチップ１３のバンプ１３ａとをリフロー式のハンダ付けによって電気的に接続してもよい。この場合、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ−Ｐｂなどの鉛ハンダ、および、Ｓｎ−Ａｇ−Ｃｕなどの無鉛ハンダを用いることができるが、環境汚染の観点から無鉛ハンダを用いることが好ましい。
【００２６】
前記絶縁性基板１４の素材としては、ポリイミドあるいはポリエチレンテレフタレートなどの絶縁性を有する樹脂フィルムにより形成された可撓性フィルム基板が一般的に用いられている。この絶縁性基板１４は、厚さが例えば２５μｍ程度に形成されており、これにより配線板１２に可撓性が付与されている。
【００２７】
前記配線パターン１５およびＬＳＩ用端子１６の素材としては、薄膜を容易に形成することのできる金属の導体、例えば銅が一般的であり、アルミニウムなども必要に応じて用いられる。前記配線パターン１５およびＬＳＩ用端子１６は、例えば絶縁性基板１４の一面上に、無電解メッキあるいはスパッタなどにより厚さ１２μｍ程度に成膜された金属の導体からなる導電膜をエッチングによって所定パターンにパターニングすることにより同時に形成されている。
【００２８】
前記絶縁膜１７および凸部１９の素材としては絶縁性を有する素材であるポリイミド樹脂、エポキシ樹脂、アクリル樹脂が一般的に用いられている。また、本実施形態の絶縁膜１７および延出部１９は、印刷法（レジスト塗布→熱または光硬化）、露光現像法（感光性レジスト塗布→露光→現像→エッチング）、貼り付け法（所定形状のフィルムを熱を加えながら貼り付ける）などにより、配線パターン１５の表面に開口１８を具備する絶縁膜１７を形成する際に同時に、同一厚さに形成されている。したがって、間隔保持手段２０を容易に設けることができる。
【００２９】
なお、絶縁性基板１４と配線パターン１５との間、および、配線パターン１５と絶縁膜１７との間を接着剤により接着する構成としてもよい。この場合の接着剤の素材としては、アクリル樹脂、エポキシ樹脂などが一般的に用いられる。
【００３０】
つぎに、前述した構成からなる本実施形態の作用について説明する。
【００３１】
本実施形態のＬＳＩチップ実装可撓配線板１１の可撓配線板１２によれば、開口１８内にＬＳＩチップ搭載時におけるＬＳＩ用端子１６とＬＳＩチップ１３との最小間隔を保持するための間隔保持手段２０が設けられているから、ＬＳＩチップ１３を搭載した際に、ＬＳＩチップ１３とＬＳＩ用端子１６とが接触したり、ＬＳＩチップ１３とＬＳＩ用端子１６とが必要以上に接近するのを確実かつ容易に防止することができる。すなわち、ＬＳＩチップ１３のバンプ１３ａとＬＳＩ用端子１６の接続面１６ａとを熱圧着させる時の圧着力によってＬＳＩ用端子１６が接続面ＯＳ側に変形して配線板１２が反りあがった場合でも、ＬＳＩチップ１３とＬＳＩ用端子１６との間隔を、少なくとも間隔保持手段２０の厚さと同一に保持することができる。これにより、ＬＳＩチップ１３とＬＳＩ用端子１６との絶縁性を維持する間隔を確実かつ容易に得ることができる。
【００３２】
したがって、本実施形態のＬＳＩチップ実装可撓配線板１１によれば、ＬＳＩ用端子１６にＬＳＩチップ１３を搭載した際に、ＬＳＩチップ１３とＬＳＩ用端子１６とが接触したり、ＬＳＩチップ１３とＬＳＩ用端子１６とが必要以上に接近するのを確実かつ容易に防止することができるので、安定した機能を確実に保持することができる。
【００３３】
本実施形態のＬＳＩチップ実装可撓配線板１１の可撓配線板１２によれば、凸部１９の高さが、ＬＳＩチップ１３のバンプ１３ａの高さより低く形成されているから、接合後においてＬＳＩチップ１３のバンプ１３ａとＬＳＩ用端子１６の接続面１６ａとの間に両者を離間させようとする力が生じないので、接合の信頼性が損なわれることがない。言い換えると、ＬＳＩチップ１３のバンプ１３ａとＬＳＩ用端子１６との電気的な接続を確実に行うことができる。
【００３４】
本実施形態のＬＳＩチップ実装可撓配線板１１によれば、ＬＳＩチップ１３のバンプ１３ａと外周面との距離が２００μｍ以上である場合、間隔保持手段２０がより有効に機能する。
【００３５】
すなわち、本実施形態のＬＳＩチップ実装可撓配線板１１によれば、ＬＳＩチップ１３のバンプ１３ａと外周面との距離を２００μｍ、３５０μｍとした場合においてＬＳＩ用端子６間の短絡が生じないのに対し、間隔保持手段２０が設けられていない従来のＬＳＩチップ実装可撓配線板１においては、ＬＳＩチップ１３のバンプ１３ａと外周面との距離が５０μｍ、１００μｍ、１５０μｍの場合にはＬＳＩ用端子６間の短絡が生じないものの、距離が２００μｍ、３５０μｍの場合にはＬＳＩ用端子６間の短絡が生じるという実験結果により確認することができた。なお、サンプル数は１１個で、従来品における距離２００μｍにおける短絡の発生数は１／１１個、距離３５０μｍにおける短絡の発生は５／１１個であった。
【００３６】
したがって、従来のＬＳＩチップ実装可撓配線板１１においては、ＬＳＩチップ１３のバンプ１３ａと外周面との距離を少なくとも２００μｍ未満とする設計上の制約があるのに対して、本実施形態においてはこのような制約が無く、設計上の自由度を向上することができる。このことは、従来不可能であった、近年のより多くの回路を配置したサイズの大きなＬＳＩチップの実装を容易に行うことができることになる。
【００３７】
なお、本実施形態のＬＳＩチップ実装可撓配線板１１において、ＬＳＩ用端子１６の入力側端子には、図３に示すように、両端に高い電位差が印可される端子がある場合、この高電位差間では水分の浸入により電蝕が発生しやすい。水分の浸入は、図４に示すように、樹脂製接合材２１と絶縁膜１７との界面、または樹脂製接合材２１とＬＳＩチップ１３との界面からが主であり、絶縁膜１７の際は水分が最も蓄積される個所となる。したがって、図３に示すように、絶縁膜１７の開口１８から延出される凸部１９の形成位置を、高電位差のかかる端子のどちらか一方とすることで、凸部１９によって覆われていない図３右側の他方の端子で水分の浸入により腐食が発生しても、マイグレーションを起こす導電性物質、例えば銅イオンが凸部１９により遮られ、図３左側のもう片側の端子に到達するのを遅らせることができるという副次的効果を奏する。すなわち、リーク不良に関して遅延効果がある。なお、両方の端子に凸部１９を設けた場合、水分の浸入に対して効果があるため、この場合は、腐食および電蝕の両者をともに防止するという副次的効果を奏する。
【００３８】
また、本発明は前記実施形態に限定されるものではなく、必要に応じて種々変更することができる。
【００３９】
【発明の効果】
以上説明したように請求項１に係る本発明のＬＳＩチップ実装可撓配線板によれば、間隔保持手段は、ＬＳＩチップを搭載した際に、ＬＳＩチップとＬＳＩ用端子とが接触したり、ＬＳＩチップとＬＳＩ用端子とが必要以上に接近するのを確実かつ容易に防止することができるなどの極めて優れた効果を奏する。さらに、間隔保持手段を、絶縁膜を開口の端面から延出させてなる凸部とすることで、間隔保持手段を容易に設けることができるなどの極めて優れた効果を奏する。また、凸部の形成位置を、高電位差のかかる端子のどちらか一方とすることで、凸部によって覆われていない他方の端子で水分の浸入により腐食が発生しても、マイグレーションを起こす導電性物質により遮られ、一方の端子に到達するのを遅らせることができる。したがって、安定した機能を確実に保持することができるなどの極めて優れた効果を奏する。
【００４１】
また、請求項２に係る本発明のＬＳＩチップ実装可撓配線板によれば、ＬＳＩチップのバンプとＬＳＩ用端子との電気的な接続を確実に行うことができるなどの極めて優れた効果を奏する。
【００４３】
また、請求項３に係る本発明のＬＳＩチップ実装可撓配線板によれば、間隔保持手段がより有効に機能するなどの極めて優れた効果を奏する。
【図面の簡単な説明】
【図１】 本発明に係るＬＳＩチップ実装可撓配線板の実施形態の要部を示す拡大縦断面図
【図２】 図１のＬＳＩチップ実装可撓配線板のＬＳＩチップの搭載部分をＬＳＩチップを除いて示す概略平面図
【図３】 図１のＬＳＩチップ実装可撓配線板のＬＳＩ用端子の入力側端子における高電位差のかかる２つの端子を示す拡大概略平面図
【図４】 図１のＬＳＩチップ実装可撓配線板における水分の浸入を示す概略断面図
【図５】 従来のＬＳＩチップ実装可撓配線板の要部の構成を示す拡大縦断面図
【図６】 図６のＬＳＩチップ実装可撓配線板のＬＳＩチップの搭載部分をＬＳＩチップを除いて示す概略平面図
【図７】 従来のＬＳＩチップ実装可撓配線板における可撓配線板の反りによるＬＳＩチップの外周部とＬＳＩ用端子との接触状況を示す拡大縦断面図
【符号の説明】
１１ ＬＳＩチップ実装可撓配線板
１２ 可撓配線板
１３ ＬＳＩチップ
１３ａ バンプ
１４ 絶縁性基板
１５ 配線パターン
１６ ＬＳＩ用端子
１６ａ 接続面
１７ 絶縁膜
１８ 開口
１９ 凸部
２０ 間隔保持手段
２１ 樹脂製接合材
ＯＳ 搭載側
ＲＳ 背面側
【発明の属する技術分野】
本発明は、ＬＳＩチップを搭載したＬＳＩチップ実装可撓配線板に関する。
【０００２】
【従来の技術】
従来から、可撓配線板上に、ＬＳＩチップを搭載したＣＯＦ（Chip On Film）方式のＬＳＩチップ実装可撓配線板が知られている。このような従来のＬＳＩチップ実装可撓配線板として、液晶表示装置における液晶表示パネルとの電気的な接続に用いられるものを例示して説明する。
【０００３】
図５および図６は、従来の液晶表示パネルとの接続に用いられているＬＳＩチップ実装可撓配線板の要部の構成を示すものであり、従来のＬＳＩチップ実装可撓配線板１は、可撓配線板２上にＬＳＩチップ３を図示しない樹脂製接合材を介して搭載すること等により形成されている。このＬＳＩチップ実装可撓配線板１は、図５の上側がＬＳＩチップ３が搭載される搭載側ＯＳとされており、図５の下側がＬＳＩチップ３の搭載側ＯＳとは反対側の背面側ＲＳとされている。
【０００４】
前記可撓配線板２は、ポリイミドなどの絶縁性を有する素材により厚さが例えば２５μｍ程度に形成された可撓性フィルムからなる絶縁性基板４を備えている。この絶縁性基板４の一面たる搭載側ＯＳに位置する図５の上面には、配線パターン５が形成されている。この配線パターン５のＬＳＩチップ３が搭載される搭載領域には、ＬＳＩチップ３の図５の下方に示す回路面側たる下面に形成されている電極であるバンプ３ａが電気的に接続されるＬＳＩ用端子６が形成されている。そして、配線パターン５およびＬＳＩ用端子６は、絶縁性基板４の一面上に、厚さ１２μｍ程度に成膜された銅などの金属箔を貼り付ける等して形成した導電膜をエッチングによって所定パターンにパターニングすることにより同時に形成されている。
【０００５】
前記絶縁性基板４の上面において、ＬＳＩチップ３が搭載される搭載領域、および図示しない入力端子の形成領域ならびに図示しない出力端子の形成領域を除く部位は、ポリイミド樹脂などの絶縁性を有する素材により厚さが例えば１２．５μｍ程度に形成された絶縁膜７により被覆されている。すなわち、絶縁膜７は、配線パターン５を部分的に被覆するように形成されている。また、絶縁膜７の搭載領域に形成される開口８のサイズは、図６において想像線（二点鎖線で示す）にて囲んで示すＬＳＩチップ３の外形サイズより大きく形成されており、可撓配線板２にＬＳＩチップ３を搭載する前の非搭載状態において、ＬＳＩ用端子６の接続面６ａ（図５）が外部に露出するように形成されている。なお、配線パターン５のＬＳＩ用端子６の表面を含む絶縁膜７により覆われていない部分の表面には、腐蝕を防止するための表面処理、たとえば、錫メッキあるいは貴金属メッキなどがそれぞれ施されている。さらに、ＬＳＩチップ３のバンプ３ａとＬＳＩ用端子６の接続面６ａとは、異方性導電フィルムなどからなる樹脂製接合材によって電気的に接続されている。
【０００６】
【発明が解決しようとする課題】
ところで、前述した従来のＬＳＩチップ実装可撓配線板１においては、ＬＳＩチップ３とＬＳＩ用端子６との絶縁性を維持する間隔を保持することができないことに起因して、安定した機能を確実に保持することができないという問題点があった。
【０００７】
すなわち、ＬＳＩチップ３のバンプ３ａとＬＳＩ用端子６の接続面６ａとを電気的に接続する際には両者を熱圧着させており、この熱圧着時の圧着力（加圧力）によってＬＳＩ用端子６に局所的に力が加わり、図７に示すように、ＬＳＩ用端子６は、搭載側ＯＳ側に変形し、可撓配線板２が反りあがることがある。そして、可撓配線板２が反りあがると、ＬＳＩチップ３とＬＳＩ用端子６、詳しくはＬＳＩチップ３の回路面が形成されている下面の外周部とＬＳＩ用端子６の接続面６ａとが接触し、接触部ＣＰにおいて隣位する２つのＬＳＩ用端子６の間で短絡が生じる場合があり、安定した機能を確実に保持することができないという問題点があった。
【０００８】
このような問題点は、ＬＳＩチップ３の下面に形成されているバンプ３ａと外周縁との距離Ｌが２００μｍ以上となった場合に特に顕著である。
【０００９】
本発明はこの点に鑑みてなされたものであり、安定した機能を確実に保持することのできるＬＳＩチップ実装可撓配線板を提供することを目的とする。
【００１０】
【課題を解決するための手段】
前述した目的を達成するため特許請求の範囲の請求項１に係る本発明のＬＳＩチップ実装可撓配線板の特徴は、可撓性を具備する絶縁性基板と、この絶縁性基板の一面に形成されている配線パターンと、この配線パターンのうちの少なくとも後にＬＳＩチップが搭載される搭載領域を開口とするように前記配線パターンを部分的に被覆するように形成されている絶縁膜とを備え、前記開口内で配線パターンのＬＳＩ用端子にＬＳＩチップのバンプが異方性導電フィルムを介して電気的に接続されているＬＳＩチップ実装可撓配線板において、前記開口内に、開口端縁から延出されてなり、ＬＳＩチップ搭載時における前記ＬＳＩ用端子と前記ＬＳＩチップとの最小間隔を保持するための間隔保持手段が設けられ、該間隔保持手段は、前記絶縁膜を前記開口の端面から延出させてなる凸部であって、該凸部の形成位置を高電位差のかかる端子のどちらか一方としている点にある。そして、このような構成を採用したことにより、間隔保持手段は、ＬＳＩチップを搭載した際に、ＬＳＩチップとＬＳＩ用端子とが接触したり、ＬＳＩチップとＬＳＩ用端子とが必要以上に接近するのを確実かつ容易に防止することができる。また、凸部の形成位置を高電位差のかかる端子のどちらか一方とすることで、凸部によって覆われていない他方の端子で水分の浸入により腐食が発生しても、マイグレーションを起こす導電性物質により遮られ、一方の端子に到達するのを遅らせることができる。
【００１２】
また、請求項２に係る本発明のＬＳＩチップ実装可撓配線板の特徴は、請求項１において、前記凸部の高さが、ＬＳＩチップのバンプの高さより低く形成されている点にある。そして、このような構成を採用したことにより、ＬＳＩチップのバンプとＬＳＩ用端子との電気的な接続を確実に行うことができる。
【００１４】
また、請求項３に係る本発明のＬＳＩチップ実装可撓配線板の特徴は、請求項１または２において、前記ＬＳＩチップが、そのバンプと外周面との距離が２００μｍ以上である点にある。そして、このような構成を採用したことにより、間隔保持手段がより有効に機能する。
【００１５】
【発明の実施の形態】
以下、本発明を図面に示す実施形態により説明する。
【００１６】
図１および図２は本発明に係るＬＳＩチップ実装可撓配線板の実施形態を示すものであり、図１は要部の拡大縦断面図、図２はＬＳＩチップの搭載部分をＬＳＩチップを除いて示す概略平面図である。
【００１７】
本実施形態のＬＳＩチップ実装可撓配線板は、液晶表示装置における液晶表示パネルとの電気的な接続に用いられているものを例示している。
【００１８】
図１および図２に示すように、本実施形態のＬＳＩチップ実装可撓配線板１１は、可撓配線板１２上にＬＳＩチップ１３をフィルム状またはペースト状の異方性導電樹脂を介して搭載すること等により形成されている。このＬＳＩチップ実装可撓配線板１１は、図１の上側がＬＳＩチップ１３が搭載される搭載側ＯＳとされており、図１の下側がＬＳＩチップ１３の搭載側ＯＳとは反対側の背面側ＲＳとされている。
【００１９】
図１に示すように、本実施形態の可撓配線板１２は、絶縁性基板１４を備えている。この絶縁性基板１４の一面たる搭載側ＯＳに位置する図１の上面には、所定パターンにパターニングされた配線パターン１５が形成されている。この配線パターン１５には、ＬＳＩチップ１３の図１の下方に示す回路面側たる下面に形成されている電極であるバンプ１３ａと電気的に接続されるＬＳＩ用端子１６が形成されている。また、絶縁性基板１４の上面において、ＬＳＩチップ３が搭載される搭載領域、および図示しない入力端子の形成領域ならびに図示しない出力端子の形成領域を除く部位は、絶縁膜１７により被覆されている。すなわち、絶縁膜１７は、配線パターン１５を部分的に被覆するように形成されている。また、絶縁膜１７の搭載領域に形成される開口１８のサイズは、図２において想像線にて示すＬＳＩチップ１３の外形サイズより大きく形成されており、可撓配線板１２にＬＳＩチップ１３を搭載する前の非搭載状態において、ＬＳＩ用端子１６の接続面１６ａ（図１）が外部に露出するように形成されている。なお、配線パターン１５のＬＳＩ用端子１６の表面を含む絶縁膜１７により覆われていない部分の表面には、腐蝕を防止するための表面処理、たとえば、錫メッキあるいは貴金属メッキなどがそれぞれ施されている。
【００２０】
前記絶縁膜１７の開口１８は、図２に詳示するように、図２において想像線にて示すＬＳＩチップ１３の外形サイズより一回り大きいサイズの平面横長の長方形に形成されている。そして、開口１８内において、ＬＳＩチップ１３と対向する対向部には、凸部１９が形成されている。
【００２１】
本実施形態の凸部１９は、絶縁膜１７を開口１８の各辺に対して直交するように内側に直線状に延出することにより形成されている。すなわち、本実施形態の凸部１９は、図２に詳示するように、基端部が開口１８の端面に接続されて一体化されており、先端部がＬＳＩチップ１３を搭載した際のＬＳＩチップ１３の外形位置を少し内側に入った位置に配置されており、全体として平面矩形に形成されている。また、本実施形態の凸部１９は、開口１８の内面の左辺および右辺の中央部にそれぞれ１箇所、上辺および下辺の中央部に間隔をおいてそれぞれ３箇所の総計８箇所に形成されている。これらの凸部１９の厚さ（高さ）としては、ＬＳＩチップ１３のバンプ１３ａとＬＳＩ用端子１６の接続面１６ａとの電気的な接続を確実に行うことができるという意味で、ＬＳＩチップ１３のバンプ１３ａの高さより低く形成することが肝要である。さらに、絶縁性を確保することができるという意味で、厚さを５μｍ以上とすることが肝要である。例えば、ＬＳＩチップ１３のバンプ１３ａの高さを１７μｍとした場合、凸部１９の厚さとしては、５〜１５μｍの範囲に形成することが好ましい。また、凸部１９の形成位置としては、ＬＳＩチップ１３のバンプ１３ａと外周縁との距離Ｌが２００μｍ以上の場合、凸部１９とＬＳＩチップ１３のバンプ１３ａとの距離Ｌａが１００μｍ以上となるように形成することが、ＬＳＩチップ１３のバンプ１３ａとＬＳＩ用端子１６とを電気的に接続する際に用いる後述する樹脂製接合材２１の接合時の流動を阻害しないとともにボイドの発生を防止することができるという意味で好ましい。
【００２２】
前記凸部１９により、本実施形態のＬＳＩチップ搭載時におけるＬＳＩ用端子１６とＬＳＩチップ１３との最小間隔を保持するための間隔保持手段２０が構成されている。
【００２３】
なお、間隔保持手段２０としては、ＬＳＩチップ１３の下面と対向する位置で、かつＬＳＩチップ１３のバンプ１３ａと干渉しない位置、例えば図２において想像線にて示すＬＳＩチップ１３の上辺および下辺の中央部に凸部を独立させて１箇所配置する構成や、開口１８内のＬＳＩチップ１３の４隅部に対向する部位に凸部をそれぞれ独立させて４箇所配置する構成としてもよい。この凸部を開口１８内に独立させて配置する構成の場合、凸部の厚さと絶縁膜１７の厚さとを異ならせてもよいし、凸部を絶縁膜１７とは異なる素材により形成してもよい。さらに、凸部の形状としては、円形、楕円形、三角形、四角形、多角形などの各種の形状から選択することができる。勿論、ＬＳＩチップ１３のバンプ１３ａとＬＳＩ用端子１６とを電気的に接続する際に用いる樹脂製接合材２１の接合時の流動を阻害しないとともにボイドの発生を防止するように配置することが肝要である。
【００２４】
前記ＬＳＩ用端子１６の接続面１６ａとＬＳＩチップ１３のバンプ１３ａとは、異方性導電フィルム、異方性導電ペースト、熱硬化性樹脂、熱硬化性樹脂ペーストよりなる群から選ばれた樹脂製接合材２１の一つ、本実施形態においては異方性導電フィルムによって電気的に接続されている。
【００２５】
なお、ＬＳＩ用端子１６の接続面１６ａとＬＳＩチップ１３のバンプ１３ａとをリフロー式のハンダ付けによって電気的に接続してもよい。この場合、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ−Ｐｂなどの鉛ハンダ、および、Ｓｎ−Ａｇ−Ｃｕなどの無鉛ハンダを用いることができるが、環境汚染の観点から無鉛ハンダを用いることが好ましい。
【００２６】
前記絶縁性基板１４の素材としては、ポリイミドあるいはポリエチレンテレフタレートなどの絶縁性を有する樹脂フィルムにより形成された可撓性フィルム基板が一般的に用いられている。この絶縁性基板１４は、厚さが例えば２５μｍ程度に形成されており、これにより配線板１２に可撓性が付与されている。
【００２７】
前記配線パターン１５およびＬＳＩ用端子１６の素材としては、薄膜を容易に形成することのできる金属の導体、例えば銅が一般的であり、アルミニウムなども必要に応じて用いられる。前記配線パターン１５およびＬＳＩ用端子１６は、例えば絶縁性基板１４の一面上に、無電解メッキあるいはスパッタなどにより厚さ１２μｍ程度に成膜された金属の導体からなる導電膜をエッチングによって所定パターンにパターニングすることにより同時に形成されている。
【００２８】
前記絶縁膜１７および凸部１９の素材としては絶縁性を有する素材であるポリイミド樹脂、エポキシ樹脂、アクリル樹脂が一般的に用いられている。また、本実施形態の絶縁膜１７および延出部１９は、印刷法（レジスト塗布→熱または光硬化）、露光現像法（感光性レジスト塗布→露光→現像→エッチング）、貼り付け法（所定形状のフィルムを熱を加えながら貼り付ける）などにより、配線パターン１５の表面に開口１８を具備する絶縁膜１７を形成する際に同時に、同一厚さに形成されている。したがって、間隔保持手段２０を容易に設けることができる。
【００２９】
なお、絶縁性基板１４と配線パターン１５との間、および、配線パターン１５と絶縁膜１７との間を接着剤により接着する構成としてもよい。この場合の接着剤の素材としては、アクリル樹脂、エポキシ樹脂などが一般的に用いられる。
【００３０】
つぎに、前述した構成からなる本実施形態の作用について説明する。
【００３１】
本実施形態のＬＳＩチップ実装可撓配線板１１の可撓配線板１２によれば、開口１８内にＬＳＩチップ搭載時におけるＬＳＩ用端子１６とＬＳＩチップ１３との最小間隔を保持するための間隔保持手段２０が設けられているから、ＬＳＩチップ１３を搭載した際に、ＬＳＩチップ１３とＬＳＩ用端子１６とが接触したり、ＬＳＩチップ１３とＬＳＩ用端子１６とが必要以上に接近するのを確実かつ容易に防止することができる。すなわち、ＬＳＩチップ１３のバンプ１３ａとＬＳＩ用端子１６の接続面１６ａとを熱圧着させる時の圧着力によってＬＳＩ用端子１６が接続面ＯＳ側に変形して配線板１２が反りあがった場合でも、ＬＳＩチップ１３とＬＳＩ用端子１６との間隔を、少なくとも間隔保持手段２０の厚さと同一に保持することができる。これにより、ＬＳＩチップ１３とＬＳＩ用端子１６との絶縁性を維持する間隔を確実かつ容易に得ることができる。
【００３２】
したがって、本実施形態のＬＳＩチップ実装可撓配線板１１によれば、ＬＳＩ用端子１６にＬＳＩチップ１３を搭載した際に、ＬＳＩチップ１３とＬＳＩ用端子１６とが接触したり、ＬＳＩチップ１３とＬＳＩ用端子１６とが必要以上に接近するのを確実かつ容易に防止することができるので、安定した機能を確実に保持することができる。
【００３３】
本実施形態のＬＳＩチップ実装可撓配線板１１の可撓配線板１２によれば、凸部１９の高さが、ＬＳＩチップ１３のバンプ１３ａの高さより低く形成されているから、接合後においてＬＳＩチップ１３のバンプ１３ａとＬＳＩ用端子１６の接続面１６ａとの間に両者を離間させようとする力が生じないので、接合の信頼性が損なわれることがない。言い換えると、ＬＳＩチップ１３のバンプ１３ａとＬＳＩ用端子１６との電気的な接続を確実に行うことができる。
【００３４】
本実施形態のＬＳＩチップ実装可撓配線板１１によれば、ＬＳＩチップ１３のバンプ１３ａと外周面との距離が２００μｍ以上である場合、間隔保持手段２０がより有効に機能する。
【００３５】
すなわち、本実施形態のＬＳＩチップ実装可撓配線板１１によれば、ＬＳＩチップ１３のバンプ１３ａと外周面との距離を２００μｍ、３５０μｍとした場合においてＬＳＩ用端子６間の短絡が生じないのに対し、間隔保持手段２０が設けられていない従来のＬＳＩチップ実装可撓配線板１においては、ＬＳＩチップ１３のバンプ１３ａと外周面との距離が５０μｍ、１００μｍ、１５０μｍの場合にはＬＳＩ用端子６間の短絡が生じないものの、距離が２００μｍ、３５０μｍの場合にはＬＳＩ用端子６間の短絡が生じるという実験結果により確認することができた。なお、サンプル数は１１個で、従来品における距離２００μｍにおける短絡の発生数は１／１１個、距離３５０μｍにおける短絡の発生は５／１１個であった。
【００３６】
したがって、従来のＬＳＩチップ実装可撓配線板１１においては、ＬＳＩチップ１３のバンプ１３ａと外周面との距離を少なくとも２００μｍ未満とする設計上の制約があるのに対して、本実施形態においてはこのような制約が無く、設計上の自由度を向上することができる。このことは、従来不可能であった、近年のより多くの回路を配置したサイズの大きなＬＳＩチップの実装を容易に行うことができることになる。
【００３７】
なお、本実施形態のＬＳＩチップ実装可撓配線板１１において、ＬＳＩ用端子１６の入力側端子には、図３に示すように、両端に高い電位差が印可される端子がある場合、この高電位差間では水分の浸入により電蝕が発生しやすい。水分の浸入は、図４に示すように、樹脂製接合材２１と絶縁膜１７との界面、または樹脂製接合材２１とＬＳＩチップ１３との界面からが主であり、絶縁膜１７の際は水分が最も蓄積される個所となる。したがって、図３に示すように、絶縁膜１７の開口１８から延出される凸部１９の形成位置を、高電位差のかかる端子のどちらか一方とすることで、凸部１９によって覆われていない図３右側の他方の端子で水分の浸入により腐食が発生しても、マイグレーションを起こす導電性物質、例えば銅イオンが凸部１９により遮られ、図３左側のもう片側の端子に到達するのを遅らせることができるという副次的効果を奏する。すなわち、リーク不良に関して遅延効果がある。なお、両方の端子に凸部１９を設けた場合、水分の浸入に対して効果があるため、この場合は、腐食および電蝕の両者をともに防止するという副次的効果を奏する。
【００３８】
また、本発明は前記実施形態に限定されるものではなく、必要に応じて種々変更することができる。
【００３９】
【発明の効果】
以上説明したように請求項１に係る本発明のＬＳＩチップ実装可撓配線板によれば、間隔保持手段は、ＬＳＩチップを搭載した際に、ＬＳＩチップとＬＳＩ用端子とが接触したり、ＬＳＩチップとＬＳＩ用端子とが必要以上に接近するのを確実かつ容易に防止することができるなどの極めて優れた効果を奏する。さらに、間隔保持手段を、絶縁膜を開口の端面から延出させてなる凸部とすることで、間隔保持手段を容易に設けることができるなどの極めて優れた効果を奏する。また、凸部の形成位置を、高電位差のかかる端子のどちらか一方とすることで、凸部によって覆われていない他方の端子で水分の浸入により腐食が発生しても、マイグレーションを起こす導電性物質により遮られ、一方の端子に到達するのを遅らせることができる。したがって、安定した機能を確実に保持することができるなどの極めて優れた効果を奏する。
【００４１】
また、請求項２に係る本発明のＬＳＩチップ実装可撓配線板によれば、ＬＳＩチップのバンプとＬＳＩ用端子との電気的な接続を確実に行うことができるなどの極めて優れた効果を奏する。
【００４３】
また、請求項３に係る本発明のＬＳＩチップ実装可撓配線板によれば、間隔保持手段がより有効に機能するなどの極めて優れた効果を奏する。
【図面の簡単な説明】
【図１】 本発明に係るＬＳＩチップ実装可撓配線板の実施形態の要部を示す拡大縦断面図
【図２】 図１のＬＳＩチップ実装可撓配線板のＬＳＩチップの搭載部分をＬＳＩチップを除いて示す概略平面図
【図３】 図１のＬＳＩチップ実装可撓配線板のＬＳＩ用端子の入力側端子における高電位差のかかる２つの端子を示す拡大概略平面図
【図４】 図１のＬＳＩチップ実装可撓配線板における水分の浸入を示す概略断面図
【図５】 従来のＬＳＩチップ実装可撓配線板の要部の構成を示す拡大縦断面図
【図６】 図６のＬＳＩチップ実装可撓配線板のＬＳＩチップの搭載部分をＬＳＩチップを除いて示す概略平面図
【図７】 従来のＬＳＩチップ実装可撓配線板における可撓配線板の反りによるＬＳＩチップの外周部とＬＳＩ用端子との接触状況を示す拡大縦断面図
【符号の説明】
１１ ＬＳＩチップ実装可撓配線板
１２ 可撓配線板
１３ ＬＳＩチップ
１３ａ バンプ
１４ 絶縁性基板
１５ 配線パターン
１６ ＬＳＩ用端子
１６ａ 接続面
１７ 絶縁膜
１８ 開口
１９ 凸部
２０ 間隔保持手段
２１ 樹脂製接合材
ＯＳ 搭載側
ＲＳ 背面側
Claims (3)
- 可撓性を具備する絶縁性基板と、この絶縁性基板の一面に形成されている配線パターンと、この配線パターンのうちの少なくとも後にＬＳＩチップが搭載される搭載領域を開口とするように前記配線パターンを部分的に被覆するように形成されている絶縁膜とを備え、前記開口内で配線パターンのＬＳＩ用端子にＬＳＩチップのバンプが異方性導電フィルムを介して電気的に接続されているＬＳＩチップ実装可撓配線板において、
前記開口内に、開口端縁から延出されてなり、ＬＳＩチップ搭載時における前記ＬＳＩ用端子と前記ＬＳＩチップとの最小間隔を保持するための間隔保持手段が設けられ、該間隔保持手段は、前記絶縁膜を前記開口の端面から延出させてなる凸部であって、該凸部の形成位置を高電位差のかかる端子のどちらか一方としていることを特徴とするＬＳＩチップ実装可撓配線板。 - 前記凸部の高さが、前記ＬＳＩチップのバンプの高さより低く形成されていることを特徴とする請求項１に記載のＬＳＩチップ実装可撓配線板。
- 前記ＬＳＩチップが、そのバンプと外周面との距離が２００μｍ以上であることを特徴とする請求項１または２に記載のＬＳＩチップ実装可撓配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002218709A JP3914478B2 (ja) | 2002-07-26 | 2002-07-26 | Ｌｓｉチップ実装可撓配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002218709A JP3914478B2 (ja) | 2002-07-26 | 2002-07-26 | Ｌｓｉチップ実装可撓配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004063689A JP2004063689A (ja) | 2004-02-26 |
| JP3914478B2 true JP3914478B2 (ja) | 2007-05-16 |
Family
ID=31939824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002218709A Expired - Fee Related JP3914478B2 (ja) | 2002-07-26 | 2002-07-26 | Ｌｓｉチップ実装可撓配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3914478B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4844738B2 (ja) * | 2006-11-02 | 2011-12-28 | セイコーエプソン株式会社 | 配線基板の製造方法 |
-
2002
- 2002-07-26 JP JP2002218709A patent/JP3914478B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004063689A (ja) | 2004-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3294740B2 (ja) | 半導体装置 | |
| US7087987B2 (en) | Tape circuit substrate and semiconductor chip package using the same | |
| JP2006339596A (ja) | インタポーザおよび半導体装置 | |
| US20020175410A1 (en) | BGA substrate via structure | |
| US5801449A (en) | Process and substrate for connecting an integrated circuit to another substrate by means of balls | |
| JP3440238B2 (ja) | 液晶表示装置への半導体装置の実装構造およびその半導体装置 | |
| JP2001077228A (ja) | 半導体パッケージ用プリント配線板およびその製造方法 | |
| JP3914478B2 (ja) | Ｌｓｉチップ実装可撓配線板 | |
| JP2004128356A (ja) | 半導体装置 | |
| JP2004221404A (ja) | 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器 | |
| JP2004087936A (ja) | 半導体装置及び半導体装置の製造方法並びに電子機器 | |
| JP3394479B2 (ja) | 半導体装置 | |
| JP2651608B2 (ja) | 電子部品搭載用基板 | |
| JPH10321750A (ja) | 半導体装置および半導体チップを搭載する配線基板の製造方法 | |
| JP2970075B2 (ja) | チップキャリヤ | |
| JP7416607B2 (ja) | 半導体装置 | |
| JPS63244631A (ja) | 混成集積回路装置の製造方法 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JP2830221B2 (ja) | ハイブリッド集積回路のマウント構造 | |
| JP3910937B2 (ja) | 半導体装置 | |
| JP3714388B2 (ja) | 半導体装置及びその製造方法、配線基板、回路基板並びに電子機器 | |
| JP3033541B2 (ja) | Ｔａｂテープ、半導体装置及び半導体装置の製造方法 | |
| JP2865400B2 (ja) | 混成集積回路装置 | |
| JPH0341473Y2 (ja) | ||
| JP3063733B2 (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050725 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061031 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070202 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140209 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |