JP2006339596A - インタポーザおよび半導体装置 - Google Patents

インタポーザおよび半導体装置 Download PDF

Info

Publication number
JP2006339596A
JP2006339596A JP2005165801A JP2005165801A JP2006339596A JP 2006339596 A JP2006339596 A JP 2006339596A JP 2005165801 A JP2005165801 A JP 2005165801A JP 2005165801 A JP2005165801 A JP 2005165801A JP 2006339596 A JP2006339596 A JP 2006339596A
Authority
JP
Japan
Prior art keywords
insulating substrate
thermal
island
semiconductor device
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005165801A
Other languages
English (en)
Other versions
JP4828164B2 (ja
Inventor
Yasumasa Kasuya
泰正 糟谷
Sadamasa Fujii
貞雅 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2005165801A priority Critical patent/JP4828164B2/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to CN2006800201220A priority patent/CN101194360B/zh
Priority to PCT/JP2006/311099 priority patent/WO2006132151A1/ja
Priority to KR1020077028545A priority patent/KR20080014004A/ko
Priority to US11/921,573 priority patent/US8022532B2/en
Priority to TW095120063A priority patent/TW200705621A/zh
Publication of JP2006339596A publication Critical patent/JP2006339596A/ja
Priority to US13/043,612 priority patent/US20110156226A1/en
Application granted granted Critical
Publication of JP4828164B2 publication Critical patent/JP4828164B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】絶縁性基板の熱反りの発生を防止することができるインタポーザおよびこれを備える半導体装置を提供する。
【解決手段】インタポーザ２は、絶縁性樹脂からなる絶縁性基板４を備えている。絶縁性基板４の一方面４Ａには、その中央部に、平面視で半導体チップ１とほぼ同じサイズを有する矩形薄板状のアイランド５が形成されている。アイランド５には、たとえば、高融点はんだ（融点が２６０℃以上のはんだ）からなる接合剤７を介して、半導体チップ１の裏面が接合される。また、絶縁性基板４の他方面４Ｂには、その中央部に、アイランド５とほぼ同じ形状を有するサーマルパッド９が、アイランド５と同じ金属材料を用いて形成されている。そして、絶縁性基板４には、アイランド５とサーマルパッド９との間において、それらを熱伝導可能に接続するための複数のサーマルビア１０が貫通して形成されている。
【選択図】 図１

Description

この発明は、インタポーザおよびそのインタポーザを備える半導体装置に関する。
近年、半導体装置を配線基板上に高密度に実装するために、配線基板上への表面実装を可能とした表面実装型パッケージが多用されている。この表面実装型パッケージの代表的なものとして、たとえば、ＢＧＡ（Ball Grid Array）が知られている。
ＢＧＡでは、インタポーザ上に半導体チップが搭載される。インタポーザは、ガラスエポキシ樹脂からなる絶縁性基板を備えている。絶縁性基板の一方面には、半導体チップが接合されるアイランドと、ボンディングワイヤによって半導体チップの表面上のパッドと電気接続される内部端子とが配置されている。また、絶縁性基板の他方面には、実装基板（プリント配線板）上のランド（電極）との電気接続のためのボール状の外部端子が整列して配置されている。そして、絶縁性基板には、その一方面と他方面との間を貫通するスルーホールが形成されている。スルーホールは、金属材料で埋め尽くされており、このスルーホール内の金属を介して、絶縁性基板の一方面上の内部端子と他方面上の外部端子とが電気的に接続されている。
特開２００１−１８１５６３号公報
ところが、絶縁性基板の一方面上と他方面上とで構成が異なるため、半導体装置の周囲の温度が大きく変化すると、絶縁性基板の一方面と他方面との間で熱膨張差が生じ、これに起因して、絶縁性基板に反り（熱反り）を生じるおそれがある。
たとえば、パワーＩＣが作り込まれた半導体チップは、その裏面（半導体基板の裏面）をグランドとして動作する。そのため、パワーＩＣが作り込まれた半導体チップを備える半導体装置にＢＧＡを採用する場合、アイランドと外部端子とを電気的に接続するとともに、導電性を有する接合剤（導電性接合剤）を用いて、半導体チップの裏面をアイランドに接合させなければならない。しかしながら、ＢＧＡが採用された半導体装置ではて、半導体チップをアイランドに接合させるための接合剤として、エポキシ樹脂系接着剤や絶縁ペーストなどの絶縁性接合剤を用いるのが一般的であり、現在のところ、はんだ接合剤のような導電性接合剤を用いたものは提供されていない。はんだ接合剤を用いた場合、リフローが必須となるが、そのリフロー時に、半導体チップが載置されたインタポーザが高温（たとえば、２６０℃程度）に加熱されると、絶縁性基板の一方面における熱膨張量と他方面における熱膨張量とに差が生じ、絶縁性基板に反りを生じてしまう。
そこで、この発明の目的は、絶縁性基板の熱反りの発生を防止することができるインタポーザおよびこれを備える半導体装置を提供することである。
上記の目的を達成するための請求項１記載の発明は、半導体チップとともに半導体装置に備えられ、当該半導体装置の実装基板への実装時に、前記半導体チップと前記実装基板との間に介在されるインタポーザであって、絶縁性樹脂からなる絶縁性基板と、前記絶縁性基板の一方面上に形成され、前記半導体チップの裏面が接合剤を介して接合されるアイランドと、前記絶縁性基板の前記一方面と反対側の他方面上において、前記アイランドに対して前記絶縁性基板を挟んでほぼ対向する位置に形成されたサーマルパッドと、前記絶縁性基板の前記一方面と前記他方面との間を貫通して形成され、前記アイランドと前記サーマルパッドとを熱伝導可能に接続するサーマルビアとを含むことを特徴としている。
この構成によれば、絶縁性基板の一方面には、アイランドが配置され、その反対側の他方面には、アイランドと絶縁性基板を挟んでほぼ対向する位置にサーマルパッドが配置されている。そして、アイランドとサーマルパッドとは、絶縁性基板を貫通するサーマルビアにより熱伝導可能に接続されている。そのため、半導体装置の周囲の温度が急激に変化しても、絶縁性基板の一方面と他方面との間で温度（熱）の均衡を保つことができる。その結果、絶縁性基板の一方面と他方面との間に熱膨張差が生じることを防止することができ、絶縁性基板の熱反りの発生を防止することができる。
とりわけ、サーマルパッドは、アイランドと同じ材料を用いて、アイランドと同じ形状（平面形状および厚み）に形成されていることが好ましい。この場合、半導体装置の周囲の温度変化に対して、絶縁性基板の一方面と他方面との間で温度の均衡を保つことができるとともに、アイランドの熱膨張量／熱収縮量とサーマルパッドの熱膨張量／熱収縮量とを合わせることができる。そのため、絶縁性基板の一方面と他方面との間に熱膨張差が生じることをより確実に防止することができ、絶縁性基板の熱反りの発生を効果的に防止することができる。
また、請求項２記載の発明は、請求項１記載のインタポーザにおいて、前記絶縁性基板の前記一方面上に形成され、前記半導体チップとの電気接続のための内部端子と、前記絶縁性基板の前記他方面上に形成され、前記実装基板上のランドとの電気接続のための外部端子と、前記絶縁性基板の前記一方面と前記他方面との間を貫通して形成され、前記内部端子と前記外部端子とを電気的に接続する端子間接続ビアとをさらに含むことを特徴としている。
この構成によれば、絶縁性基板の一方面上の内部端子と他方面上の外部端子とが、端子間接続ビアによって電気的に接続されている。そのため、外部端子を実装基板上のランドに電気接続することにより、ランドと内部端子との電気的な接続を達成することができ、ひいてはランドと半導体チップとの電気的な接続を達成することができる。
また、請求項３記載の発明は、請求項２記載のインタポーザにおいて、前記サーマルパッド上に形成され、前記半導体装置が前記実装基板に実装された状態で、当該実装基板に当接するサーマルバンプをさらに含むことを特徴としている。
この構成によれば、半導体装置が実装基板に実装された状態で、サーマルパッド上に形成されたサーマルバンプが実装基板に当接する。そのため、サーマルパッドからサーマルバンプを介して実装基板に熱を逃がすことができる。その結果、半導体装置からの放熱性の向上を図ることができる。
また、請求項４記載の発明は、請求項３記載のインタポーザにおいて、前記アイランド、前記サーマルパッド、前記サーマルビアおよび前記サーマルバンプは、いずれも導電性を有しており、前記接合剤は、金属材料からなり、前記サーマルバンプは、前記半導体装置が前記実装基板に実装された状態で、当該実装基板上のグランド端子に当接することを特徴としている。
この構成によれば、アイランド、サーマルパッド、サーマルビアおよびサーマルバンプがいずれも導電性を有し、かつ、接合剤が金属材料からなるので、半導体装置が実装基板に実装されて、サーマルバンプが実装基板上のグランド電極に接続されると、そのグランド電極と半導体チップの裏面とが、サーマルバンプ、サーマルパッド、サーマルビアおよびアイランドを介して電気的に接続される。そのため、半導体装置が実装基板に実装された状態で、半導体チップの裏面をグランド電位とすることができる。したがって、半導体チップとして、パワーＩＣが作り込まれた半導体チップなど、半導体チップの裏面をグランドとするものを用いることができ、その場合に、半導体チップの良好な動作（たとえば、パワーＩＣの動作）を確保することができる。
また、請求項５記載の発明は、請求項４記載のインタポーザにおいて、前記接合剤は、高融点はんだであることを特徴としている。
ここで、高融点はんだとは、融点が２６０℃以上のはんだを言う。
この構成によれば、高融点はんだを用いて、半導体チップの裏面をアイランドに接合する場合、リフローが必要となるが、そのリフロー時に、半導体チップが載置されたインタポーザが２６０℃以上の高温に加熱されても、絶縁性基板の一方面と他方面との間で温度（熱）の均衡を保つことができる。その結果、絶縁性基板の一方面と他方面との間に熱膨張差が生じることを防止することができ、絶縁性基板の熱反りの発生を防止することができる。
また、請求項６記載の発明は、半導体装置において、半導体チップと、絶縁性樹脂からなる絶縁性基板と、前記絶縁性基板の一方面上に形成され、前記半導体チップの裏面が接合剤を介して接合されるアイランドと、前記絶縁性基板の前記一方面と反対側の他方面上において、前記アイランドに対して前記絶縁性基板を挟んでほぼ対向する位置に形成されたサーマルパッドと、前記絶縁性基板の前記一方面と前記他方面との間を貫通して形成され、前記アイランドと前記サーマルパッドとを熱伝導可能に接続するサーマルビアとを含むことを特徴としている。
この構成によれば、請求項１に関連して述べた効果と同様な効果を達成することができる。
また、請求項７記載の発明は、請求項６記載の半導体装置において、前記絶縁性基板の前記一方面上に形成され、前記半導体チップとの電気接続のための内部端子と、前記絶縁性基板の前記他方面上に形成され、前記半導体装置が実装される実装基板上のランドとの電気接続のための外部端子と、前記絶縁性基板の前記一方面と前記他方面との間を貫通して形成され、前記内部端子と前記外部端子とを電気的に接続する端子間接続ビアとをさらに含むことを特徴としている。
この構成によれば、請求項２に関連して述べた効果と同様な効果を達成することができる。
また、請求項８記載の発明は、請求項７記載の半導体装置において、前記サーマルパッド上に形成され、前記半導体装置が前記実装基板に実装された状態で、当該実装基板に当接するサーマルバンプをさらに含むことを特徴としている。
この構成によれば、請求項３に関連して述べた効果と同様な効果を達成することができる。
また、請求項９記載の発明は、請求項８記載の半導体装置において、前記アイランド、前記サーマルパッド、前記サーマルビアおよび前記サーマルバンプは、いずれも導電性を有しており、前記接合剤は、金属材料からなり、前記サーマルバンプは、前記半導体装置が前記実装基板に実装された状態で、当該実装基板上のグランド端子に当接することを特徴としている。
この構成によれば、請求項４に関連して述べた効果と同様な効果を達成することができる。
また、請求項１０記載の発明は、請求項９記載の半導体装置において、前記接合剤は、高融点はんだであることを特徴としている。
ここで、高融点はんだとは、融点が２６０℃以上のはんだを言う。
この構成によれば、請求項５に関連して述べた効果と同様な効果を達成することができる。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る半導体装置の構成を図解的に示す断面図である。この半導体装置は、ＢＧＡ（Ball Grid Array）が採用された半導体装置であり、半導体チップ１と、半導体チップ１が搭載されるインタポーザ２と、半導体チップ１およびインタポーザ２の半導体チップ１に対向する面を封止する封止樹脂３とを備えている。
半導体チップ１の基体をなす半導体基板（たとえば、シリコン基板）には、たとえば、パワーＩＣが作り込まれている。半導体チップ１の最表面は、表面保護膜で覆われており、その周縁部には、複数のパッド（図示せず）が表面保護膜から露出した状態に設けられている。
インタポーザ２は、絶縁性樹脂（たとえば、ガラスエポキシ樹脂）からなる絶縁性基板４を備えている。
絶縁性基板４の一方面（上面）４Ａには、その中央部に、平面視で半導体チップ１とほぼ同じサイズを有する矩形薄板状のアイランド５が形成されている。また、絶縁性基板４の一方面４Ａには、アイランド５を取り囲む周縁部に、複数の内部端子６が形成されている。アイランド５および内部端子６は、たとえば、銅などの金属からなり、導電性を有している。
アイランド５には、たとえば、高融点はんだ（融点が２６０℃以上のはんだ）からなる接合剤７を介して、半導体チップ１の裏面が接合される。また、各内部端子６は、たとえば、金細線からなるボンディングワイヤ８を介して、半導体チップ１の表面の各パッドに接続（ワイヤボンディング）される。これにより、半導体チップ１は、その裏面（半導体基板の裏面）が接合剤７を介してアイランド５と電気的に接続され、内部回路（図示せず）がボンディングワイヤ８を介して内部端子６と電気的に接続される。
一方、絶縁性基板４の他方面（下面）４Ｂには、その中央部（絶縁性基板４を挟んでアイランド５と対向する位置）に、アイランド５とほぼ同じ形状（平面形状および厚み）を有するサーマルパッド９が、アイランド５と同じ金属材料を用いて形成されている。そして、絶縁性基板４には、アイランド５とサーマルパッド９との間において、それらを熱伝導可能に接続するための複数のサーマルビア１０が貫通して形成されている。サーマルビア１０は、たとえば、絶縁性基板４を貫通するビアホールを形成し、このビアホール内を金属材料（たとえば、銅）で埋め尽くすことにより形成されている。これにより、アイランド５とサーマルパッド９とは、複数のサーマルビア１０を介して、熱伝導可能に接続されるとともに、電気的にも接続されている。
また、絶縁性基板４の他方面４Ｂには、サーマルパッド９を取り囲む周縁部に、実装基板（プリント配線板）１１上のランド（電極）１２との電気接続のための複数の外部端子１３が設けられている。外部端子１３は、たとえば、はんだなどの金属材料を用いてボール状に形成されており、絶縁性基板４を挟んで各内部端子６と対向する位置に１つずつ配置され、全体として、図２に示すように、絶縁性基板４の他方面４Ｂの周縁部に沿った四角枠状に整列して並んでいる。そして、外部端子１３とそれに対向する内部端子６とは、絶縁性基板４を貫通する端子間接続ビア１４によって電気的に接続されている。端子間接続ビア１４は、たとえば、絶縁性基板４を貫通するビアホールを形成し、このビアホール内を金属材料（たとえば、銅）で埋め尽くすことにより形成されている。
さらに、絶縁性基板４の他方面４Ｂには、実装基板１１上のグランド電極１５との接続のための複数のサーマルバンプ１６が設けられている。サーマルバンプ１６は、たとえば、はんだなどの金属材料を用いてボール状に形成され、サーマルパッド９上に配置されている。
なお、絶縁性基板４の他方面４Ｂは、ソルダレジスト層１７で覆われている。外部端子１３およびサーマルバンプ１６は、ソルダレジスト層１７から一部が突出した状態に設けられている。
そして、この半導体装置は、絶縁性基板４の他方面４Ｂ側を実装基板１１に対向させて、外部端子１３を実装基板１１上のランド１２に接続することにより、実装基板１１に対する表面実装が達成される。すなわち、絶縁性基板４の一方面４Ａ上の内部端子６と他方面４Ｂ上の外部端子１３とが、端子間接続ビア１４によって電気的に接続されているので、外部端子１３を実装基板１１上のランド１２に接続することにより、ランド１２と内部端子６との電気的な接続を達成することができ、ひいてはランド１２と半導体チップ１との電気的な接続を達成することができる。
さらに、この半導体装置が実装基板１１に実装された状態で、サーマルバンプ１６が実装基板１１上のグランド電極１５に接続されることにより、半導体チップ１の裏面が、高融点はんだからなる接合剤７、アイランド５、サーマルビア１０、サーマルパッド９およびサーマルバンプ１６を介してグランド電極１５と電気的に接続される。これにより、半導体チップ１の裏面をグランド電位とすることができ、半導体チップ１の良好な動作（パワーＩＣの動作）を確保することができる。
このように、半導体チップ１の裏面を高融点はんだからなる接合剤７によってアイランド５に接合する構成では、接合剤７が有する導電性により、半導体チップ１の裏面とアイランド５との電気的な接続を達成することができる。ところが、高融点はんだからなる接合剤７を用いる場合、アイランド５上に接合剤７を配置し（ペースト状の高融点はんだを塗布し）、そのアイランド５上に半導体チップ１の裏面を接合した後に、接合剤７を溶融させるためのリフローが必要になる。このリフロー時には、半導体チップ１およびインタポーザ２が２６０℃以上の高温に加熱される。このとき、絶縁性基板４の一方面４Ａと他方面４Ｂとの間における温度の不均衡が生じ、それによって絶縁性基板４の一方面４Ａと他方面４Ｂとの間に熱膨張差が生じると、絶縁性基板４に熱反りを生じてしまう。
そこで、絶縁性基板４の他方面４Ｂには、アイランドと絶縁性基板を挟んでほぼ対向する位置にサーマルパッドが配置されている。そして、アイランド５とサーマルパッド９とは、絶縁性基板４を貫通するサーマルビア１０によって、熱伝導可能に接続されている。そのため、リフロー時などに、半導体装置の周囲の温度が急激に変化しても、絶縁性基板４の一方面４Ａと他方面４Ｂとの間で温度（熱）の均衡を保つことができる。その結果、絶縁性基板４の一方面４Ａと他方面４Ｂとの間に熱膨張差が生じることを防止することができ、絶縁性基板４の熱反りの発生を防止することができる。
さらに、サーマルパッド９は、アイランド５と同じ金属材料を用いて、アイランド５と同じ形状に形成されているので、半導体装置の周囲の温度変化に対して、絶縁性基板４の一方面４Ａと他方面４Ｂとの間で温度の均衡を保つことができるとともに、アイランド５の熱膨張量／熱収縮量とサーマルパッド９の熱膨張量／熱収縮量とを合わせることができる。そのため、絶縁性基板４の一方面４Ａと他方面４Ｂとの間に熱膨張差が生じることをより確実に防止することができ、絶縁性基板４の熱反りの発生を効果的に防止することができる。
そのうえ、半導体装置が実装基板１１に実装された状態では、サーマルパッド９上に形成されたサーマルバンプ１６が実装基板１１上のグランド電極１５に接続されるので、サーマルパッド９の熱をサーマルバンプ１６を介して実装基板１１に逃がすことができる。
以上、この発明の一実施形態を説明したが、この発明は、他の形態で実施することもできる。たとえば、上述の実施形態では、アイランド５が平面視で半導体チップ１とほぼ同じサイズを有しているとしたが、アイランド５の平面視におけるサイズは、半導体チップ１の平面視におけるサイズよりも大きくてもよいし、逆に小さくてもよい。
また、接合剤７の一例として高融点はんだを取り上げたが、接合剤７は、導電性を有し、かつ、半導体チップ１の裏面をアイランド５に接合（接着）させることができるものであれば、たとえば、銀ペーストであってもよい。
さらにまた、上述の実施形態では、ＢＧＡが採用された半導体装置を取り上げたが、この発明は、絶縁性基板４の他方面４Ｂに複数のランド（薄板状の外部端子）が整列した、いわゆるＬＧＡ（Land Grid Array）が採用された半導体装置に適用されてもよい。また、ＢＧＡやＬＧＡなどの表面実装型パッケージに限らず、実装基板に形成されたスルーホールに半導体装置のリードを挿入して、半導体装置の実装基板への実装が達成されるタイプの挿入型実装パッケージが採用された半導体装置に適用されてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
この発明の一実施形態に係る半導体装置の構成を図解的に示す断面図である。 図１に示す半導体装置の実装基板に対向する面の図解的な平面図である。
符号の説明
１ 半導体チップ
２ インタポーザ
４ 絶縁性基板
４Ａ 一方面
４Ｂ 他方面
５ アイランド
６ 内部端子
７ 接合剤
９ サーマルパッド
１０ サーマルビア
１１ 実装基板
１２ ランド
１３ 外部端子
１４ 端子間接続ビア
１５ グランド電極
１６ サーマルバンプ

Claims (10)

  1. 半導体チップとともに半導体装置に備えられ、当該半導体装置の実装基板への実装時に、前記半導体チップと前記実装基板との間に介在されるインタポーザであって、
    絶縁性樹脂からなる絶縁性基板と、
    前記絶縁性基板の一方面上に形成され、前記半導体チップの裏面が接合剤を介して接合されるアイランドと、
    前記絶縁性基板の前記一方面と反対側の他方面上において、前記アイランドに対して前記絶縁性基板を挟んでほぼ対向する位置に形成されたサーマルパッドと、
    前記絶縁性基板の前記一方面と前記他方面との間を貫通して形成され、前記アイランドと前記サーマルパッドとを熱伝導可能に接続するサーマルビアとを含むことを特徴とする、インタポーザ。
  2. 前記絶縁性基板の前記一方面上に形成され、前記半導体チップとの電気接続のための内部端子と、
    前記絶縁性基板の前記他方面上に形成され、前記実装基板上のランドとの電気接続のための外部端子と、
    前記絶縁性基板の前記一方面と前記他方面との間を貫通して形成され、前記内部端子と前記外部端子とを電気的に接続する端子間接続ビアとをさらに含むことを特徴とする、請求項１記載のインタポーザ。
  3. 前記サーマルパッド上に形成され、前記半導体装置が前記実装基板に実装された状態で、当該実装基板に当接するサーマルバンプをさらに含むことを特徴とする、請求項２記載のインタポーザ。
  4. 前記アイランド、前記サーマルパッド、前記サーマルビアおよび前記サーマルバンプは、いずれも導電性を有しており、
    前記接合剤は、金属材料からなり、
    前記サーマルバンプは、前記半導体装置が前記実装基板に実装された状態で、当該実装基板上のグランド端子に当接することを特徴とする、請求項３記載のインタポーザ。
  5. 前記接合剤は、高融点はんだであることを特徴とする、請求項４記載のインタポーザ。
  6. 半導体チップと、
    絶縁性樹脂からなる絶縁性基板と、
    前記絶縁性基板の一方面上に形成され、前記半導体チップの裏面が接合剤を介して接合されるアイランドと、
    前記絶縁性基板の前記一方面と反対側の他方面上において、前記アイランドに対して前記絶縁性基板を挟んでほぼ対向する位置に形成されたサーマルパッドと、
    前記絶縁性基板の前記一方面と前記他方面との間を貫通して形成され、前記アイランドと前記サーマルパッドとを熱伝導可能に接続するサーマルビアとを含むことを特徴とする、半導体装置。
  7. 前記絶縁性基板の前記一方面上に形成され、前記半導体チップとの電気接続のための内部端子と、
    前記絶縁性基板の前記他方面上に形成され、前記半導体装置が実装される実装基板上のランドとの電気接続のための外部端子と、
    前記絶縁性基板の前記一方面と前記他方面との間を貫通して形成され、前記内部端子と前記外部端子とを電気的に接続する端子間接続ビアとをさらに含むことを特徴とする、請求項６記載の半導体装置。
  8. 前記サーマルパッド上に形成され、前記半導体装置が前記実装基板に実装された状態で、当該実装基板に当接するサーマルバンプをさらに含むことを特徴とする、請求項７記載の半導体装置。
  9. 前記アイランド、前記サーマルパッド、前記サーマルビアおよび前記サーマルバンプは、いずれも導電性を有しており、
    前記接合剤は、金属材料からなり、
    前記サーマルバンプは、前記半導体装置が前記実装基板に実装された状態で、当該実装基板上のグランド端子に当接することを特徴とする、請求項８記載の半導体装置。
  10. 前記接合剤は、高融点はんだであることを特徴とする、請求項９記載の半導体装置。
JP2005165801A 2005-06-06 2005-06-06 インタポーザおよび半導体装置 Active JP4828164B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005165801A JP4828164B2 (ja) 2005-06-06 2005-06-06 インタポーザおよび半導体装置
PCT/JP2006/311099 WO2006132151A1 (ja) 2005-06-06 2006-06-02 インタポーザおよび半導体装置
KR1020077028545A KR20080014004A (ko) 2005-06-06 2006-06-02 인터포저 및 반도체 장치
US11/921,573 US8022532B2 (en) 2005-06-06 2006-06-02 Interposer and semiconductor device
CN2006800201220A CN101194360B (zh) 2005-06-06 2006-06-02 接插件及半导体装置
TW095120063A TW200705621A (en) 2005-06-06 2006-06-06 Interposer and semiconductor device
US13/043,612 US20110156226A1 (en) 2005-06-06 2011-03-09 Interposer and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005165801A JP4828164B2 (ja) 2005-06-06 2005-06-06 インタポーザおよび半導体装置

Publications (2)

Publication Number Publication Date
JP2006339596A true JP2006339596A (ja) 2006-12-14
JP4828164B2 JP4828164B2 (ja) 2011-11-30

Family

ID=37559854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005165801A Active JP4828164B2 (ja) 2005-06-06 2005-06-06 インタポーザおよび半導体装置

Country Status (2)

Country Link
JP (1) JP4828164B2 (ja)
CN (1) CN101194360B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088293A (ja) * 2005-09-22 2007-04-05 Fujitsu Ltd 基板の反り低減構造および基板の反り低減方法
KR100839075B1 (ko) 2007-01-03 2008-06-19 삼성전자주식회사 아이씨 패키지 및 그 제조방법
US20110156226A1 (en) * 2005-06-06 2011-06-30 Rohm Co., Ltd. Interposer and semiconductor device
US8304789B2 (en) 2009-01-23 2012-11-06 Everlight Electronics Co., Ltd. Light emitting diode package
US8975529B2 (en) 2010-03-31 2015-03-10 Kyocera Corporation Interposer and electronic device using the same

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8897046B2 (en) 2009-12-25 2014-11-25 Rohm Co., Ltd. DC voltage conversion module, semiconductor module, and method of making semiconductor module
US8227840B2 (en) * 2010-11-24 2012-07-24 Nanya Technology Corp. Integrated circuit device and method of forming the same
KR20120082190A (ko) * 2011-01-13 2012-07-23 삼성엘이디 주식회사 발광소자 패키지
US9554453B2 (en) 2013-02-26 2017-01-24 Mediatek Inc. Printed circuit board structure with heat dissipation function
TWI535346B (zh) * 2014-12-10 2016-05-21 上海兆芯集成電路有限公司 線路基板和封裝結構
US9515017B2 (en) 2014-12-18 2016-12-06 Intel Corporation Ground via clustering for crosstalk mitigation
KR102486558B1 (ko) * 2015-06-24 2023-01-10 삼성전자주식회사 회로 기판 및 이를 구비한 반도체 패키지
US9922920B1 (en) * 2016-09-19 2018-03-20 Nanya Technology Corporation Semiconductor package and method for fabricating the same
US9978731B1 (en) * 2016-12-28 2018-05-22 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module
US10971461B2 (en) 2018-08-16 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
DE102019121191B4 (de) 2018-08-16 2022-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung und herstellungsverfahren
CN111834329B (zh) * 2020-06-30 2021-12-24 江苏长电科技股份有限公司 一种半导体封装结构及其制造方法
CN113224033A (zh) * 2021-04-23 2021-08-06 中国电子科技集团公司第二十九研究所 一种基于bga封装的收发模块

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139226A (ja) * 1994-11-04 1996-05-31 Sony Corp 半導体回路装置及びその回路実装方法
JPH11121643A (ja) * 1997-10-09 1999-04-30 Hitachi Ltd 半導体装置
JP2003297966A (ja) * 2002-03-29 2003-10-17 Mitsubishi Electric Corp 半導体装置
JP2005057099A (ja) * 2003-08-06 2005-03-03 Renesas Technology Corp 半導体装置およびその製造方法
JP2005101366A (ja) * 2003-09-25 2005-04-14 Kyocera Corp 高周波モジュール
JP2005101365A (ja) * 2003-09-25 2005-04-14 Kyocera Corp 電子装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139226A (ja) * 1994-11-04 1996-05-31 Sony Corp 半導体回路装置及びその回路実装方法
JPH11121643A (ja) * 1997-10-09 1999-04-30 Hitachi Ltd 半導体装置
JP2003297966A (ja) * 2002-03-29 2003-10-17 Mitsubishi Electric Corp 半導体装置
JP2005057099A (ja) * 2003-08-06 2005-03-03 Renesas Technology Corp 半導体装置およびその製造方法
JP2005101366A (ja) * 2003-09-25 2005-04-14 Kyocera Corp 高周波モジュール
JP2005101365A (ja) * 2003-09-25 2005-04-14 Kyocera Corp 電子装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110156226A1 (en) * 2005-06-06 2011-06-30 Rohm Co., Ltd. Interposer and semiconductor device
JP2007088293A (ja) * 2005-09-22 2007-04-05 Fujitsu Ltd 基板の反り低減構造および基板の反り低減方法
JP4585416B2 (ja) * 2005-09-22 2010-11-24 富士通株式会社 基板の反り低減構造および基板の反り低減方法
KR100839075B1 (ko) 2007-01-03 2008-06-19 삼성전자주식회사 아이씨 패키지 및 그 제조방법
US8304789B2 (en) 2009-01-23 2012-11-06 Everlight Electronics Co., Ltd. Light emitting diode package
US8975529B2 (en) 2010-03-31 2015-03-10 Kyocera Corporation Interposer and electronic device using the same

Also Published As

Publication number Publication date
CN101194360B (zh) 2012-07-25
CN101194360A (zh) 2008-06-04
JP4828164B2 (ja) 2011-11-30

Similar Documents

Publication Publication Date Title
JP4828164B2 (ja) インタポーザおよび半導体装置
KR20080014004A (ko) 인터포저 및 반도체 장치
JP2008091714A (ja) 半導体装置
JPH11297889A (ja) 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
TW201537719A (zh) 堆疊型半導體封裝
JP2000269369A (ja) 半導体装置
US9271388B2 (en) Interposer and package on package structure
CN105321908A (zh) 半导体器件及半导体器件的制造方法
JP2007142097A (ja) 半導体装置
JP4777692B2 (ja) 半導体装置
KR20000011282A (ko) 반도체장치및그제조방법
KR20080017162A (ko) 솔더링 플럭스 및 언더 필 수지층을 구비하는 반도체 소자실장 구조체 및 반도체 소자 실장 방법
JP2009105209A (ja) 電子装置及びその製造方法
JP2007059486A (ja) 半導体装置及び半導体装置製造用基板
KR20110028939A (ko) 솔더 볼 및 반도체 패키지
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JP2008098285A (ja) 半導体装置
TW417265B (en) Low-cost surface-mount compatible land-grid array (lga) chips cale package (csp) for packaging solder-bumped flip chips
JP3394479B2 (ja) 半導体装置
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JPH11220055A (ja) Ｂｇａ型半導体装置及び該装置に用いるスティフナー
JP5372235B2 (ja) 半導体装置および半導体装置実装体
KR20030012994A (ko) 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지
TWM553878U (zh) 電子封裝件及其封裝基板
JP2006332465A (ja) チップオンフィルム半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110914

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4828164

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250