TWM553878U - 電子封裝件及其封裝基板 - Google Patents

電子封裝件及其封裝基板 Download PDF

Info

Publication number
TWM553878U
TWM553878U TW106212470U TW106212470U TWM553878U TW M553878 U TWM553878 U TW M553878U TW 106212470 U TW106212470 U TW 106212470U TW 106212470 U TW106212470 U TW 106212470U TW M553878 U TWM553878 U TW M553878U
Authority
TW
Taiwan
Prior art keywords
substrate
package
substrate body
electronic
package substrate
Prior art date
Application number
TW106212470U
Other languages
English (en)
Inventor
劉智文
邱柏翰
Original Assignee
恆勁科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 恆勁科技股份有限公司 filed Critical 恆勁科技股份有限公司
Priority to TW106212470U priority Critical patent/TWM553878U/zh
Publication of TWM553878U publication Critical patent/TWM553878U/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

一種電子封裝件，其封裝基板之側面係為非平直面，以外露該封裝基板之線路，因而能設置晶片於該側面上，故能大幅增加該封裝基板之使用空間，以提升該電子封裝件之使用性。

Description

電子封裝件及其封裝基板
本創作係有關一種電子封裝件，尤指一種側面呈非平直面之封裝基板。
隨著半導體封裝技術的演進，半導體裝置(Semiconductor device)已開發出不同的封裝型態，其中，球柵陣列式(Ball grid array，簡稱BGA)，例如PBGA、EBGA、FCBGA等，為一種先進的半導體封裝技術，其特點在於採用一封裝基板來安置半導體元件，並於該封裝基板背面植置多數個成柵狀陣列排列之銲球(Solder ball)，並藉該些銲球將整個封裝單元銲結並電性連接至外部電子裝置，使相同單位面積之承載件上可容納更多輸入/輸出連接端(I/O connection)以符合高度集積化(Integration)之半導體晶片之需求。
如第1圖所示，習知覆晶式半導體封裝件1係具有一半導體晶片11及供該半導體晶片11設置其上之一封裝基板10。具體地，該半導體晶片11之焊墊係藉由回銲銲錫材料以覆晶結合至該封裝基板10上側，且該封裝基板10下側係植設複數焊錫球12，以接置一電路板(圖未示)。
惟，習知半導體封裝件1中，該封裝基板10係為矩形體且其前後左右側之表面並無電性接點，使該封裝基板10之使用空間有限，致使僅能於該封裝基板10之上側裝設該半導體晶片11，而於該封裝基板10之下側植設該焊錫球12，故該封裝基板10上無法增設晶片，進而難以提升該半導體封裝件1之使用性。
再者，該封裝基板10之前後左右側之表面並無電性接點，因而無法將複數該封裝基板10進行連結作應用，故當該封裝基板10為矩形體時，該封裝基板10無法依據組裝環境作變化，致使後續應用該半導體封裝件1製作產品時，該產品需預留空間以迴避該封裝基板10而避免損壞該半導體封裝件1，導致該產品內部無法有效利用空間。
因此，如何克服習知技術中之種種問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之缺失，本創作提供一種封裝基板，係包括：至少一基板本體，係具有相對之第一表面與第二表面、及鄰接該第一與第二表面之側面；以及該側面係為非平直面。
本創作復提供一種電子封裝件，係包括：封裝基板，係包含至少一基板本體，該基板本體具有相對之第一表面與第二表面、及鄰接該第一與第二表面之側面，且該側面係為非平直面；以及電子元件，係設於該基板本體上。
前述之電子封裝件中，該電子元件係設於該基板本體 之側面、第一表面及/或第二表面上。
前述之電子封裝件及其封裝基板中，該基板本體係包含相結合之線路部及絕緣部，且該線路部外露於該基板本體。
前述之電子封裝件及其封裝基板中，該側面係相對該第一表面及/或第二表面傾斜。
前述之電子封裝件及其封裝基板中，該側面係為曲面。
前述之電子封裝件及其封裝基板中，該封裝基板係包含複數該基板本體，且其中一該基板本體之側面係結合至另一該基板本體之側面。
由上可知，本創作之電子封裝件及其封裝基板，主要藉由該基板本體之側面呈非平直面之設計，以外露出該基板本體之線路部，俾供作為電性接點，故相較於習知技術，該封裝基板之側面能設置電子元件，因而能大幅增加使用空間，進而能提升該電子封裝件之使用性。
再者，由於該基板本體之側面係為非平直面，故可將至少兩基板本體以其側面相結合，以作為能依組裝環境作變化之電子封裝件(封裝基板)，故相較於習知技術，後續應用本創作之電子封裝件製作產品時，該電子封裝件之外觀可配合各種產品作改變，因而產品無需預留用以迴避該封裝基板之空間，進而能有效利用該產品內部之空間。
1‧‧‧半導體封裝件
10,2a,4a,4b,4c,4d‧‧‧封裝基板
11‧‧‧半導體晶片
12‧‧‧焊錫球
2,4‧‧‧電子封裝件
20‧‧‧基板本體
20a‧‧‧第一表面
20b‧‧‧第二表面
20c,20c’,20c”,20d‧‧‧側面
21‧‧‧電子元件
22‧‧‧導電元件
3a‧‧‧第一線路部
3b‧‧‧第二線路部
3c‧‧‧絕緣部
30‧‧‧承載板
30a‧‧‧金屬材
31‧‧‧第一線路層
32‧‧‧第一導電柱
33‧‧‧第一絕緣層
34‧‧‧第二線路層
35‧‧‧第二導電柱
36‧‧‧第二絕緣層
40‧‧‧導電體
第1圖係為習知半導體封裝件之立體示意圖； 第2圖係為本創作之電子封裝件之立體示意圖；第2’圖係為第2圖之另一實施例之前側平面示意圖；第2A至2E圖係為第2圖之不同態樣之前側平面示意圖；第3A至3D圖係為本創作之封裝基板之製法之剖面示意圖；第4A至4C圖係為本創作之電子封裝件之其它不同實施例之前側平面示意圖；以及第4D圖係為本創作之電子封裝件之其它不同實施例之上側平面示意圖。
以下藉由特定的具體實施例說明本創作之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本創作之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本創作可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本創作所能產生之功效及所能達成之目的下，均應仍落在本創作所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“第一”、“第二”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本創作可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦 視為本創作可實施之範疇。
第2圖係為本創作之電子封裝件2之立體示意圖。如第2圖所示，所述之電子封裝件2係包括：一封裝基板2a、以及至少一設於該封裝基板2a上之電子元件21。
所述之封裝基板2a係包含一基板本體20，該基板本體20具有相對之第一表面20a與第二表面20b、及鄰接該第一與第二表面20a,20b之側面20c,20d，且該側面20c係為非平直面。換言之，本創作之該封裝基板2a具有至少一為非平直面之側面。
於本實施例中，於該基板本體20之左右兩側，該側面20c係相對該第一表面20a及第二表面20b傾斜，其中，傾斜之角度大約30至60度，較佳為45度。應可理解地，雖然於本實施例中，該基板本體20之前後兩側面20d係為平直面(亦即相對該第一表面20a及第二表面20b大致垂直)，但於其它實施例中，亦可依需求呈非平直面。
再者，可依需求設計斜面位置，並無特別限制。如第2圖所示，於該基板本體20之同一側，該側面20c係同時相對該第一表面20a及第二表面20b傾斜，以形成三角形。
或者，如第2A圖所示，於該基板本體20之左右兩側之其中一側，該側面20c係局部(鄰接該第一表面20a之部分)相對該第一表面20a傾斜，而於另一側，該側面20c係局部(鄰接該第二表面20b之部分)相對該第二表面20b傾斜，且該些側面20c係朝同方向傾斜。如第2B圖所示，於該基板本體20之左右兩側，該些側面20c係整面朝同方 向傾斜。
或者，如第2C圖所示，於該基板本體20之左右兩側，該側面20c均局部(鄰接該第一表面20a之部分)相對該第一表面20a朝不同方向傾斜。如第2D圖所示，於該基板本體20之左右兩側，該側面20c均整面相對該第一表面20a朝不同方向傾斜。
或者，如第2E圖所示，於該基板本體20之左右兩側之其中一側，該側面20c係局部相對該第一表面20a傾斜，而於另一側，該側面20c”係為平直面。
又，第2圖所示側面20c亦可作變化，如第2’圖所示，該側面20c’係為曲面，其中，該曲面可例如為弧面、球面或其它形式，且該曲面之方式亦可應用於第2A至2E圖所示之側面20c之實施例中。
所述之電子元件21係設於該基板本體20之側面20c,20c’及第一表面20a上。
於本實施例中，該電子元件21係為主動元件、被動元件或其二者組合，且該主動元件係例如半導體晶片，而該被動元件係例如電阻、電容及電感。例如，該電子元件21係為半導體晶片，其可藉由複數如銲錫材料之導電凸塊(圖略)以覆晶方式設於該基板本體20上並電性連接該基板本體20；或者，該電子元件21可藉由複數銲線(圖略)以打線方式電性連接該基板本體20。然而，有關該電子元件電性連接該基板本體20之方式不限於上述。
再者，該基板本體20之第二表面20b可植設複數如焊 球或金屬柱之導電元件22，以接置一電路板(圖未示)。應可理解地，該電子元件21亦可依需求設於該基板本體20之第二表面20b上(見第4B及4C圖)。
第3A至3D圖係為本創作之封裝基板2a之製法之剖視示意圖。於本實施例中，該封裝基板2a係為晶片尺寸覆晶封裝(flip-chip chip scale package，簡稱FCCSP)用之無核心層式(coreless)載板，但不限於此型式。
如第3A圖所示，藉由圖案化製程，以形成一第一線路部3a於一承載板30上。
於本實施例中，該承載板30係為基材，例如銅箔基板，但無特別限制，本實施例係以銅箔基板作說明，其兩側具有含銅之金屬材30a。
再者，該第一線路部3a係包含相堆疊結合之第一線路層31及複數第一導電柱32，且該些第一導電柱32係接觸且電性連接該第一線路層31。
如第3B圖所示，形成一第一絕緣層33於該承載板30上，且該些第一導電柱32外露於該第一絕緣層33。
於本實施例中，該第一絕緣層33係以鑄模方式、塗佈方式或壓合方式形成於該承載板30上，且形成該第一絕緣層33之材質係為介電材料，該介電材料可為環氧樹脂(Epoxy)，且該環氧樹脂更包含鑄模化合物(Molding Compound)或底層塗料(Primer)，如環氧模壓樹脂(Epoxy Molding Compound，簡稱EMC)，其中，該環氧模壓樹脂係含有充填物(filler)，例如二氧化矽、氧化鋁、難燃劑、如 矽橡膠之低應力劑、如三級胺之硬化促進劑、偶合劑等，且該充填物之含量為70至90wt%。
如第3C圖所示，依需求形成一增層結構於該第一絕緣層33與該些第一導電柱32上。
於本實施例中，該增層結構係包含第二線路部3b與第二絕緣層36。該第二線路部3b係包含相堆疊結合之第二線路層34及複數第二導電柱35，且該些第二導電柱35係接觸且電性連接該第二線路層35。該第二絕緣層36係形成於該第一絕緣層33上以包覆該該第二線路部3b，並使該第一絕緣層33與該第二絕緣層33作為絕緣部3c。
再者，該第二絕緣層36係以鑄模方式、塗佈方式或壓合方式形成者，且形成該第二絕緣層36之材質係為如環氧樹脂之介電材料，其材質可與該第一絕緣層33之材質相同或不相同。
如第3D圖所示，移除全部該承載板30。接著，將該基板本體20之側面20c加工，以製成一具有至少一側面20c呈斜面之封裝基板2a(如第2圖所示)，且該第一線路部3a及/或該第二線路部3b係外露於該斜面，以電性連接該電子元件21。
因此，本創作之封裝基板2a係具有至少一側面20c,20c’呈非平直面，以外露出該第一線路部3a及/或該第二線路部3b而作為電性接點，故相較於習知技術，該封裝基板2a之側面20c,20c’能設置電子元件21，因而能大幅增加使用空間，以利於增設晶片，進而能提升該電子封 裝件2之使用性。
再者，由於該基板本體20之側面20c,20c’係為非平直面，故可將至少兩基板本體20以其側面20c,20c’相結合，以作為能依組裝環境作變化之電子封裝件4(如第4A至4D圖所示之封裝基板4a,4b,4c,4d)。
具體地，如第4A圖所示之封裝基板4a，係將兩具有相同斜面位置的基板本體20以互補方式藉由導電體40(如導電凸塊或導電膠)相結合。
或者，如第4B圖所示之封裝基板4b，係將兩具有相同斜面位置的基板本體20並排以令兩斜面產生缺口，再將另一種具有不同斜面位置的基板本體20直立插設於該缺口中，以藉由導電體40(如導電凸塊或導電膠)電性結合該兩具有相同斜面位置的基板本體20。
或者，如第4C所示之封裝基板4c，係將兩具有相同斜面位置的基板本體20間隔排設以令兩斜面之間產生較大的置放區，再將另一種具有不同斜面位置的基板本體20躺置平放於該置放區中，以藉由導電體40(如導電凸塊或導電膠)電性結合該兩具有相同斜面位置的基板本體20。應可理解地，由於該兩具有相同斜面位置的基板本體20採用第2C圖所示之態樣，故有利於將位於該平躺於該置放區中之基板本體20之第二表面20b上的電子元件21容置於該兩具有相同斜面位置的基板本體20之間。
或者，如第4D圖所示之封裝基板4d，係將四個具有相同斜面位置的基板本體20環繞排設以形成環狀封裝基 板4d，且藉由導電體40(如導電凸塊或導電膠)電性結合該些基板本體20，並使該導電元件22朝向四周(前後左右方向)而非朝向下方。
因此，本創作之基板本體20係於呈現非平直面之側面20c,20c’上形成有電性接點，因而複數該基板本體20能以其呈現非平直面之側面20c,20c’進行連結作應用，使該封裝基板4a,4b,4c,4d能依據組裝環境作變化，故相較於習知技術，後續應用本創作之電子封裝件4製作產品時，該電子封裝件4之外觀可配合各種產品作改變，因而產品無需預留用以迴避該封裝基板4a,4b,4c,4d之空間，進而能有效利用該產品內部之空間。
上述實施例係用以例示性說明本創作之原理及其功效，而非用於限制本創作。任何熟習此項技藝之人士均可在不違背本創作之精神及範疇下，對上述實施例進行修改。因此本創作之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧電子封裝件
2a‧‧‧封裝基板
20‧‧‧基板本體
20a‧‧‧第一表面
20b‧‧‧第二表面
20c,20d‧‧‧側面
21‧‧‧電子元件
22‧‧‧導電元件

Claims (11)

  1. 一種封裝基板，係包括：至少一基板本體，係具有相對之第一表面與第二表面、及鄰接該第一與第二表面之側面；以及該側面係為非平直面。
  2. 如申請專利範圍第1項所述之封裝基板，其中，該基板本體係包含相結合之線路部及絕緣部，且該線路部外露於該基板本體。
  3. 如申請專利範圍第1項所述之封裝基板，其中，該側面係相對該第一表面及/或第二表面傾斜。
  4. 如申請專利範圍第1項所述之封裝基板，其中，該側面係為曲面。
  5. 如申請專利範圍第1項所述之封裝基板，其中，該基板本體之數量係為複數個，且其中一該基板本體之側面係結合至另一該基板本體之側面。
  6. 一種電子封裝件，係包括：封裝基板，係包含至少一基板本體，該基板本體具有相對之第一表面與第二表面、及鄰接該第一與第二表面之側面，且該側面係為非平直面；以及電子元件，係設於該基板本體上。
  7. 如申請專利範圍第6項所述之電子封裝件，其中，該基板本體係包含相結合之線路部及絕緣部，且該線路部外露於該基板本體。
  8. 如申請專利範圍第6項所述之電子封裝件，其中，該側 面係相對該第一表面及/或第二表面傾斜。
  9. 如申請專利範圍第6項所述之電子封裝件，其中，該側面係為曲面。
  10. 如申請專利範圍第6項所述之電子封裝件，其中，該封裝基板係包含複數該基板本體，且其中一該基板本體之側面係結合至另一該基板本體之側面。
  11. 如申請專利範圍第6項所述之電子封裝件，其中，該電子元件係設於該基板本體之側面、第一表面及/或第二表面上。
TW106212470U 2017-08-23 2017-08-23 電子封裝件及其封裝基板 TWM553878U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW106212470U TWM553878U (zh) 2017-08-23 2017-08-23 電子封裝件及其封裝基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106212470U TWM553878U (zh) 2017-08-23 2017-08-23 電子封裝件及其封裝基板

Publications (1)

Publication Number Publication Date
TWM553878U true TWM553878U (zh) 2018-01-01

Family

ID=61730297

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106212470U TWM553878U (zh) 2017-08-23 2017-08-23 電子封裝件及其封裝基板

Country Status (1)

Country Link
TW (1) TWM553878U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI753686B (zh) * 2020-12-04 2022-01-21 矽品精密工業股份有限公司 電子封裝件及其製法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI753686B (zh) * 2020-12-04 2022-01-21 矽品精密工業股份有限公司 電子封裝件及其製法

Similar Documents

Publication Publication Date Title
US12009343B1 (en) Stackable package and method
JP4828164B2 (ja) インタポーザおよび半導体装置
JP2816028B2 (ja) 半導体装置の製造方法
US20080246135A1 (en) Stacked package module
KR20070010915A (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
TWI778236B (zh) 半導體裝置
US9271388B2 (en) Interposer and package on package structure
CN107785277B (zh) 电子封装结构及其制法
JPH09129670A (ja) フリップチップのための接点高密度型ボール・グリッド・アレー・パッケージ
JP2006093189A5 (zh)
KR20140057982A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US11037913B2 (en) Semiconductor package
KR20190099815A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
TWI619223B (zh) 堆疊的半導體封裝以及其之製造方法
US7772696B2 (en) IC package having IC-to-PCB interconnects on the top and bottom of the package substrate
CN103258818A (zh) 用于细小间距pop结构的系统和方法
US6992380B2 (en) Package for semiconductor device having a device-supporting polymeric material covering a solder ball array area
JP3413147B2 (ja) 多重回線グリッド・アレイ・パッケージ
US20130140664A1 (en) Flip chip packaging structure
KR20130034310A (ko) 인쇄회로기판 어셈블리
CN207116412U (zh) 电子封装件及其封装基板
TWM553878U (zh) 電子封裝件及其封裝基板
KR102578797B1 (ko) 반도체 패키지
KR100533763B1 (ko) 반도체패키지