JPH09129670A - フリップチップのための接点高密度型ボール・グリッド・アレー・パッケージ - Google Patents
フリップチップのための接点高密度型ボール・グリッド・アレー・パッケージInfo
- Publication number
- JPH09129670A JPH09129670A JP8264094A JP26409496A JPH09129670A JP H09129670 A JPH09129670 A JP H09129670A JP 8264094 A JP8264094 A JP 8264094A JP 26409496 A JP26409496 A JP 26409496A JP H09129670 A JPH09129670 A JP H09129670A
- Authority
- JP
- Japan
- Prior art keywords
- package
- substrate
- conductive layer
- conductive
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/163—Connection portion, e.g. seal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
Abstract
グリッド・アレー・パッケージを与えること。 【解決手段】 複数の導電性の接点(20)が、基板
(10)の上側表面上に配置され、半導体デバイスを受
け取り、半導体デバイスと基板(10)との間を電気的
に接触させる。複数の導電性のスルーホール(14)が
基板10内に形成され、その上側表面から下側表面まで
延長し、基板(10)のすべての層の間の電気的接触を
行う。接点(20)とスルーホール(14)との間は、
複数の導電性トレース(24)によって電気的に相互接
続される。Z導電層(30)が基板10の下側表面に付
着される。このZ導電層(30)の下側表面とスルーホ
ール(14)との間の電気的連続性は、所定のピッチに
従ってZ導電層(30)のZ軸に制限される。
Description
パッケージングの分野に関する。更に詳しくは、本発明
は、フリップチップ半導体デバイスのための表面実装
(mount)パッケージングに関する。
パクトな性質のために、現在では、ほとんどすべての電
子装置において用いられている。複雑な構造と小さなサ
イズのために、半導体デバイスは、極度に脆弱である。
半導体デバイスは、従って、典型的には、容易に破壊に
つながりうる摩耗又は衝撃から保護するためにパッケー
ジされている。デバイス自体を保護することと並んで、
半導体のパッケージングは、実現可能な限りコンパクト
でなければならず、また、同時に、パッケージの内部で
のデバイスへの電気的接触が容易でなければならない。
これにより、半導体を含む素子が、比例して更に小型に
なることができる。
ージを可能な限りコンパクトにするために用いられるこ
とが多い。表面実装技術は、半導体の動作には不必要な
ソケットなどのいくつかの部分を除くことにより、パッ
ケージのサイズを小型にする。表面実装技術の1つのタ
イプとして、ボール・グリッド・アレー(BGA)パッ
ケージがある。ボール・グリッド・アレー・パッケージ
は、半導体デバイスがその上に実装される基板を提供す
るだけでなく、半導体デバイスのボンディング・パッド
と回路ボードとの間の電気的な接触も提供する。ボール
・グリッド・アレー・パッケージは、回路ボードの上に
実装される。
は、半導体デバイスの下側表面は、パッケージ基板の上
側表面に付着される。デバイスの上側表面上のボンディ
ング・パッドと基板上の接点(コンタクト)との間が、
電気的に接続される。これらの電気的な接続がなされた
後で、半導体デバイスは、これを保護するために、何ら
かの方法で、封止(エンキャプシュレート)される。特
定の半導体デバイス又はその使用のための環境に応じ
て、デバイスは、例えば、エポキシ樹脂又は密封シール
を用いて、封止され得る。
は、半導体デバイスの反対側の、基板の下側表面上にあ
るハンダ・ボールにより、命名されている。ハンダ・ボ
ールは、グリッド・アレー状に配置されており、回路ボ
ードと接触するために用いられる。パッケージの内部に
は、ハンダ・ボールを、この半導体デバイスが付着して
いるパッケージ基板の上側表面上の接点に電気的に接続
する導電性トレースがある。そのハンダ・ボールが回路
ボードの接点エリア上に来るようにしてパッケージを置
いた後で、パッケージは、ハンダ・ボールを加熱して融
解させることにより回路ボードに付着される。
金又は金の合金のワイヤをボール・グリッド・アレー・
パッケージ上の対応する接点にボンディングすることに
より、半導体デバイスの間の電気的接続が与えられる。
この従来型のワイヤ・ボンディング・プロセスは、いく
つかの短所を有する。第1に、ワイヤ・ボンディング
は、電気信号に過剰なインダクタンスを与えうる。第2
に、ワイヤ・ボンディングは、半導体デバイスの周辺部
にあるボンディング・パッドを必要とする。これは、使
用可能な入力及び出力信号の数に対応する、ダイ上のボ
ンディング・パッドの量を制限する可能性がある。第3
に、ボンディング・パッドが周辺部にあると、パワーを
半導体デバイスの内部に直接に供給することができな
い。
を電気的に接続するもう一つの方法は、ボンディング・
パッドを全く必要としない。この方法では、フリップチ
ップとして知られている特別に設計された集積回路を用
いる。フリップチップは、電気的接続を形成するのに、
ボンディング・ワイヤを必要としない。フリップチップ
は、半導体デバイスの全体の上側表面の周囲に離間して
ボンディング・パッドを有しており、ワイヤ・ボンディ
ングを必要とするより伝統的なデバイスでは通例である
ように主にチップの周辺部にだけあるのとは異なる。フ
リップチップのそれぞれのボンディング・パッド上に
は、小型のハンダ・バンプが配置されている。フリップ
チップの裏面を基板に実装する代わりに、フリップチッ
プは、裏返され、それによって、ハンダ・バンプは、パ
ッケージ基板上の適切に配列された接点と直接に接触す
る。
て、フリップチップのために設計されたパッケージは、
半導体デバイスと基板との間のインダクタンスを著しく
減少させ、これにより、電気信号が、半導体デバイス上
のボンディング・パッドと基板上の接点及びトレースと
の間に、直接に供給されることが可能になる。更には、
フリップチップは、デバイスの周辺部にだけ主にあるの
ではなく半導体デバイスの上側表面全体に亘って離間し
たボンディング・パッドを有しているので、ワイヤ・ボ
ンディングされたチップよりも遙かに多くのボンディン
グ・パッドを有し得る。また、ボンディング・パッドは
フリップチップの内部にも亘って位置しているので、パ
ワーは、デバイスの任意の場所に、直接に供給され得
る。
ボード又はフレックス回路などの多層物質から作られて
いる。基板は、基板の複数の層のそれぞれの上に、要求
されるトレースの一部を含む。導電性のスルーホール
が、基板の異なる層の上のトレースの間の電気的な接続
を形成する。多くの電気的な接続がフリップチップの直
接に下の基板上になされる必要があるので、そのエリア
は、多くのスルーホールを有しており、それらの間のピ
ッチは、非常に狭い。現在の技術では、基板の任意の2
つの層の間で要求されるスルーホールは、 すべての層
において同じ位置に形成されなければならない。すなわ
ち、スルーホールは、フリップチップが付着されている
多層の基板の上側表面から、この基板の下側表面に至る
導電性の経路を形成する。
パッケージを形成するためには、ハンダ・ボールが、パ
ッケージ基板の下側表面に付着され、適切なスルーホー
ルと接続する。不運なことに、フリップチップに電気的
に接続することの必要なスルーホールは、その上にハン
ダ・ボールが形成されている導電性パッドの直径よりも
遙かに小さな直径とピッチとを有する。単一ハンダ・ボ
ールの導電性パッドは、従って、複数のスルーホールに
接触し、結果的な回路において意図されておらず不所望
の短絡やループを形成する。
は、すべてのハンダ・ボールを、フリップチップによっ
て占有される領域の外側の、パッケージ基板の領域に配
置する。こうすると、ハンダ・ボールは、スルーホール
が密に存在するフリップチップの下の領域にではなく、
そのハンダ・ボールに接触する必要なスルーホールだけ
を有するパッケージ基板の領域に存在することになる。
不運なことに、この技術は、パッケージのサイズを増加
させる傾向があり、すべてのハンダ・ボールをパッケー
ジの周辺部に移動させ、フリップチップが付着されてい
るパッケージの中央を利用しないことになる。
いられ得るボール・グリッド・アレー・パッケージに対
する必要性が存在している。このボール・グリッド・ア
レー・パッケージでは、ハンダ・ボールを、フリップチ
ップの下側にある基板の領域に置くことを可能にしなけ
ればならない。そのようなアレーであれば、半導体デバ
イスとパッケージとの間を電気的に接触するのに要求さ
れるハンダ・ボールの数に対して十分な表面面積を有し
ながら、従来型のパッケージよりも小さくできるであろ
う。
は、本発明による、半導体デバイスを回路ボードに実装
するパッケージによって満たされる。このパッケージ
は、実質的に平坦な上側表面と実質的に平坦な対向する
下側表面とを有する絶縁基板を与える。この基板は、少
なくとも1つの硬質の(リジッドな)層を有する。
が、基板の上側表面上に配置される。これらの接点は、
半導体デバイスを受け取り、半導体デバイスと基板との
間を電気的に接触させる。基板は、その中に形成されそ
の上側表面から下側表面まで延長する複数の導電性のス
ルーホールを含む。スルーホールは、基板が複数の層を
含んでいる場合には、基板のすべての層の間を電気的に
接続する。複数の導電性のトレースが、接点とスルーホ
ールとの間を、相互に電気的に接続する。
電層は、実質的に平坦な上側表面と、対向する実質的に
平坦な下側表面とを有する。Z導電層の上側表面は、基
板の下側表面に隣接し、これと同一平面を形成する(pl
anarである)。Z導電層の下側表面と基板の下側表面ま
で延長するスルーホールとの間の電気的な連続性は、所
定のピッチに従って、Z導電層のZ軸に実質的に制限さ
れている。Z導電層のX軸及びY軸における電気的な連
続性は、この所定のピッチによって制限される。
側表面に付着される。これらのコネクタは、Z導電層を
介して、ただ1つのスルーホールに電気的に接触するよ
うに配置されている。コネクタは、回路ボードとZ導電
層との間を電気的に接触させる。
導電性を制限するので、コネクタは、Z導電性物質の、
スルーホールと例えばフリップチップである半導体デバ
イスとの下側にある部分に配置することができる。Z導
電層の所定のピッチにより、ハンダ・ボールなどの比較
的大きな直径を有するコネクタを、それよりも小さな直
径をもつ複数の細かなピッチのスルーホールが置かれた
領域に、配置することが可能になる。従って、ただ1つ
のスルーホールへの、任意の与えられたコネクタへの電
気的接続がなされ得る。こうして、そのすぐ下の基板に
おいて多数の細かなピッチのスルーホールを必要とする
フリップチップを、ボール・グリッド・アレー・パッケ
ージにおいて、用いることができる。ハンダ・ボールも
また、フリップチップの下側の領域に配置することがで
きる。これにより、特に、上述した伝統的な技術との比
較において、パッケージのサイズが小型化される。
は、半導体デバイスと基板の上側表面との間で、アンダ
ーフィル(下側を充填)される。これによって、半導体
デバイスは基板に確実に固定され、半導体デバイスと基
板の上側表面との間のエアポケットが除去される。ま
た、Z導電層のピッチは、Z導電層の表面に亘って、変
動する。
施例の詳細な説明から、特に、添付した図面を参照する
ことにより、明らかになる。ただし、図面は、実際の縮
尺とは異なっている。同じ構成要素の参照番号は、複数
のずに亘って共通である。
平面図が示されている。基板10は、好ましくは、回路
ボード又はフレックス回路などの、電気的に絶縁性の物
質から成る1つ又は複数の層から構成され、その第1の
層12が1Aでは見えている。基板10の表面の周囲に
配置されているのは、複数の導電性のスルーホール14
であり、これらが、基板10の複数の層の間の電気的接
触を与える。スルーホール14は、この図には示されて
いないが半導体デバイスが基板10に実装された際には
その半導体デバイスの下側に位置する領域16では、間
隔が更に密に配置されている。領域16におけるスルー
ホール14は、接点20に接続されており、これが、半
導体デバイスを受け取り、半導体デバイスに電気的に接
触する。
するパッケージの一部として機能することと、半導体デ
バイスとこのデバイスがその上で用いられる回路ボード
との間の電気的接触を与えることである。半導体デバイ
ス製造技術により、電気的接触ポイント、又はボンディ
ング・パッドの作成が可能になる。ボンディング・パッ
ドは、非常に小さな表面領域を有する。一般的に、ボン
ディング・パッドは、回路ボード上の外形に比較して、
比較的相互に緊密に配置されている。回路ボードは、半
導体デバイスのボンディング・パッドよりもサイズにお
いて遙かに大きな接続や電気的トレースが結果として生
じるような技術を用いて作成されている。よって、基板
10は、半導体デバイス上の小型の接点と回路ボード上
のそれよりも大きな接点との間を電気的に接続させる適
切なインターフェースを与える。
基板10は、基板10の一方の表面の上に半導体デバイ
スのボンディング・パッドを電気的に接続して、これら
の接点と基板10の反対側の表面上の他のコネクタとの
間の電気的な連続性を提供しなければならない。コネク
タは、回路ボードに接して配置される。しかし、半導体
デバイスと領域16の内部の基板10との間の接続の密
度と、基板10自体に対する製造上の制約とのために、
電気的連続性のために必要なすべての電気的トレース
は、上述のように、基板10の単一の表面上には、一般
にフィットしない。従って、基板10は、第1の層12
のように、複数の層から構成され得る。この複数の層
が、電気的トレースのために要求される付加的な表面を
提供する。
図では、トレース24が、接点20とスルーホール14
との異なる組の間を、電気的に接続している。1Bに
は、また、基板10の下側表面上に位置するコネクタ1
8のアウトラインが示されている。1Bは、一定の割合
で縮尺されてはいないが、スルーホール14の直径やピ
ッチに加えて、基板10の上側表面上の接点20やコネ
クタ18の相対的なサイズを示している。1Bには、基
板10の第2の層上の接点20に電気的に接続されたコ
ネクタだけが、示されている。同様に、1Bは、基板1
0の第1の層12上の接点20に接続されたコネクタを
示している。
の第1の層12の上では、トレースは全く必要とされな
い。コネクタ18は、スルーホール14によって、接点
20に直接に接続される。コネクタ18をこのように領
域16内に配置できることによって、本発明によるパッ
ケージを、従来型の半導体パッケージよりも小さくする
ことができる。このことについて、以下で更に詳細に説
明する。
1Cと1Dとにそれぞれ示されている。1Aから1Dに
示されている実施例では、4つの層が用いられている。
しかし、実際には、必要又は便宜に応じて、任意の数の
層を用いて基板10を構成することができる。同様に、
半導体デバイスと電気的に接触するのに要求されるコネ
クタを49個示してあるが、この数も、単なる例示であ
る。これよりも少ない又は多い数の接点を必要とするデ
バイスであっても、本発明によるパッケージを用いて容
易にパッケージングが可能であることは、ここに示した
例と全く同じである。最後に、図においてトレース24
がとっている経路も、全く任意である。トレースは、ゴ
ールや、ここでは考慮されていない又は本発明には本質
的ではない制約条件に応じて、別のグループ分けもでき
るし、別の経路をたどることもできる。
上の接点20は、それぞれが、基板10の層28の下側
表面上のコネクタ18に電気的に接続している。このよ
うに、1Aには、これも例示ではあるが、スルーホール
を直接的に介してなされた第1の16個の接続が示され
ている。次の12個の接続は、第2の層22上に示され
ており、そこでは、トレース24は、スルーホール14
の間で用いられている。更に12個の接続が第3の層2
6の上に示されており、この第3の層26もまたトレー
ス24を用い、全体で49個ある例示的な接続の中の最
後の9個の接続が、第4の層28上でなされ、この第4
の層28もまたトレース24を用いている。
る。異なる層12、22、26、28が示されており、
導電性のスルーホールも示されている。図を明瞭にする
目的のために、スルーホール14を相互接続するトレー
スは示されておらず、また、第1の層の上又は第4の層
28の下側表面の上の、トレース24それぞれの各端部
に位置する接点20も示されていない。
は、スルーホール14は、領域16の外側に位置するス
ルーホール14よりも概してより相互に接近しており、
又は換言すると、より細かなピッチを有している。所定
の位置に置かれたときには、フリップチップ・ボンディ
ング・パッドは、基板10の上側表面上のスルーホール
14の端部に位置する接点20(図示せず)と電気的に
接触する。
は、コネクタ18である。コネクタ18は、この図で
は、コネクタ18の直径と、領域16内部のスルーホー
ル14の間のピッチとの相対的なサイズを、断面図にお
いて示すために、図示されている。図2での図解のよう
に、コネクタ18は、この断面図に示されている軸にお
けるスルーホール14の中の3つと電気的に接触するの
に十分な程度の大きさであり得る。相対的なサイズに関
するここでの図解は、やはり、単に、例示的なものであ
る。別の実施例では、コネクタ18は、これよりも少な
い又は多い数のスルーホール14と接触するのに十分な
大きさであり得る。これは、コネクタ18の直径とスル
ーホール14のピッチとに依存する。
ルーホール14とだけ接触するようにまでは、小さくす
ることはできない。コネクタは、それが最終的にボンデ
ィングされる回路ボードに堅固な接続を与えるのに十分
なサイズを有している必要がある。領域16内部のスル
ーホール14のピッチは、同様に、外的な制約によって
規定され、任意には変更することができない。スルーホ
ール14の適切な位置は、基板10の上側表面に付着さ
れる半導体デバイスのボンディング・パッドのスペーシ
ング(相互間隔)によって決定される。しかし、コネク
タ18が、複数のスルーホール14と電気的に接続され
ることは、一般的に、許されない。これは、結果的に得
られる回路において、電気的なループや短絡を生じさせ
得る。上述のように、これらの及びそれ以外の制約条件
によって、コネクタ18が領域16の内部に配置できな
かったために、フリップチップ技術は、ボール・グリッ
ド・アレー・パッケージとは、伝統的に両立してこなか
った。
示されており、更に、Z導電層30が、基板10の第4
の層28の下側表面に付着されている。Z導電層30
は、非導電性部分34の内部に配置された導電性部分3
2を有する。図示されているように、導電性部分32
は、Z導電層30内の電気的な導通を、実質的にZ軸に
限定する。よって、電気的連続性が、導電性部分32を
有する領域におけるZ導電層30の下側表面と上側表面
との間に与えられる。非導電性部分34を介する異なる
導電性部分の間において、X軸又はY軸方向では、導通
は、容易に行われない。
任意の方法によって形成し得る。例えば、フレックス回
路、回路ボード、又はそれ以外の非導電性物質から成る
1つの層を、この層30の基礎として用い、非導電性部
分34を含ませることもできる。導電性部分32は、ド
ーピング、又は、フレックス回路に導電性物質又は化合
物を組み入れることによって、形成されうる。また、導
電性部分32は、Z導電層を介しての導通が望まれる非
導電性部分34の間に、金属製の接点を挿入することに
よっても形成され得る。
導電層の非導電性部分34を与えるのに用いられるポリ
イミドなどの非導電性物質の層を作ることによって、形
成されうる。ポリイミドの内部に、導電性物質のための
領域が形成される。Z導電層は、基板10に付着される
前でも、又は、基板10に設置された後でも、形成され
うる。
が、基板10に付加される。この層は、ロール・コーテ
ィング、スプレーイング、スピニングなどの方法によっ
て付加されうる。ポリイミド層は、次に、フォトレジス
トをその表面に付加するか、又は、感光性のポリイミド
を用いるかのどちらかによって、フォトリソグラフィの
方法で、パターニングされ得る。パターニングされたポ
リイミドをエッチングすると、導電性部分32が必要に
なる位置に空隙が残る。これらの空隙を、次に、導電性
物質で充填する。最終的な硬化(cure)又はベーキング
の後では、Z導電層30は、ポリイミドから成る非導電
性部分34と、金属が充填された粘着性(adhesive)の
導電性部分とから構成される。
て、Z導電層の表面に亘って形成される。所定のピッチ
の特定の特性は、スルーホール14の直径及びピッチ
と、コネクタ18の直径及びピッチとに従って、選択さ
れる。この所定のピッチは、好ましくは、それぞれのコ
ネクタ18がドーピングされた導電性部分32の中のた
だ1つにだけ接触するように、選択される。
体に亘って一定であるような実施例もある。更に他の実
施例では、この所定のピッチは、Z導電層30の表面に
亘って変動する。例えば、導電性部分32の間のピッチ
は、半導体デバイスの下側にある領域16においては、
この領域16ではスルーホール14のピッチが他の領域
よりも細かいので、異なっている必要があり得る。例え
ば、1つのコネクタ18が複数の導電性部分32を介し
て複数のスルーホール14と接触することのないよう
に、より大きなピッチを有する必要があり得る。
が、最終的に、基板10の下側表面上に直接ではなく、
Z導電層30の下側表面上に形成される。図示のよう
に、スルーホール14のピッチもコネクタ18の直径
も、変更されていない。しかし、Z導電層30を付加す
ることにより、2つの箇所の間の電気的接続は、1つの
スルーホール14に接触している1つのコネクタ18の
組に制限される。
うに、ハンダ・バンプ38を用いて、基板10の上側表
面に付着される。フリップチップ36は、好ましくは、
図5に示すように、エポキシなどの非導電性物質40を
用いてアンダーフィル(下側充填)される。アンダーフ
ィル物質40は、ヒートシンク物質としても、フリップ
チップ36を基板10に更に確実に固定するためにも、
有用である。
(エンキャプシュレート)され、フリップチップを衝撃
や摩耗から更に保護する。図6に示した実施例では、エ
ポキシ42などの別の物質を用いて、フリップチップ3
6を封止している。図7に示した実施例では、リッド4
4が、この技術分野で既知の手段を用いてフリップチッ
プ36を覆って配置され、更に、リッド44と基板10
との間に密封シール46が作成されている。これによ
り、フリップチップ36の周囲に保護された領域30が
作られる。
クタ18が、図8に示されるように、基板10の下側表
面上に作られる。ハンダ・ボール52がコネクタ18と
共に用いられて、Z導電層30と、完成したパッケージ
が付着される回路ボード(図示せず)との間の電気的接
続を与える。
ボール・グリッド・アレー・パッケージの平面図が示さ
れている。図示のように、コネクタ18が、スルーホー
ルが密に配置されている領域16の内部も含めて、基板
10の下側表面に亘って、均一間隔で置かれている。図
10は、従来型のフリップチップ・ボール・グリッド・
アレー・パッケージを示しているが、そこでは、コネク
タ18は、複数のスルーホール14と接触してしまうた
めに領域16の内部には配置され得ない。よって、図1
0のパッケージは、フリップチップと回路ボードとの間
の完全な電気的接続に要求されるコネクタ18の数に適
応するには、より大きな空間、換言すると、より大きな
パッケージを必要とする。図に示されているように、領
域16の内部の空間の使用が失われるので、図10に示
されているパッケージは、図9に示される本発明による
フリップチップ・ボール・グリッド・アレー・パッケー
ジよりも、必然的に大きくなる。
が、当業者には明らかなように、本発明は、発明の精神
から離れることなく、多数の修正、別の配置、及び代替
を行うことが可能である。
に分かれている。1Aは、第1の層を示す基板の平面図
であり、1Bは、基板の第2の層の平面図であり、1C
は、基板の第3の層の平面図であり、1Dは、基板の第
4の層の平面図である。
る。
の、基板とフリップチップとの断面図である。
状態の、基板とフリップチップとの断面図である。
態の、基板とフリップチップとの断面図である。
された状態の、基板の断面図である。
図である。
術による基盤の平面図である。
Claims (22)
- 【請求項1】 半導体デバイスを回路ボードに実装する
ためのパッケージにおいて、 実質的に平坦な上側表面と対向する実質的に平坦な下側
表面と、更に、少なくとも1つの硬質の層とを有する絶
縁基板と、 前記基板の前記上側表面上に配置され、半導体受け取
り、それへの電気的に接触する複数の導電性の接点と、 前記基板の前記上側表面から前記基板の下側表面に延長
する複数の導電性のスルーホールと、 前記接点と前記スルーホールとの間を電気的に相互接続
する複数の導電性のトレースと、 実質的に平坦な上側表面と対向する実質的に平坦な下側
表面とを有するZ導電層であって、前記Z導電層の前記
上側表面が前記基板の前記下側表面に隣接しこれと平面
をなすように前記基板に付着されかつ配置されており、
前記Z導電層の前記下側表面と前記スルーホールとの間
の電気的連続性を与える、Z導電層と、 前記Z導電層の前記下側表面に付着され、前記Z導電層
を通過してただ1つのスルーホールとだけ電気的に接触
するように配置された複数の導電性コネクタと、 を備えることを特徴とするパッケージ。 - 【請求項2】 請求項1記載のパッケージにおいて、前
記半導体デバイスは、フリップチップであり、前記導電
性接点は、更に、ハンダ・バンプを含むことを特徴とす
るパッケージ。 - 【請求項3】 請求項1記載のパッケージにおいて、前
記半導体デバイスと前記基板の前記上側表面との間に配
置されたアンダーフィル層を更に含むことを特徴とする
パッケージ。 - 【請求項4】 請求項1記載のパッケージにおいて、前
記半導体デバイスをオーバレイして封止(エンキャプシ
ュレート)し、前記基板の上側表面にシーリングを行う
エポキシ層を更に含むことを特徴とするパッケージ。 - 【請求項5】 請求項1記載のパッケージにおいて、前
記半導体デバイスの周囲の保護環境を形成するキャップ
を更に含み、前記キャップは、前記半導体デバイスを完
全に被覆(カバー)し前記基板の前記上側表面にシーリ
ングを行うことを特徴とするパッケージ。 - 【請求項6】 請求項5記載のパッケージにおいて、前
記キャップと前記基板の前記上側表面との間の前記シー
リングは、更に、気密シーリングを含むことを特徴とす
るパッケージ。 - 【請求項7】 請求項1記載のパッケージにおいて、前
記基板は、更に、回路ボード物質を含むことを特徴とす
るパッケージ。 - 【請求項8】 請求項1記載のパッケージにおいて、前
記基板は、更に、フレックス回路物質を含むことを特徴
とするパッケージ。 - 【請求項9】 請求項1記載のパッケージにおいて、前
記コネクタの直径は、スルーホールの間のピッチよりも
大きいことを特徴とするパッケージ。 - 【請求項10】 請求項1記載のパッケージにおいて、
前記コネクタは、更に、ハンダ・ボールを含むことを特
徴とするパッケージ。 - 【請求項11】 請求項1記載のパッケージにおいて、
前記Z導電層のピッチは、前記Z導電層の表面に亘って
一定であることを特徴とするパッケージ。 - 【請求項12】 請求項1記載のパッケージにおいて、
前記Z導電層のピッチは、前記Z導電層の表面に亘って
変動することを特徴とするパッケージ。 - 【請求項13】 請求項12記載のパッケージにおい
て、前記Z導電層の一部分の内部の前記Z導電層のピッ
チは前記一部分の上側表面に接触するスルーホールのピ
ッチと前記一部分の下側表面に付着した前記コネクタの
直径とに従って変動することを特徴とするパッケージ。 - 【請求項14】 請求項1記載のパッケージにおいて、
前記Z導電層における連続性とピッチとは、絶縁性媒体
の内部に配置された導電性領域によって提供されること
を特徴とするパッケージ。 - 【請求項15】 請求項14記載のパッケージにおい
て、前記絶縁性媒体は、更に、ポリイミドを含むことを
特徴とするパッケージ。 - 【請求項16】 請求項1記載のパッケージにおいて、
前記Z導電層は、更に、絶縁層を含み、前記絶縁層は、
この絶縁層の内部の所定の位置に配置された金属製接点
を有することを特徴とするパッケージ。 - 【請求項17】 請求項16記載のパッケージにおい
て、更に、単一層の回路ボード物質を含むことを特徴と
するパッケージ。 - 【請求項18】 請求項16記載のパッケージにおい
て、更に、単一層のフレックス回路物質を含むことを特
徴とするパッケージ。 - 【請求項19】 回路ボード・アセンブリにおいて、 請求項1記載のパッケージと、 前記パッケージに実装されたフリップチップと、 前記パッケージがその上に実装された回路ボードと、 を含むことを特徴とする回路ボード・アセンブリ。
- 【請求項20】 フリップチップを請求項1記載のパッ
ケージに実装する方法において、 前記フリップチップを前記基板の前記上側表面に実装す
るステップと、 前記フリップチップを、前記基板の前記上側表面上に配
置された導電性の接点に電気的に接続するステップと、 前記フリップチップと前記基板の前記上側表面との間を
アンダーフィリングするステップと、 前記フリップチップを封止するステップと、 を含むことを特徴とする方法。 - 【請求項21】 請求項20記載の方法において、 請求項1記載のパッケージを回路ボードに実装するステ
ップと、 前記Z導電層の前記下側表面に付着された前記導電性の
コネクタを、前記回路ボードに電気的に接続するステッ
プと、 を更に含むことを特徴とする方法。 - 【請求項22】 半導体デバイスを回路ボードに実装す
るパッケージにおいて、 上側表面及び下側表面と、少なくとも1つの層とを有し
ており前記パッケージに硬度を提供する手段と、 前記硬度手段の前記上側表面上に半導体デバイスを受け
取り、それに対して電気的接触を与える手段と、 前記硬度手段の層の間に電気的接続を与える手段と、 半導体デバイスを受け取る前記手段と前記硬度手段の層
の間に電気的接触を与える前記手段との間に電気的な相
互接続を与える手段と、 前記硬度手段の前記下側表面において電気的連続性を提
供し、前記電気的連続性を所定のピッチに従ってZ軸に
実質的に制限し、前記所定のピッチの限度以外ではX又
はY軸においては電気を導通させない手段と、 を含むことを特徴とするパッケージ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US538631 | 1983-10-03 | ||
US08/538,631 US5637920A (en) | 1995-10-04 | 1995-10-04 | High contact density ball grid array package for flip-chips |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09129670A true JPH09129670A (ja) | 1997-05-16 |
Family
ID=24147740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8264094A Pending JPH09129670A (ja) | 1995-10-04 | 1996-10-04 | フリップチップのための接点高密度型ボール・グリッド・アレー・パッケージ |
Country Status (2)
Country | Link |
---|---|
US (2) | US5637920A (ja) |
JP (1) | JPH09129670A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008218882A (ja) * | 2007-03-07 | 2008-09-18 | Nec Electronics Corp | 半導体装置 |
Families Citing this family (195)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5773195A (en) * | 1994-12-01 | 1998-06-30 | International Business Machines Corporation | Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic structures including the cap, and a process of forming the cap and for forming multi-layer electronic structures including the cap |
US5661082A (en) * | 1995-01-20 | 1997-08-26 | Motorola, Inc. | Process for forming a semiconductor device having a bond pad |
JP3116130B2 (ja) * | 1995-12-19 | 2000-12-11 | 住友金属工業株式会社 | Bga接続構造の形成方法 |
US5796589A (en) * | 1995-12-20 | 1998-08-18 | Intel Corporation | Ball grid array integrated circuit package that has vias located within the solder pads of a package |
KR0179802B1 (ko) * | 1995-12-29 | 1999-03-20 | 문정환 | 반도체 패키지 |
US5764485A (en) * | 1996-04-19 | 1998-06-09 | Lebaschi; Ali | Multi-layer PCB blockade-via pad-connection |
US6351389B1 (en) * | 1996-05-07 | 2002-02-26 | Sun Microsystems, Inc. | Device and method for packaging an electronic device |
JP2770820B2 (ja) * | 1996-07-01 | 1998-07-02 | 日本電気株式会社 | 半導体装置の実装構造 |
US5731073A (en) * | 1996-10-01 | 1998-03-24 | W. L. Gore & Associates, Inc. | Reusable, selectively conductive, Z-axis, elastomeric composite substrate |
US20040124545A1 (en) * | 1996-12-09 | 2004-07-01 | Daniel Wang | High density integrated circuits and the method of packaging the same |
US6635514B1 (en) * | 1996-12-12 | 2003-10-21 | Tessera, Inc. | Compliant package with conductive elastomeric posts |
US6098283A (en) * | 1996-12-19 | 2000-08-08 | Intel Corporation | Method for filling vias in organic, multi-layer packages |
US5866442A (en) | 1997-01-28 | 1999-02-02 | Micron Technology, Inc. | Method and apparatus for filling a gap between spaced layers of a semiconductor |
WO1998048449A2 (en) * | 1997-04-21 | 1998-10-29 | Flip Chip Technologies, L.L.C. | Flip chip and chip scale package |
US6114763A (en) * | 1997-05-30 | 2000-09-05 | Tessera, Inc. | Semiconductor package with translator for connection to an external substrate |
US6730541B2 (en) * | 1997-11-20 | 2004-05-04 | Texas Instruments Incorporated | Wafer-scale assembly of chip-size packages |
WO1999034654A1 (fr) * | 1997-12-29 | 1999-07-08 | Ibiden Co., Ltd. | Plaquette a circuits imprimes multicouche |
US6201301B1 (en) | 1998-01-21 | 2001-03-13 | Lsi Logic Corporation | Low cost thermally enhanced flip chip BGA |
US6329712B1 (en) | 1998-03-25 | 2001-12-11 | Micron Technology, Inc. | High density flip chip memory arrays |
US6501157B1 (en) | 1998-04-15 | 2002-12-31 | Micron Technology, Inc. | Substrate for accepting wire bonded or flip-chip components |
SG75841A1 (en) | 1998-05-02 | 2000-10-24 | Eriston Invest Pte Ltd | Flip chip assembly with via interconnection |
US6406939B1 (en) | 1998-05-02 | 2002-06-18 | Charles W. C. Lin | Flip chip assembly with via interconnection |
US6266249B1 (en) | 1998-10-20 | 2001-07-24 | Lsi Logic Corporation | Semiconductor flip chip ball grid array package |
TW522536B (en) | 1998-12-17 | 2003-03-01 | Wen-Chiang Lin | Bumpless flip chip assembly with strips-in-via and plating |
SG82590A1 (en) | 1998-12-17 | 2001-08-21 | Eriston Technologies Pte Ltd | Bumpless flip chip assembly with strips and via-fill |
SG82591A1 (en) | 1998-12-17 | 2001-08-21 | Eriston Technologies Pte Ltd | Bumpless flip chip assembly with solder via |
US6023097A (en) * | 1999-03-17 | 2000-02-08 | Chipmos Technologies, Inc. | Stacked multiple-chip module micro ball grid array packaging |
US6288905B1 (en) * | 1999-04-15 | 2001-09-11 | Amerasia International Technology Inc. | Contact module, as for a smart card, and method for making same |
GB2356287B (en) * | 1999-07-15 | 2004-03-24 | Altera Corp | Apparatus and method for packaging different sized semiconductor chips on a common substrate |
US6407450B1 (en) | 1999-07-15 | 2002-06-18 | Altera Corporation | Semiconductor package with universal substrate for electrically interfacing with different sized chips that have different logic functions |
US6351144B1 (en) * | 1999-07-15 | 2002-02-26 | Altera Corporation | Programmable logic device with unified cell structure including signal interface bumps |
US6392428B1 (en) * | 1999-11-16 | 2002-05-21 | Eaglestone Partners I, Llc | Wafer level interposer |
US6154366A (en) * | 1999-11-23 | 2000-11-28 | Intel Corporation | Structures and processes for fabricating moisture resistant chip-on-flex packages |
SE516936C2 (sv) * | 1999-12-10 | 2002-03-26 | Ericsson Telefon Ab L M | Flytande-kristalldisplay, LCD |
TW434664B (en) * | 1999-12-29 | 2001-05-16 | Advanced Semiconductor Eng | Lead-bond type chip package and method for making the same |
US6376265B1 (en) * | 2000-04-05 | 2002-04-23 | Advanced Micro Devices, Inc. | Non-contact automatic height sensing using air pressure for die bonding |
JP2001326304A (ja) * | 2000-05-15 | 2001-11-22 | Toshiba Corp | 半導体装置及びその製造方法 |
US6507118B1 (en) | 2000-07-14 | 2003-01-14 | 3M Innovative Properties Company | Multi-metal layer circuit |
US6889372B1 (en) | 2000-07-15 | 2005-05-03 | Cadence Design Systems Inc. | Method and apparatus for routing |
US6898773B1 (en) | 2002-01-22 | 2005-05-24 | Cadence Design Systems, Inc. | Method and apparatus for producing multi-layer topological routes |
US6822469B1 (en) * | 2000-07-31 | 2004-11-23 | Eaglestone Partners I, Llc | Method for testing multiple semiconductor wafers |
US6812048B1 (en) * | 2000-07-31 | 2004-11-02 | Eaglestone Partners I, Llc | Method for manufacturing a wafer-interposer assembly |
US6537831B1 (en) * | 2000-07-31 | 2003-03-25 | Eaglestone Partners I, Llc | Method for selecting components for a matched set using a multi wafer interposer |
US6402970B1 (en) | 2000-08-22 | 2002-06-11 | Charles W. C. Lin | Method of making a support circuit for a semiconductor chip assembly |
US6350633B1 (en) | 2000-08-22 | 2002-02-26 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint |
US6436734B1 (en) | 2000-08-22 | 2002-08-20 | Charles W. C. Lin | Method of making a support circuit for a semiconductor chip assembly |
US6551861B1 (en) | 2000-08-22 | 2003-04-22 | Charles W. C. Lin | Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive |
US6403460B1 (en) | 2000-08-22 | 2002-06-11 | Charles W. C. Lin | Method of making a semiconductor chip assembly |
US6562709B1 (en) | 2000-08-22 | 2003-05-13 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint |
US6562657B1 (en) | 2000-08-22 | 2003-05-13 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint |
US6660626B1 (en) | 2000-08-22 | 2003-12-09 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint |
JP3722209B2 (ja) * | 2000-09-05 | 2005-11-30 | セイコーエプソン株式会社 | 半導体装置 |
US6350386B1 (en) | 2000-09-20 | 2002-02-26 | Charles W. C. Lin | Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly |
US6511865B1 (en) | 2000-09-20 | 2003-01-28 | Charles W. C. Lin | Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly |
US6350632B1 (en) | 2000-09-20 | 2002-02-26 | Charles W. C. Lin | Semiconductor chip assembly with ball bond connection joint |
US6815712B1 (en) | 2000-10-02 | 2004-11-09 | Eaglestone Partners I, Llc | Method for selecting components for a matched set from a wafer-interposer assembly |
US6448108B1 (en) | 2000-10-02 | 2002-09-10 | Charles W. C. Lin | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment |
US6417463B1 (en) * | 2000-10-02 | 2002-07-09 | Apple Computer, Inc. | Depopulation of a ball grid array to allow via placement |
US6544813B1 (en) | 2000-10-02 | 2003-04-08 | Charles W. C. Lin | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment |
US6699780B1 (en) | 2000-10-13 | 2004-03-02 | Bridge Semiconductor Corporation | Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching |
US6984576B1 (en) | 2000-10-13 | 2006-01-10 | Bridge Semiconductor Corporation | Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip |
US6740576B1 (en) | 2000-10-13 | 2004-05-25 | Bridge Semiconductor Corporation | Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly |
US7132741B1 (en) | 2000-10-13 | 2006-11-07 | Bridge Semiconductor Corporation | Semiconductor chip assembly with carved bumped terminal |
US7262082B1 (en) | 2000-10-13 | 2007-08-28 | Bridge Semiconductor Corporation | Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture |
US6908788B1 (en) | 2000-10-13 | 2005-06-21 | Bridge Semiconductor Corporation | Method of connecting a conductive trace to a semiconductor chip using a metal base |
US7009297B1 (en) | 2000-10-13 | 2006-03-07 | Bridge Semiconductor Corporation | Semiconductor chip assembly with embedded metal particle |
US6492252B1 (en) | 2000-10-13 | 2002-12-10 | Bridge Semiconductor Corporation | Method of connecting a bumped conductive trace to a semiconductor chip |
US7190080B1 (en) | 2000-10-13 | 2007-03-13 | Bridge Semiconductor Corporation | Semiconductor chip assembly with embedded metal pillar |
US7264991B1 (en) | 2000-10-13 | 2007-09-04 | Bridge Semiconductor Corporation | Method of connecting a conductive trace to a semiconductor chip using conductive adhesive |
US6876072B1 (en) | 2000-10-13 | 2005-04-05 | Bridge Semiconductor Corporation | Semiconductor chip assembly with chip in substrate cavity |
US6576539B1 (en) | 2000-10-13 | 2003-06-10 | Charles W.C. Lin | Semiconductor chip assembly with interlocked conductive trace |
US7129113B1 (en) | 2000-10-13 | 2006-10-31 | Bridge Semiconductor Corporation | Method of making a three-dimensional stacked semiconductor package with a metal pillar in an encapsulant aperture |
US6440835B1 (en) | 2000-10-13 | 2002-08-27 | Charles W. C. Lin | Method of connecting a conductive trace to a semiconductor chip |
US6537851B1 (en) | 2000-10-13 | 2003-03-25 | Bridge Semiconductor Corporation | Method of connecting a bumped compliant conductive trace to a semiconductor chip |
US6673710B1 (en) | 2000-10-13 | 2004-01-06 | Bridge Semiconductor Corporation | Method of connecting a conductive trace and an insulative base to a semiconductor chip |
US6949408B1 (en) | 2000-10-13 | 2005-09-27 | Bridge Semiconductor Corporation | Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps |
US7071089B1 (en) | 2000-10-13 | 2006-07-04 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with a carved bumped terminal |
US7094676B1 (en) | 2000-10-13 | 2006-08-22 | Bridge Semiconductor Corporation | Semiconductor chip assembly with embedded metal pillar |
US6872591B1 (en) | 2000-10-13 | 2005-03-29 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with a conductive trace and a substrate |
US6667229B1 (en) | 2000-10-13 | 2003-12-23 | Bridge Semiconductor Corporation | Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip |
US6548393B1 (en) | 2000-10-13 | 2003-04-15 | Charles W. C. Lin | Semiconductor chip assembly with hardened connection joint |
US7129575B1 (en) | 2000-10-13 | 2006-10-31 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bumped metal pillar |
US7075186B1 (en) | 2000-10-13 | 2006-07-11 | Bridge Semiconductor Corporation | Semiconductor chip assembly with interlocked contact terminal |
US6576493B1 (en) | 2000-10-13 | 2003-06-10 | Bridge Semiconductor Corporation | Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps |
US7319265B1 (en) | 2000-10-13 | 2008-01-15 | Bridge Semiconductor Corporation | Semiconductor chip assembly with precision-formed metal pillar |
US7414319B2 (en) * | 2000-10-13 | 2008-08-19 | Bridge Semiconductor Corporation | Semiconductor chip assembly with metal containment wall and solder terminal |
US7345316B2 (en) * | 2000-10-25 | 2008-03-18 | Shipley Company, L.L.C. | Wafer level packaging for optoelectronic devices |
US6686657B1 (en) | 2000-11-07 | 2004-02-03 | Eaglestone Partners I, Llc | Interposer for improved handling of semiconductor wafers and method of use of same |
US6932519B2 (en) | 2000-11-16 | 2005-08-23 | Shipley Company, L.L.C. | Optical device package |
US7080336B2 (en) * | 2000-12-06 | 2006-07-18 | Cadence Design Systems, Inc. | Method and apparatus for computing placement costs |
EP1362373A2 (en) * | 2000-12-06 | 2003-11-19 | Simplex Solutions, Inc. | Method and apparatus for considering diagonal wiring in placement |
US7055120B2 (en) * | 2000-12-06 | 2006-05-30 | Cadence Design Systems, Inc. | Method and apparatus for placing circuit modules |
US6957410B2 (en) * | 2000-12-07 | 2005-10-18 | Cadence Design Systems, Inc. | Method and apparatus for adaptively selecting the wiring model for a design region |
US6826737B2 (en) * | 2000-12-06 | 2004-11-30 | Cadence Design Systems, Inc. | Recursive partitioning placement method and apparatus |
US6516455B1 (en) * | 2000-12-06 | 2003-02-04 | Cadence Design Systems, Inc. | Partitioning placement method using diagonal cutlines |
US7024650B2 (en) * | 2000-12-06 | 2006-04-04 | Cadence Design Systems, Inc. | Method and apparatus for considering diagonal wiring in placement |
US7003754B2 (en) * | 2000-12-07 | 2006-02-21 | Cadence Design Systems, Inc. | Routing method and apparatus that use of diagonal routes |
US6858935B1 (en) | 2000-12-07 | 2005-02-22 | Cadence Design Systems, Inc. | Simulating euclidean wiring directions using manhattan and diagonal directional wires |
US7073150B2 (en) * | 2000-12-07 | 2006-07-04 | Cadence Design Systems, Inc. | Hierarchical routing method and apparatus that use diagonal routes |
US6858928B1 (en) * | 2000-12-07 | 2005-02-22 | Cadence Design Systems, Inc. | Multi-directional wiring on a single metal layer |
US6883977B2 (en) | 2000-12-14 | 2005-04-26 | Shipley Company, L.L.C. | Optical device package for flip-chip mounting |
US20020076854A1 (en) * | 2000-12-15 | 2002-06-20 | Pierce John L. | System, method and apparatus for constructing a semiconductor wafer-interposer using B-Stage laminates |
US6444489B1 (en) | 2000-12-15 | 2002-09-03 | Charles W. C. Lin | Semiconductor chip assembly with bumped molded substrate |
US20020078401A1 (en) * | 2000-12-15 | 2002-06-20 | Fry Michael Andrew | Test coverage analysis system |
US6524885B2 (en) * | 2000-12-15 | 2003-02-25 | Eaglestone Partners I, Llc | Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques |
US6529022B2 (en) * | 2000-12-15 | 2003-03-04 | Eaglestone Pareners I, Llc | Wafer testing interposer for a conventional package |
US6883154B2 (en) * | 2001-01-19 | 2005-04-19 | Cadence Design Systems, Inc. | LP method and apparatus for identifying route propagations |
US6915501B2 (en) * | 2001-01-19 | 2005-07-05 | Cadence Design Systems, Inc. | LP method and apparatus for identifying routes |
US6653170B1 (en) | 2001-02-06 | 2003-11-25 | Charles W. C. Lin | Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit |
US6673653B2 (en) * | 2001-02-23 | 2004-01-06 | Eaglestone Partners I, Llc | Wafer-interposer using a ceramic substrate |
US6571468B1 (en) * | 2001-02-26 | 2003-06-03 | Saturn Electronics & Engineering, Inc. | Traceless flip chip assembly and method |
US6713318B2 (en) | 2001-03-28 | 2004-03-30 | Intel Corporation | Flip chip interconnection using no-clean flux |
US6495397B2 (en) | 2001-03-28 | 2002-12-17 | Intel Corporation | Fluxless flip chip interconnection |
JP4129717B2 (ja) * | 2001-05-30 | 2008-08-06 | 株式会社ルネサステクノロジ | 半導体装置 |
US7069530B1 (en) | 2001-06-03 | 2006-06-27 | Cadence Design Systems, Inc. | Method and apparatus for routing groups of paths |
US6957408B1 (en) | 2002-01-22 | 2005-10-18 | Cadence Design Systems, Inc. | Method and apparatus for routing nets in an integrated circuit layout |
US6895567B1 (en) | 2001-06-03 | 2005-05-17 | Cadence Design Systems, Inc. | Method and arrangement for layout of gridless nonManhattan semiconductor integrated circuit designs |
US6877146B1 (en) | 2001-06-03 | 2005-04-05 | Cadence Design Systems, Inc. | Method and apparatus for routing a set of nets |
US6957411B1 (en) | 2001-06-03 | 2005-10-18 | Cadence Design Systems, Inc. | Gridless IC layout and method and apparatus for generating such a layout |
US7107564B1 (en) | 2001-06-03 | 2006-09-12 | Cadence Design Systems, Inc. | Method and apparatus for routing a set of nets |
US6829757B1 (en) | 2001-06-03 | 2004-12-07 | Cadence Design Systems, Inc. | Method and apparatus for generating multi-layer routes |
US6951005B1 (en) | 2001-06-03 | 2005-09-27 | Cadence Design Systems, Inc. | Method and apparatus for selecting a route for a net based on the impact on other nets |
US7061102B2 (en) | 2001-06-11 | 2006-06-13 | Xilinx, Inc. | High performance flipchip package that incorporates heat removal with minimal thermal mismatch |
US6931616B2 (en) * | 2001-08-23 | 2005-08-16 | Cadence Design Systems, Inc. | Routing method and apparatus |
US7143382B2 (en) | 2001-08-23 | 2006-11-28 | Cadence Design Systems, Inc. | Method and apparatus for storing routes |
US6877149B2 (en) | 2001-08-23 | 2005-04-05 | Cadence Design Systems, Inc. | Method and apparatus for pre-computing routes |
US6795958B2 (en) | 2001-08-23 | 2004-09-21 | Cadence Design Systems, Inc. | Method and apparatus for generating routes for groups of related node configurations |
DE10141753A1 (de) * | 2001-08-29 | 2003-03-20 | Orga Kartensysteme Gmbh | Verfahren zur Montage eines elektronischen Bauelementes auf einer Trägerstuktur in Face-Down-Technik |
US7058913B1 (en) * | 2001-09-06 | 2006-06-06 | Cadence Design Systems, Inc. | Analytical placement method and apparatus |
US6576992B1 (en) * | 2001-10-26 | 2003-06-10 | Staktek Group L.P. | Chip scale stacking system and method |
TWI286826B (en) * | 2001-12-28 | 2007-09-11 | Via Tech Inc | Semiconductor package substrate and process thereof |
US7096449B1 (en) | 2002-01-22 | 2006-08-22 | Cadence Design Systems, Inc. | Layouts with routes with different widths in different directions on the same layer, and method and apparatus for generating such layouts |
US7080329B1 (en) | 2002-01-22 | 2006-07-18 | Cadence Design Systems, Inc. | Method and apparatus for identifying optimized via locations |
US6938234B1 (en) | 2002-01-22 | 2005-08-30 | Cadence Design Systems, Inc. | Method and apparatus for defining vias |
US7013451B1 (en) | 2002-01-22 | 2006-03-14 | Cadence Design Systems, Inc. | Method and apparatus for performing routability checking |
US6973634B1 (en) | 2002-01-22 | 2005-12-06 | Cadence Design Systems, Inc. | IC layouts with at least one layer that has more than one preferred interconnect direction, and method and apparatus for generating such a layout |
US7089524B1 (en) | 2002-01-22 | 2006-08-08 | Cadence Design Systems, Inc. | Topological vias route wherein the topological via does not have a coordinate within the region |
US7117468B1 (en) | 2002-01-22 | 2006-10-03 | Cadence Design Systems, Inc. | Layouts with routes with different spacings in different directions on the same layer, and method and apparatus for generating such layouts |
US6892371B1 (en) | 2002-01-22 | 2005-05-10 | Cadence Design Systems, Inc. | Method and apparatus for performing geometric routing |
US6944841B1 (en) | 2002-01-22 | 2005-09-13 | Cadence Design Systems, Inc. | Method and apparatus for proportionate costing of vias |
US6930381B1 (en) * | 2002-04-12 | 2005-08-16 | Apple Computer, Inc. | Wire bonding method and apparatus for integrated circuit |
US6680530B1 (en) | 2002-08-12 | 2004-01-20 | International Business Machines Corporation | Multi-step transmission line for multilayer packaging |
US7216308B2 (en) * | 2002-11-18 | 2007-05-08 | Cadence Design Systems, Inc. | Method and apparatus for solving an optimization problem in an integrated circuit layout |
US7480885B2 (en) * | 2002-11-18 | 2009-01-20 | Cadence Design Systems, Inc. | Method and apparatus for routing with independent goals on different layers |
US7093221B2 (en) * | 2002-11-18 | 2006-08-15 | Cadence Design Systems, Inc. | Method and apparatus for identifying a group of routes for a set of nets |
US7010771B2 (en) * | 2002-11-18 | 2006-03-07 | Cadence Design Systems, Inc. | Method and apparatus for searching for a global path |
US7080342B2 (en) * | 2002-11-18 | 2006-07-18 | Cadence Design Systems, Inc | Method and apparatus for computing capacity of a region for non-Manhattan routing |
US7171635B2 (en) * | 2002-11-18 | 2007-01-30 | Cadence Design Systems, Inc. | Method and apparatus for routing |
US7003752B2 (en) * | 2002-11-18 | 2006-02-21 | Cadence Design Systems, Inc. | Method and apparatus for routing |
US7624367B2 (en) | 2002-11-18 | 2009-11-24 | Cadence Design Systems, Inc. | Method and system for routing |
US6892369B2 (en) * | 2002-11-18 | 2005-05-10 | Cadence Design Systems, Inc. | Method and apparatus for costing routes of nets |
US6996789B2 (en) * | 2002-11-18 | 2006-02-07 | Cadence Design Systems, Inc. | Method and apparatus for performing an exponential path search |
US7047513B2 (en) * | 2002-11-18 | 2006-05-16 | Cadence Design Systems, Inc. | Method and apparatus for searching for a three-dimensional global path |
US6988257B2 (en) * | 2002-11-18 | 2006-01-17 | Cadence Design Systems, Inc. | Method and apparatus for routing |
US7506295B1 (en) | 2002-12-31 | 2009-03-17 | Cadence Design Systems, Inc. | Non manhattan floor plan architecture for integrated circuits |
US7089519B1 (en) | 2002-12-31 | 2006-08-08 | Cadence Design System, Inc. | Method and system for performing placement on non Manhattan semiconductor integrated circuits |
US7013445B1 (en) | 2002-12-31 | 2006-03-14 | Cadence Design Systems, Inc. | Post processor for optimizing manhattan integrated circuits placements into non manhattan placements |
TWI278975B (en) * | 2003-03-04 | 2007-04-11 | Siliconware Precision Industries Co Ltd | Semiconductor package with heatsink |
TWI265611B (en) * | 2003-03-11 | 2006-11-01 | Siliconware Precision Industries Co Ltd | Semiconductor package with heatsink |
AU2003901146A0 (en) * | 2003-03-12 | 2003-03-27 | Cochlear Limited | Feedthrough assembly |
TWI273680B (en) * | 2003-03-27 | 2007-02-11 | Siliconware Precision Industries Co Ltd | Semiconductor package with embedded heat spreader abstract of the disclosure |
TW200428623A (en) * | 2003-06-11 | 2004-12-16 | Siliconware Precision Industries Co Ltd | Semiconductor package with heat sink |
JP4046026B2 (ja) * | 2003-06-27 | 2008-02-13 | 株式会社日立製作所 | 半導体装置 |
TWI224846B (en) * | 2003-08-12 | 2004-12-01 | Siliconware Precision Industries Co Ltd | Semiconductor package with heat dissipating structure |
TWI242862B (en) | 2003-08-21 | 2005-11-01 | Siliconware Precision Industries Co Ltd | Semiconductor package with heat sink |
US7993983B1 (en) | 2003-11-17 | 2011-08-09 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with chip and encapsulant grinding |
US7425759B1 (en) | 2003-11-20 | 2008-09-16 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bumped terminal and filler |
US7538415B1 (en) | 2003-11-20 | 2009-05-26 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bumped terminal, filler and insulative base |
US8095903B2 (en) * | 2004-06-01 | 2012-01-10 | Pulsic Limited | Automatically routing nets with variable spacing |
US7373628B1 (en) | 2004-06-01 | 2008-05-13 | Pulsic Limited | Method of automatically routing nets using a Steiner tree |
US7131096B1 (en) | 2004-06-01 | 2006-10-31 | Pulsic Limited | Method of automatically routing nets according to current density rules |
US7784010B1 (en) | 2004-06-01 | 2010-08-24 | Pulsic Limited | Automatic routing system with variable width interconnect |
US7257797B1 (en) | 2004-06-07 | 2007-08-14 | Pulsic Limited | Method of automatic shape-based routing of interconnects in spines for integrated circuit design |
US7446419B1 (en) | 2004-11-10 | 2008-11-04 | Bridge Semiconductor Corporation | Semiconductor chip assembly with welded metal pillar of stacked metal balls |
US7750483B1 (en) | 2004-11-10 | 2010-07-06 | Bridge Semiconductor Corporation | Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal |
US7268421B1 (en) | 2004-11-10 | 2007-09-11 | Bridge Semiconductor Corporation | Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond |
US9245082B2 (en) | 2005-06-21 | 2016-01-26 | Pulsic Limited | High-speed shape-based router |
US7603644B2 (en) * | 2005-06-24 | 2009-10-13 | Pulsic Limited | Integrated circuit routing and compaction |
JP4797482B2 (ja) * | 2005-07-20 | 2011-10-19 | ブラザー工業株式会社 | 配線基板及び配線基板の製造方法 |
US7363607B2 (en) | 2005-11-08 | 2008-04-22 | Pulsic Limited | Method of automatically routing nets according to parasitic constraint rules |
TWI291752B (en) * | 2006-02-27 | 2007-12-21 | Siliconware Precision Industries Co Ltd | Semiconductor package with heat dissipating device and fabrication method thereof |
TWI306296B (en) * | 2006-04-06 | 2009-02-11 | Siliconware Precision Industries Co Ltd | Semiconductor device with a heat sink and method for fabricating the same |
US8201128B2 (en) | 2006-06-16 | 2012-06-12 | Cadence Design Systems, Inc. | Method and apparatus for approximating diagonal lines in placement |
US8250514B1 (en) | 2006-07-13 | 2012-08-21 | Cadence Design Systems, Inc. | Localized routing direction |
US7494843B1 (en) | 2006-12-26 | 2009-02-24 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with thermal conductor and encapsulant grinding |
US7811863B1 (en) | 2006-10-26 | 2010-10-12 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment |
JP2008117997A (ja) * | 2006-11-07 | 2008-05-22 | Seiko Epson Corp | 電子基板の製造方法 |
US20080162045A1 (en) * | 2006-12-29 | 2008-07-03 | Hung-Fu Lee | Traffic flow and vehicle position detection system |
US7928574B2 (en) * | 2007-08-22 | 2011-04-19 | Texas Instruments Incorporated | Semiconductor package having buss-less substrate |
US8458636B1 (en) | 2009-03-18 | 2013-06-04 | Pulsic Limited | Filling vacant areas of an integrated circuit design |
JP2013197387A (ja) * | 2012-03-21 | 2013-09-30 | Elpida Memory Inc | 半導体装置 |
US9034694B1 (en) | 2014-02-27 | 2015-05-19 | Freescale Semiconductor, Inc. | Embedded die ball grid array package |
DE102015116807A1 (de) * | 2015-10-02 | 2017-04-06 | Infineon Technologies Austria Ag | Funktionalisierte Schnittstellenstruktur |
WO2019005171A1 (en) * | 2017-06-30 | 2019-01-03 | Intel Corporation | ENCLOSURE FOR ELECTRONIC COMPONENT |
CN117038646B (zh) * | 2023-10-08 | 2024-01-26 | 之江实验室 | 陶瓷封装结构及其设计方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3705332A (en) * | 1970-06-25 | 1972-12-05 | Howard L Parks | Electrical circuit packaging structure and method of fabrication thereof |
US4667401A (en) * | 1985-11-26 | 1987-05-26 | Clements James R | Method of making an electronic device using an uniaxial conductive adhesive |
JPS63150930A (ja) * | 1986-12-15 | 1988-06-23 | Shin Etsu Polymer Co Ltd | 半導体装置 |
US4942140A (en) * | 1987-03-25 | 1990-07-17 | Mitsubishi Denki Kabushiki Kaisha | Method of packaging semiconductor device |
US5157477A (en) * | 1990-01-10 | 1992-10-20 | International Business Machines Corporation | Matched impedance vertical conductors in multilevel dielectric laminated wiring |
US5121190A (en) * | 1990-03-14 | 1992-06-09 | International Business Machines Corp. | Solder interconnection structure on organic substrates |
JP2657429B2 (ja) * | 1990-04-09 | 1997-09-24 | 株式会社ミクロ技術研究所 | 基板の回路実装方法及びその方法に使用する回路基板 |
US5065227A (en) * | 1990-06-04 | 1991-11-12 | International Business Machines Corporation | Integrated circuit packaging using flexible substrate |
US5203076A (en) * | 1991-12-23 | 1993-04-20 | Motorola, Inc. | Vacuum infiltration of underfill material for flip-chip devices |
JPH0661383A (ja) * | 1992-08-11 | 1994-03-04 | Fujitsu Ltd | 半導体装置 |
JPH06244231A (ja) * | 1993-02-01 | 1994-09-02 | Motorola Inc | 気密半導体デバイスおよびその製造方法 |
US5386624A (en) * | 1993-07-06 | 1995-02-07 | Motorola, Inc. | Method for underencapsulating components on circuit supporting substrates |
US5434452A (en) * | 1993-11-01 | 1995-07-18 | Motorola, Inc. | Z-axis compliant mechanical IC wiring substrate and method for making the same |
JPH07169872A (ja) * | 1993-12-13 | 1995-07-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
1995
- 1995-10-04 US US08/538,631 patent/US5637920A/en not_active Expired - Lifetime
-
1996
- 1996-10-04 JP JP8264094A patent/JPH09129670A/ja active Pending
-
1997
- 1997-01-03 US US08/778,909 patent/US5784780A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008218882A (ja) * | 2007-03-07 | 2008-09-18 | Nec Electronics Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US5784780A (en) | 1998-07-28 |
US5637920A (en) | 1997-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5637920A (en) | High contact density ball grid array package for flip-chips | |
US6768190B2 (en) | Stack type flip-chip package | |
US6753616B2 (en) | Flip chip semiconductor device in a molded chip scale package | |
US7279366B2 (en) | Method for assembling semiconductor die packages with standard ball grid array footprint | |
JP3239909B2 (ja) | 積層可能な三次元マルチチップ半導体デバイスとその製法 | |
US6339254B1 (en) | Stacked flip-chip integrated circuit assemblage | |
KR100692441B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
US6396136B2 (en) | Ball grid package with multiple power/ground planes | |
US7148560B2 (en) | IC chip package structure and underfill process | |
US7145225B2 (en) | Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods | |
US8357999B2 (en) | Assembly having stacked die mounted on substrate | |
EP0729180B1 (en) | Packaging multi-chip modules without wirebond interconnection | |
US6268649B1 (en) | Stackable ball grid array package | |
US6984889B2 (en) | Semiconductor device | |
US6278613B1 (en) | Copper pads for heat spreader attach | |
US6552267B2 (en) | Microelectronic assembly with stiffening member | |
KR20020043188A (ko) | 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법 | |
US6953709B2 (en) | Semiconductor device and its manufacturing method | |
JP2001077294A (ja) | 半導体装置 | |
US6660565B1 (en) | Flip chip molded/exposed die process and package structure | |
US6266249B1 (en) | Semiconductor flip chip ball grid array package | |
KR20050027384A (ko) | 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체 | |
KR100475338B1 (ko) | 와이어본더를이용한칩스케일패키지및제조방법 | |
KR980012313A (ko) | 칩 사이즈의 볼 그리드 어레이(Ball Grid Array Package) | |
JPH088298A (ja) | 電子部品実装体及び端子配列変換基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041217 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050316 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051012 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051017 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060705 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061130 |