JP2001326304A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001326304A
JP2001326304A JP2000141301A JP2000141301A JP2001326304A JP 2001326304 A JP2001326304 A JP 2001326304A JP 2000141301 A JP2000141301 A JP 2000141301A JP 2000141301 A JP2000141301 A JP 2000141301A JP 2001326304 A JP2001326304 A JP 2001326304A
Authority
JP
Japan
Prior art keywords
resin
chip
underfill resin
sealing body
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000141301A
Other languages
English (en)
Inventor
Hiroshi Funakura
寛 舩倉
Hidekazu Hosomi
英一 細美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000141301A priority Critical patent/JP2001326304A/ja
Priority to TW090109727A priority patent/TW494504B/zh
Priority to KR10-2001-0025838A priority patent/KR100484876B1/ko
Priority to US09/854,559 priority patent/US6469373B2/en
Publication of JP2001326304A publication Critical patent/JP2001326304A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】 チップが配線基板上にアンダーフィル樹脂を
介して搭載され、且つ樹脂封止体により樹脂封止された
半導体装置において、配線基板に形成されたはんだ端子
にかかる応力が低減される半導体装置を提供する。 【解決手段】 チップ１１は、配線基板１０上にアンダ
ーフィル樹脂１２を介して搭載され、樹脂封止体１４に
より樹脂封止されている。アンダーフィル樹脂１２をチ
ップ１１のサイズより大きくし、その端部は、樹脂封止
体１４の少なくとも１つの側面から露出している。樹脂
封止体１４と配線基板１０に形成されている配線及び端
子との間には樹脂封止体よりヤング率の小さいアンダー
フィル樹脂が介在しているので配線や端子にかかる応力
が著しく低減される。また、使用されるアンダーフィル
樹脂に含まれる水分は露出する端部から逃げるのでその
量を低減させて耐リフロー性を向上させることができ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、とくに配線基板と半導体チップ（以下、チップとい
う）との間にアンダーフィル樹脂を介在させたパッケー
ジに関する。
【０００２】
【従来の技術】従来半導体装置には、チップを搭載した
配線基板をモールド樹脂で樹脂封止した半導体パッケー
ジを有するタイプがある。図１０は、従来構造のフリッ
プチップタイプのパッケージ（ＣＳＰ:Chip Size(Scal
e) Package ）の断面図である。配線基板として、ポリ
イミドフィルムからなるインターポーザを用いる。ポリ
イミドフィルム１００には配線（図示しない）に電気的
に接続されたはんだなどからなる端子１０３が取り付け
られている。チップ１０１は、ポリイミドフィルム１０
０にフリップチップ接続されており、チップ１０１に形
成され、内部回路と電気的に接続された接続電極（図示
しない）は、前記配線を介して端子１０３に電気的に接
続されている。チップ１０１とポリイミドフィルム１０
０との間にはエポキシ樹脂などからなるアンダーフィル
樹脂１０２により樹脂封止されている。このとき、チッ
プ１０１とアンダーフィル樹脂１０２とは、ほぼ同じサ
イズであり、アンダーフィル樹脂１０２がチップ１０１
の側面から突出することは無い。チップ全体の樹脂封止
は、ポリイミドフィルム１００上に被覆形成されたエポ
キシ樹脂などのモールド樹脂からなる樹脂封止体１０４
により行われる。パッケージの取り付け高さは、０．５
ｍｍ（Ｍａｘ）であり、チップ１０１の厚さは、約０．
２ｍｍである。図１１は、図１０に示される半導体装置
のパッケージを実装基板に実装した状態を説明する断面
図である。ポリイミドフィルム１００の端子１０３は、
実装基板１０５の配線（図示しない）に接続される。
【０００３】
【発明が解決しようとする課題】図１０の半導体装置の
パッケージを実装基板１０５に実装後、実装ＴＣＴ試験
を行う。この試験を行うと、各部材間の熱膨張係数の差
により端子１０３のはんだ部分に応力が加わり、そこに
亀裂が生じて最終的に段線し、電気的な接続が不可能に
なる。図１０の構造のパッケージでは、主として、実装
基板とモールド樹脂との熱膨張係数差により、とくにモ
ールド樹脂のヤング率が大きいために、比較的早いサイ
クル数ではんだ部分が断線する事になる。また、半導体
装置に対する信頼性試験にはパッケージを吸湿させてリ
フローを行う耐リフロー試験がある。これは、パッケー
ジを吸湿させたときに含まれる水分が、リフローを加え
たときに膨脹する事によりパッケージにクラックが生じ
たことを想定した試験である。図１０のパッケージで
は、図１２に示すように、吸湿させた時にアンダーフィ
ル樹脂部分に水分が蓄積し、これが外部に排出されるこ
ともないので、リフローをかけるとアンダーフィル樹脂
部分でクラックが生じ、耐リフロー性が悪くなるという
問題が生じている。また、フリップチップタイプのＣＳ
Ｐパッケージは、図１３に示すように、ポリイミドフィ
ルム１００に形成されているＣｕなどの配線１０６上に
樹脂封止体１０４のモールド樹脂が載っている構造を有
している。この場合、銅とモールド樹脂との密着性が弱
いのでこの部分で剥離し易いという傾向が見られる。フ
リップチップタイプのＣＳＰパッケージは、大判の絶縁
フィルムになっているポリイミドフィルムを、アンダー
フィル樹脂を貼り付けた後チップを搭載し、その後モー
ルド樹脂で樹脂封止してから、チップ毎に個片にダイシ
ングカットする方法を採用している。この個片にカット
したときにすでにＣｕとモールド樹脂との間に剥離が生
じている。
【０００４】図１４及び図１５は、従来の半導体装置を
個片にカットするまでの方法を説明する製造工程のポリ
イミドフィルムの平面図及びポリイミドフィルム上の１
パッケージ領域の状態を示す断面図である。配線基板と
して用いられるインターポーザであるポリイミドフィル
ム１００′にチップを搭載する配線基板１００が切り出
されるパッケージ領域を複数個区画する（図１４
（ａ））。ポリイミドフィルム１００′のパッケージ領
域上にフィルム状のアンダーフィル樹脂１０２を搭載さ
せる（図１４（ｂ））。次に、アンダーフィル樹脂１０
２の上にチップ１０１を熱圧着する（図１５（ａ））。
次に、ポリイミドフィルム１００′全体をモールド樹脂
１０４′で被覆する（図１５（ｂ））。その後、ポリイ
ミドフィルム、アンダーフィル樹脂、チップ及びモール
ド樹脂の積層体をパッケージ領域に沿って個片カットし
て複数の図１０に示される半導体装置を形成する。本発
明は、このような事情によりなされたものであり、チッ
プが配線基板上にアンダーフィル樹脂を介して搭載さ
れ、且つ樹脂封止体により樹脂封止された半導体装置に
おいて、配線基板に形成されたはんだ端子にかかる応力
が低減される半導体装置を提供する。また、使用される
アンダーフィル樹脂に含まれる水分の量を低減すること
により耐リフロー性を向上させるとともに配線の樹脂封
止体からの剥離が有効に防止される半導体装置を提供す
る。
【０００５】
【課題を解決するための手段】本発明は、チップが配線
基板上にアンダーフィル樹脂を介して搭載され、且つ樹
脂封止体により樹脂封止された半導体装置において、ア
ンダーフィル樹脂をチップのサイズより大きくし、且つ
その端部は、樹脂封止体の少なくとも１つの側面から露
出している構造にすることを特徴としている。樹脂封止
体と配線基板に形成されている配線及び端子との間には
樹脂封止体よりヤング率の小さいアンダーフィル樹脂が
介在しているので、配線や端子との熱膨張係数の差があ
っても配線や端子にかかる応力が著しく低減される。ま
た、使用されるアンダーフィル樹脂に含まれる水分は露
出する端部から逃げるのでその量を低減させて耐リフロ
ー性を向上させることができる。このアンダーフィル樹
脂と樹脂封止体とを実質的に同じ大きさにすると、アン
ダーフィル樹脂の端部は、樹脂封止体のすべての側面か
ら露出するようになる。この端部が露出している側面が
一部であってもアンダーフィル樹脂の水分が外部に逃げ
る量が十分確保されるなら本発明の効果は十分あるもの
とすることができる。この場合のアンダーフィル樹脂の
大きさは、幾分樹脂封止体より小さい構造になってい
る。
【０００６】すなわち、本発明の半導体装置は、半導体
チップと、前記半導体チップが搭載された配線基板と、
前記半導体チップと前記配線基板との間に介在されたア
ンダーフィル樹脂と、前記半導体チップ、前記アンダー
フィル樹脂及び前記配線基板を封止する樹脂封止体とを
具備し、前記アンダーフィル樹脂は、前記半導体チップ
のサイズより大きく、且つその端部は、前記樹脂封止体
の少なくとも１つの側面から露出していることを特徴と
している。前記半導体チップは、前記配線基板にフリッ
プチップ接続されているようにしても良い。前記アンダ
ーフィル樹脂は、−５５℃の低温領域での熱膨張係数が
３０〜１００ｐｐｍ、ヤング率が１．０〜５．４ＧＰａ
であるようにしても良い。前記樹脂封止体は、−５５℃
の低温領域での熱膨張係数が１０〜１８ｐｐｍ、ヤング
率が１０〜２０ＧＰａであるようにしても良い。前記ア
ンダーフィル樹脂のヤング率は、前記樹脂封止体より小
さいようにしても良い。
【０００７】本発明の半導体装置の製造方法は、配線基
板となる絶縁基板上にアンダーフィル樹脂からなるシー
トを配置する工程と、この絶縁基板上に配置されたこの
アンダーフィル樹脂からなるシート上に半導体チップを
配置する工程と、この半導体チップと前記アンダーフィ
ル樹脂からなるシートとの少なくとも一部を被覆するよ
うに樹脂封止体を前記絶縁基板上に配置する工程と、前
記アンダーフィル樹脂からなるシートが前記半導体チッ
プのサイズに比較し、て大きく且つ前記シートの端部が
前記樹脂封止体の少なくとも１つの側面から露出する様
に、前記樹脂封止体と前記シートと前記絶縁基板とを個
々の前記半導体チップとなる様に切断して、個々の半導
体装置に分離する工程とを備えたことを特徴としてい
る。
【０００８】
【発明の実施の形態】以下、図面を参照して発明の実施
の形態を説明する。まず、図１乃至図６を参照して第１
の実施例を説明する。図１は、半導体装置のフリップチ
ップタイプのＣＳＰパッケージの断面図、図２は、図１
に示す半導体装置を実装基板に搭載した状態を示す断面
図、図３は、図１に示す半導体装置の部分断面図、図４
は、図１に示す半導体装置の斜視図、図５は、この実施
例の半導体装置の製造工程を示す平面図、図６は、半導
体装置を形成するポリイミドフィルムの変形例を示す平
面図である。配線基板として、ポリイミドフィルムから
なるインターポーザを用いる。ポリイミドフィルム１０
には配線（図示しない）に電気的に接続されたはんだな
どからなる端子１３が取り付けられている。チップ１１
は、ポリイミドフィルム１０にフリップチップ接続され
ており、また、チップ１１に形成され、その内部回路と
電気的に接続された接続電極（図示しない）は、前記ポ
リイミドフィルム１０の配線を介して端子１３に電気的
に接続されている。
【０００９】チップ１１とポリイミドフィルム１０との
間は、エポキシ樹脂などからなるアンダーフィル樹脂１
２により樹脂封止されている。このとき、アンダーフィ
ル樹脂１２のサイズは、チップ１１のサイズより大き
い。チップ全体の樹脂封止は、ポリイミドフィルム１０
上に被覆形成されたエポキシ樹脂などのモールド樹脂か
らなる樹脂封止体１４により行われる。この実施例では
アンダーフィル樹脂１２は、樹脂封止体１４と実質的に
同じサイズであり、したがって、その端部は、樹脂封止
体１４の各側面から露出している。前記アンダーフィル
樹脂の物性値は、−５５℃の低温領域での熱膨張係数が
３０〜１００ｐｐｍ、ヤング率が１．０〜５．４ＧＰａ
であり、前記樹脂封止体の物性値は、−５５℃の低温領
域での熱膨張係数が１０〜１８ｐｐｍ、ヤング率が１０
〜２０ＧＰａである。チップと配線基板の電気的接続
は、ワイヤーボンディング接続でも良く、モールド樹脂
は、ポッティング樹脂で樹脂封止されていても良い。
【００１０】図２は、図１に示される半導体装置のパッ
ケージを実装基板に実装した状態を説明する図である。
ポリイミドフィルム１０のはんだなどの端子１３は、プ
リント配線基板などの実装基板１５の配線（図示しな
い）に接続される。アンダーフィル樹脂１２の厚さは、
パッケージサイズが１〜１５ｍｍの時において、３０〜
８０μｍである。
【００１１】次に、この実施例の半導体装置の製造方法
を説明する。図５は、本発明の半導体装置を個片にカッ
トするまでの方法を説明する製造工程図である。インタ
ーポーザとして用いられるポリイミドフィルム１０′に
アンダーフィル樹脂のシート１２′を所定の間隔に配置
形成させる（図５（ａ））。次に、アンダーフィル樹脂
のシート１２′の上にチップ１１をパッケージ領域に沿
って熱圧着により貼り付ける（図５（ｂ））。次に、ポ
リイミドフィルム１０′をモールド樹脂からなる樹脂封
止体１４′で被覆する（図５（ｃ））。その後、ポリイ
ミドフィルム１０′、アンダーフィル樹脂シート１
２′、チップ１１及びモールド樹脂１４′の積層体をチ
ップごとに、アンダーフィル樹脂からなるシートがチッ
プのサイズに比較して大きく且つシートの端部が樹脂封
止体の少なくとも１つの側面から露出するように、個片
カットして複数の図１に示される半導体装置を形成す
る。
【００１２】複数の半導体装置を個片カットにより切り
出すポリイミドフィルムは、上記の図５では１枚のアン
ダーフィル樹脂シートを用いているが、本発明では、図
６に示すように、複数のアンダーフィル樹脂シートを用
いても良い。図６（ａ）のポリイミドフィルムには、縦
１列あるいは複数列のチップを搭載できる複数のアンダ
ーフィル樹脂シートが複数枚貼り付けられている。図６
（ｂ）には、２×２枚のチップを搭載できる複数のアン
ダーフィル樹脂シートが貼り付けられるポリイミドフィ
ルムが示されている。３×３枚あるいは２×３枚のチッ
プを搭載できるアンダーフィル樹脂シートを用いること
もできる。従来のプロセスでは１つのパッケージに対し
て１枚のアンダーフィル樹脂シートを貼り付ける手法で
ある。この方法では貼り付け時間が長く製造工程が長時
間になる。また、アンダーフィル樹脂の貼り付け位置ず
れが±０．２ｍｍと大きいために、パッケージ間隔を大
きく取らざるを得ないために１枚のポリイミドフィルム
内に配置できるパッケージ数は少なくなるので製造効率
が悪いという問題があったが、このような構造をとるこ
とにより、製造工程が短縮され、製造効率が向上する。
【００１３】この実施例のフリップチップタイプのＣＳ
Ｐパッケージは、図１０に示された従来のフリップチッ
プタイプのＣＳＰパッケージのアンダーフィル樹脂がチ
ップと同じサイズになっているのと比較して、アンダー
フィル樹脂がチップサイズより大きく、樹脂封止体と同
じサイズである。また、図２に示すように、この実施例
のパッケージを実装基板に実装すると、はんだなどの端
子とモールド樹脂との間にアンダーフィル樹脂が介在し
ている。前述のように、従来実装ＴＣＴの不良の主因
は、モールド樹脂と実装基板の熱膨張係数の差によりは
んだ部分に応力が集中するので亀裂が生じることが原因
である。そこで、図１のように、アンダーフィル樹脂を
パッケージサイズに広げた構造でははんだ部分とモール
ド樹脂との間にアンダーフィル樹脂が存在する。アンダ
ーフィル樹脂は、低温領域でもヤング率が１．０〜６．
０ＧＰａ（−５５℃のとき）と比較的柔らかい材料でる
ため熱収縮によるモールド樹脂の変形によって生じるは
んだ部分への応力を緩和する働きがある。
【００１４】図３は、アンダーフィル樹脂のサイズとア
ンダーフィル樹脂の種類の違いによる歪量をシミュレー
ションで算出した結果を示すものである。どの種類のア
ンダーフィル樹脂（Ａ〜Ｉ）を用いても、アンダーフィ
ル樹脂サイズを樹脂封止体のサイズ（パッケージサイ
ズ）と同じにする（ａ群）と、従来のアンダーフィル樹
脂サイズ＝チップサイズの場合（ｂ群）と比較して歪量
が著しく小さくなっている。例えば、アンダーフィル樹
脂（Ａ）を用いると、従来のアンダーフィル樹脂サイズ
＝チップサイズの場合の歪量は、２３．６３×１０-3で
あるのに対して、この実施例のアンダーフィル樹脂サイ
ズ＝パッケージサイズの場合の歪量は、１２．８８×１
０-3と約半分ほど小さくなっている。すなわち従来の半
導体装置がいずれも歪量が略２５×１０-3であるのに対
して、この実施例では略１２〜２０×１０-3の歪量が得
られる。
【００１５】次に、図１及び図７を参照して第２の実施
例を説明する。図７は、半導体装置の吸湿状態を説明す
る断面図である。配線基板であるポリイミドフィルム１
０上にチップ１１がアンダーフィル樹脂１２により接続
され、チップ１１とポリイミドフィルム１０との電気的
接続は、フリップチップ接続により行われている。そし
て、チップ１１及びポリイミドフィルム１０は、モール
ド樹脂からなる樹脂封止体１４により封止されている。
前記アンダーフィル樹脂の物性値は、−５５℃の低温領
域での熱膨張係数が３０〜１００ｐｐｍ、ヤング率が
１．０〜５．４ＧＰａであり、樹脂封止体に用いられる
モールド樹脂の物性値は、−５５℃の低温領域での熱膨
張係数が１０〜１８ｐｐｍ、ヤング率が１０〜２０ＧＰ
ａである。チップと配線基板の電気的接続は、ワイヤー
ボンディング接続でも良く、モールド樹脂は、ポッティ
ング樹脂で樹脂封止されていても良い。
【００１６】すでに述べたように、図１２に示すよう
に、従来構造のフリップチップタイプのＣＳＰパッケー
ジでは、パッケージを吸湿させたときにアンダーフィル
樹脂部分に水分が蓄積され、また、外部に排出されるこ
ともないので、リフロをかけると、アンダーフィル樹脂
部分でクラックが生じ、耐リフロー性が悪くなるという
問題が生じる。しかし、この実施例のように、アンダー
フィル樹脂を樹脂封止体サイズ（パッケージサイズ）と
同じにすると、アンダーフィル樹脂の端部側面が外気と
接触することになり、その結果、図７に示すように、ア
ンダーフィル樹脂は吸湿するが、同時に側面から水分を
排出することにより結果的にアンダーフィル樹脂に含ま
れる水分の量が減少することになる。その結果耐リフロ
ー性が向上する。
【００１７】次に、図１及び図８を参照して第３の実施
例を説明する。図８は、半導体装置の部分断面図であ
る。配線基板であるポリイミドフィルム１０上にチップ
１１がアンダーフィル樹脂１２により接続され、チップ
１１とポリイミドフィルム１０との電気的接続は、フリ
ップチップ接続により行われている。そして、チップ１
１及びポリイミドフィルム１０は、モールド樹脂からな
る樹脂封止体１４により封止されている。前記アンダー
フィル樹脂の物性値は、−５５℃の低温領域での熱膨張
係数が３０〜１００ｐｐｍ、ヤング率が１．０〜５．４
ＧＰａであり、樹脂封止体に用いられるモールド樹脂の
物性値は、−５５℃の低温領域での熱膨張係数が１０〜
１８ｐｐｍ、ヤング率が１０〜２０ＧＰａである。チッ
プと配線基板の電気的接続は、ワイヤーボンディング接
続でも良く、モールド樹脂は、ポッティング樹脂で樹脂
封止されていても良い。
【００１８】図１３に示す従来のフリップチップタイプ
のＣＳＰパッケージは、配線として用いられるＣｕとモ
ールド樹脂との密着性が悪いためＣｕとモールド樹脂が
剥離し易いという傾向が認められるが、この実施例で
は、図８に示すように、ポリイミドフィルム１０に配線
されたＣｕ配線１６とモールド樹脂１４との間にアンダ
ーフィル樹脂１２が介在する。アンダーフィル樹脂１２
は、本来の接着剤の役割に加えてモールド樹脂１４より
弾性率が低く、衝撃を吸収し易いという特性を有してお
り、衝撃吸収体としての役割も有している。したがっ
て、アンダーフィル樹脂１２の存在は、２つの役割を有
することでＣｕ配線１６とモールド樹脂１４との間を剥
れ難くしている。
【００１９】次に、図９を参照して第４の実施例を説明
する。図９は、半導体装置の断面図及び透視平面図であ
る。この断面図は、平面図のＡ−Ａ′線に沿う部分を示
している。配線基板としてポリイミドフィルムからなる
インターポーザを用いる。ポリイミドフィルム２０には
配線（図示しない）に電気的に接続されたはんだなどか
らなる端子２３が取り付けられている。チップ２１は、
ポリイミドフィルム２０にフリップチップ接続されてお
り、また、チップ２１に形成され、その内部回路と電気
的に接続された接続電極（図示しない）は、前記ポリイ
ミドフィルム２０の配線を介して端子２３に電気的に接
続されている。チップ２１とポリイミドフィルム２０と
の間はエポキシ樹脂などからなるアンダーフィル樹脂２
２により樹脂封止されている。このとき、アンダーフィ
ル樹脂２２のサイズは、チップ２１のサイズより大き
い。チップ全体の樹脂封止は、ポリイミドフィルム２０
上に被覆形成されたエポキシ樹脂などのモールド樹脂か
らなる樹脂封止体２４により行われる。この実施例では
アンダーフィル樹脂２２は、樹脂封止体２４より面積が
小さく、その端部は、樹脂封止体２４の対向する２つの
面から露出しており、他の対向する２つの面からは露出
していない構造になっている。
【００２０】この実施例のように、この端部が露出して
いる側面が一部であってもアンダーフィル樹脂の水分が
外部に逃げる量が十分確保されるなら本発明の効果は十
分あるものとすることができる。この場合のアンダーフ
ィル樹脂の大きさは、幾分樹脂封止体より小さい構造に
なっている。はんだ端子にかかる応力も小さく、配線が
モールド樹脂から剥がれ難いようにすることもできる。
【００２１】
【発明の効果】本発明は、配線基板の端子部分とモール
ド樹脂が介在することにより、はんだ部分にかかる応力
が低減されて実装ＴＣＴによる信頼性が向上する。ま
た、アンダーフィル樹脂をチップサイズより大きくし、
モールド樹脂の少なくとも１つの側面から露出するよう
にほぼ同じサイズにすることにより、このアンダーフィ
ル樹脂に含まれる水分の量を減らすことができその結
果、耐リフロー性が向上する。さらに、配線基板上のＣ
ｕ配線とモールド樹脂との間にアンダーフィル樹脂が介
在することになり、その結果アンダーフィル樹脂の接着
作用及び衝撃吸収作用によりＣｕ配線がモールド樹脂か
ら剥れ難くなる。
【図面の簡単な説明】
【図１】本発明の半導体装置のフリップチップタイプの
ＣＳＰパッケージの断面図。
【図２】図１に示す半導体装置を実装基板に搭載した状
態を示す断面図。
【図３】図１に示す半導体装置の部分断面図。
【図４】図１に示す半導体装置の斜視図。
【図５】本発明の半導体装置の製造工程を示す平面図。
【図６】本発明の半導体装置を形成するポリイミドフィ
ルムの変形例を示す平面図。
【図７】本発明の半導体装置の吸湿状態を説明する断面
図。
【図８】本発明の半導体装置の部分断面図。
【図９】本発明の半導体装置の断面図及び透視平面図。
【図１０】従来のフリップチップタイプのＣＳＰパッケ
ージの断面図。
【図１１】図１０に示す半導体装置のパッケージを実装
基板に実装した状態を説明する断面図。
【図１２】従来の半導体装置の吸湿状態を説明する断面
図。
【図１３】従来の半導体装置の部分断面図。
【図１４】従来の半導体装置の製造工程平面図及び断面
図。
【図１５】従来の半導体装置の製造工程平面図及び断面
図。
【符号の説明】
１０、１０′、２０、１００、１００′・・・配線基板
（ポリイミドフィルム）、１１、２１、１０１・・・チ
ップ、１２、２２、１０２・・・アンダーフィル樹脂、
１２′・・・アンダーフィル樹脂シート、１３、２３、
１０３・・・はんだ端子、１４、１４′、２４、１０
４、１０４′・・・樹脂封止体（モールド樹脂）、１
５、１０５・・・実装基板、 １６、１０６・・・Ｃ
ｕ配線。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M109 AA02 BA05 CA04 CA21 CA22 DB15 EA02 EC04 EC05 ED02 EE02 EE03 5F044 KK02 KK03 KK04 LL13 5F061 AA02 BA05 CA04 CA21 CA22 CB13

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップと、 前記半導体チップが搭載された配線基板と、 前記半導体チップと前記配線基板との間に介在されたア
    ンダーフィル樹脂と、 前記半導体チップ、前記アンダーフィル樹脂及び前記配
    線基板を封止する樹脂封止体とを備え、 前記アンダーフィル樹脂は、前記半導体チップのサイズ
    より大きく、且つその端部は、前記樹脂封止体の少なく
    とも１つの側面から露出していることを特徴とする半導
    体装置。
  2. 【請求項２】 前記半導体チップは、前記配線基板にフ
    リップチップ接続されていることを特徴とする請求項１
    に記載の半導体装置。
  3. 【請求項３】 前記アンダーフィル樹脂は、−５５℃の
    低温領域での熱膨張係数が３０〜１００ｐｐｍ、ヤング
    率が１．０〜５．４ＧＰａであることを特徴とする請求
    項１又は請求項２に記載の半導体装置。
  4. 【請求項４】 前記樹脂封止体は、−５５℃の低温領域
    での熱膨張係数が１０〜１８ｐｐｍ、ヤング率が１０〜
    ２０ＧＰａであることを特徴とする請求項１乃至請求項
    ３のいずれかに記載の半導体装置。
  5. 【請求項５】 前記アンダーフィル樹脂のヤング率は、
    前記樹脂封止体より小さいことを特徴とする請求項１又
    は請求項２に記載の半導体装置。
  6. 【請求項６】 配線基板となる絶縁基板上にアンダーフ
    ィル樹脂からなるシートを配置する工程と、 この絶縁基板上に配置されたこのアンダーフィル樹脂か
    らなるシート上に半導体チップを配置する工程と、 この半導体チップと前記アンダーフィル樹脂からなるシ
    ートとの少なくとも一部を被覆するように樹脂封止体を
    前記絶縁基板上に配置する工程と、 前記アンダーフィル樹脂からなるシートが前記半導体チ
    ップのサイズに比較して大きく且つ前記シートの端部が
    前記樹脂封止体の少なくとも１つの側面から露出する様
    に、前記樹脂封止体と前記シートと前記絶縁基板とを個
    々の前記半導体チップとなる様に切断して、個々の半導
    体装置に分離する工程とを備えたことを特徴とする半導
    体装置の製造方法。
JP2000141301A 2000-05-15 2000-05-15 半導体装置及びその製造方法 Pending JP2001326304A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000141301A JP2001326304A (ja) 2000-05-15 2000-05-15 半導体装置及びその製造方法
TW090109727A TW494504B (en) 2000-05-15 2001-04-24 Semiconductor apparatus and its manufacturing method
KR10-2001-0025838A KR100484876B1 (ko) 2000-05-15 2001-05-11 반도체장치 및 그 제조방법
US09/854,559 US6469373B2 (en) 2000-05-15 2001-05-15 Semiconductor apparatus with improved thermal and mechanical characteristic under-fill layer and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000141301A JP2001326304A (ja) 2000-05-15 2000-05-15 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001326304A true JP2001326304A (ja) 2001-11-22

Family

ID=18648435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000141301A Pending JP2001326304A (ja) 2000-05-15 2000-05-15 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US6469373B2 (ja)
JP (1) JP2001326304A (ja)
KR (1) KR100484876B1 (ja)
TW (1) TW494504B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897094B2 (en) 2002-03-11 2005-05-24 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP2012104706A (ja) * 2010-11-11 2012-05-31 Sony Corp 半導体装置及びその製造方法

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299523A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 半導体パッケージ
KR101313391B1 (ko) 2004-11-03 2013-10-01 테세라, 인코포레이티드 적층형 패키징
KR100906047B1 (ko) * 2005-03-14 2009-07-03 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치
US7851916B2 (en) * 2005-03-17 2010-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. Strain silicon wafer with a crystal orientation (100) in flip chip BGA package
CN101142673B (zh) * 2005-03-18 2010-04-14 富士通微电子株式会社 半导体器件及其制造方法
KR20080031192A (ko) * 2005-06-29 2008-04-08 로무 가부시키가이샤 반도체 장치 및 반도체 장치 집합체
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
JP2009014152A (ja) * 2007-07-06 2009-01-22 Sony Corp 軸受ユニット、軸受ユニットを有するモータ及び電子機器
KR20110049921A (ko) * 2008-09-11 2011-05-12 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치에 이용되는 수지 조성물
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
DE102011003832A1 (de) * 2011-02-09 2012-08-09 Robert Bosch Gmbh Vergossenes Bauteil
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
JP5897486B2 (ja) * 2013-03-14 2016-03-30 株式会社東芝 半導体装置
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9896330B2 (en) 2016-01-13 2018-02-20 Texas Instruments Incorporated Structure and method for packaging stress-sensitive micro-electro-mechanical system stacked onto electronic circuit chip
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
DE102017205247A1 (de) * 2017-03-28 2018-10-04 Robert Bosch Gmbh Elektronikmodul
US10861741B2 (en) 2017-11-27 2020-12-08 Texas Instruments Incorporated Electronic package for integrated circuits and related methods
US11538767B2 (en) 2017-12-29 2022-12-27 Texas Instruments Incorporated Integrated circuit package with partitioning based on environmental sensitivity
KR102397902B1 (ko) 2018-01-29 2022-05-13 삼성전자주식회사 반도체 패키지
CN110429067A (zh) * 2019-07-23 2019-11-08 中国科学技术大学 用于超导量子处理器封装的配合结构及封装盒体
US11855034B2 (en) * 2021-05-28 2023-12-26 Advanced Semiconductor Engineering, Inc. Electronic device package and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0855867A (ja) * 1994-08-12 1996-02-27 Hitachi Chem Co Ltd 樹脂封止型半導体装置
JPH11297904A (ja) * 1998-04-14 1999-10-29 Nitto Denko Corp 半導体装置
JP2000022040A (ja) * 1998-07-07 2000-01-21 Mitsubishi Electric Corp 半導体装置およびその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335653A (ja) * 1995-04-07 1996-12-17 Nitto Denko Corp 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
US5637920A (en) * 1995-10-04 1997-06-10 Lsi Logic Corporation High contact density ball grid array package for flip-chips
KR0170024B1 (ko) * 1995-10-27 1999-02-01 황인길 관통 슬롯 둘레에 에폭시 배리어가 형성된 기판 및 이를 이용한 향상된 습기 방출 특성을 갖는 볼 그리드 어레이 반도체 패키지
US5637916A (en) * 1996-02-02 1997-06-10 National Semiconductor Corporation Carrier based IC packaging arrangement
JPH09260552A (ja) * 1996-03-22 1997-10-03 Nec Corp 半導体チップの実装構造
JP2982713B2 (ja) * 1996-10-23 1999-11-29 日本電気株式会社 半導体素子の放熱構造
JPH10233463A (ja) 1997-01-27 1998-09-02 Toshiba Corp 半導体装置およびその製造方法
US6268648B1 (en) * 1997-04-30 2001-07-31 Hitachi Chemical Co., Ltd. Board for mounting semiconductor element, method for manufacturing the same, and semiconductor device
US6049122A (en) * 1997-10-16 2000-04-11 Fujitsu Limited Flip chip mounting substrate with resin filled between substrate and semiconductor chip
US5975408A (en) 1997-10-23 1999-11-02 Lucent Technologies Inc. Solder bonding of electrical components
US6324069B1 (en) * 1997-10-29 2001-11-27 Hestia Technologies, Inc. Chip package with molded underfill
US6075710A (en) * 1998-02-11 2000-06-13 Express Packaging Systems, Inc. Low-cost surface-mount compatible land-grid array (LGA) chip scale package (CSP) for packaging solder-bumped flip chips
JPH11233673A (ja) 1998-02-13 1999-08-27 Hitachi Ltd 半導体装置及びその製造方法並びに電子装置
SG75873A1 (en) * 1998-09-01 2000-10-24 Texas Instr Singapore Pte Ltd Stacked flip-chip integrated circuit assemblage
US6255140B1 (en) * 1998-10-19 2001-07-03 Industrial Technology Research Institute Flip chip chip-scale package
US6306688B1 (en) * 1999-04-28 2001-10-23 Teravicta Technologies, Inc. Method of reworkably removing a fluorinated polymer encapsulant
US6341418B1 (en) * 1999-04-29 2002-01-29 International Business Machines Corporation Method for direct chip attach by solder bumps and an underfill layer
US6338985B1 (en) * 2000-02-04 2002-01-15 Amkor Technology, Inc. Making chip size semiconductor packages

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0855867A (ja) * 1994-08-12 1996-02-27 Hitachi Chem Co Ltd 樹脂封止型半導体装置
JPH11297904A (ja) * 1998-04-14 1999-10-29 Nitto Denko Corp 半導体装置
JP2000022040A (ja) * 1998-07-07 2000-01-21 Mitsubishi Electric Corp 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897094B2 (en) 2002-03-11 2005-05-24 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP2012104706A (ja) * 2010-11-11 2012-05-31 Sony Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW494504B (en) 2002-07-11
KR20010105176A (ko) 2001-11-28
US20010040280A1 (en) 2001-11-15
KR100484876B1 (ko) 2005-04-22
US6469373B2 (en) 2002-10-22

Similar Documents

Publication Publication Date Title
JP2001326304A (ja) 半導体装置及びその製造方法
JP3084230B2 (ja) ボール・グリッド・アレイ・パッケージ
US6333469B1 (en) Wafer-scale package structure and circuit board attached thereto
US6552430B1 (en) Ball grid array substrate with improved traces formed from copper based metal
US8253258B2 (en) Semiconductor device with hollow and throughhole and method of manufacturing same
US20120086111A1 (en) Semiconductor device
JP4785917B2 (ja) マルチチップモジュールの製造方法
US7344916B2 (en) Package for a semiconductor device
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
KR100669830B1 (ko) 이방성 도전막을 이용한 적층 패키지
JPH10163386A (ja) 半導体装置、半導体パッケージおよび実装回路装置
JP2000031327A (ja) 半導体装置及びその製造方法
JP2010010301A (ja) 半導体装置及びその製造方法
JP2001168131A (ja) 薄型相互接続構造
US20080237855A1 (en) Ball grid array package and its substrate
JP2002217514A (ja) マルチチップ半導体装置
JP2002198458A (ja) 半導体装置及び半導体装置製造方法
US20020145207A1 (en) Method and structure for integrated circuit package
JPH09232376A (ja) 突起電極を用いた表面実装構造及び中間基板
JP2002289735A (ja) 半導体装置
US20030209798A1 (en) Apparatus for providing mechanical support to a column grid array package
US6462282B1 (en) Circuit board for mounting bare chip
JP2003037244A (ja) 半導体装置用テープキャリア及びそれを用いた半導体装置
JPH11330158A (ja) 半導体装置およびその製造方法
JP2000058716A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060417

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061107

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20061211

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20061228