KR20110049921A - 반도체 장치 및 반도체 장치에 이용되는 수지 조성물 - Google Patents

반도체 장치 및 반도체 장치에 이용되는 수지 조성물 Download PDF

Info

Publication number
KR20110049921A
KR20110049921A KR1020117007961A KR20117007961A KR20110049921A KR 20110049921 A KR20110049921 A KR 20110049921A KR 1020117007961 A KR1020117007961 A KR 1020117007961A KR 20117007961 A KR20117007961 A KR 20117007961A KR 20110049921 A KR20110049921 A KR 20110049921A
Authority
KR
South Korea
Prior art keywords
resin
resin composition
semiconductor device
substrate
semiconductor element
Prior art date
Application number
KR1020117007961A
Other languages
English (en)
Inventor
마사히로 기타무라
Original Assignee
스미토모 베이클리트 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 베이클리트 컴퍼니 리미티드 filed Critical 스미토모 베이클리트 컴퍼니 리미티드
Publication of KR20110049921A publication Critical patent/KR20110049921A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

본 발명의 반도체 장치(1)는 기판(2)과 기판(2)의 적어도 한쪽 측에 설치되는 반도체 소자(3)와, 기판(2)과 반도체 소자(3)와 반도체 소자(3)의 사이를 충전하는 제 1 수지 조성물을 경화시켜 얻어지는 제 1 수지(4)와, 기판(2)과 제 1 수지(4)를 덮는, 제 1 수지 조성물을 경화한 후에 제 2 수지 조성물을 경화시켜 얻어지는 제 2 수지(5)를 가지고 있다. 본 발명에 있어서, 제 1 수지(4)와 제 2 수지(5)의 접착 강도가 실온에서 18MPa 이상이다.

Description

반도체 장치 및 반도체 장치에 이용되는 수지 조성물{SEMICONDUCTOR DEVICE AND RESIN COMPOSITION USED IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치 및 반도체 장치에 이용되는 수지 조성물에 관한 것이다.
근래 반도체 소자의 대형화, 반도체 장치의 다(多)핀(pin)화, 다양화에 수반해 반도체 소자 등의 주변에 사용되는 수지 재료에 대한 신뢰성의 요구도 엄격해지고 있다. 종래, 리드 프레임에 반도체 소자를 접착하고 수지로 봉지한 반도체 장치가 주류였지만, 근래에는 다핀화의 한계로부터 볼 그리드 어레이(BGA)와 같은 반도체 장치가 증가하고 있다. BGA에 탑재되는 반도체 소자를 인터포저(기판)에 접속하는 방식에는 와이어 본드로 반도체 소자를 인터포저에 접속하는 방식, 플립 칩으로 반도체 소자를 인터포저에 접속하는 방식 등이 있다.
플립 칩으로 반도체 소자를 인터포저에 접속하는 방식의 반도체 장치에서는 신뢰성을 높이기 위해서 범프로 전기적으로 접합한 반도체 소자와 기판의 틈새에 언더필재(underfill material)가 주입, 충전되어 있다.
언더필재는 일반적으로 경화성 수지, 경화제, 충전재, 저응력재로 구성되어 모세관 현상 등을 이용해 반도체 장치의 반도체 소자, 인터포저, 범프의 틈새를 충전한다. 예를 들면, 특허문헌 1에는 저응력재가 포함된 언더필재가 기재되어 있다. 또, 특허문헌 2에는 봉지용 에폭시 수지 조성물에 저응력재를 첨가함으로써 그 경화물의 탄성률을 소정의 범위로 조정하여 밀착성, 신뢰성을 향상시키는 것이 개시되어 있다.
또한 근래에는 플립 칩으로 반도체 소자를 인터포저에 접속하는 방식의 반도체 장치의 내충격성이나 내흡습성을 높이기 위해서, 반도체 소자와 인터포저를 언더필재로 봉지한 후에, 트랜스퍼 몰드용 봉지재(이하, 몰드재라고 함)에 의해 추가로 주위를 봉지하는 반도체 장치의 개발이 행해지고 있다(예를 들면, 특허문헌 3 참조)
그러나, 언더필재를 봉지한 후에 몰드재에 의해 추가로 반도체 소자의 주위를 봉지해 얻어지는 반도체 장치에서는 몰드재를 봉지한 직후 또는 온도 변화가 큰 엄격한 환경 하(리플로우 후나 급격한 냉열 사이클 환경 하)에 있어서, 언더필재와 몰드재의 계면에서 박리가 발생한다는 문제점이 있었다. 이 계면에 박리가 발생하면 반도체 소자나 인터포저에 대한 박리의 진전, 반도체 장치의 크랙, 수분의 침입 등이 발생해 신뢰성이 저하되고 있었다. 또, 종래의 언더필재는 저응력재가 포함되어 있었기 때문에, 경화물 표면에 저응력재가 스며 나오는 경우가 있었다. 이 때문에, 언더필재와 몰드재의 밀착성이 저하된다는 문제가 있었다.
일본 공개특허 2003-212963호 공보 일본 공개특허 2004-256644호 공보 일본 공개특허 2001-326304호 공보
본 발명의 목적은 상기 구조의 반도체 장치에 있어서, 반도체 장치를 구성하는 언더필재와 몰드재의 접착성이 뛰어나고, 내부 결함을 방지해 반도체 장치의 신뢰성을 향상시키는 것이다.
이와 같은 목적은 하기의 본 발명에 의해 달성된다.
[1] 기판과, 상기 기판의 적어도 한쪽 측에 설치되는 반도체 소자와, 상기 기판과 상기 반도체 소자와 상기 반도체 소자 사이를 충전하는 제 1 수지 조성물을 경화시켜 얻어지는 제 1 수지와, 상기 기판과 상기 제 1 수지를 덮는, 상기 제 1 수지 조성물을 경화한 후에 제 2 수지 조성물을 경화시켜 얻어지는 제 2 수지를 갖고, 상기 제 1 수지와 상기 제 2 수지의 접착 강도가 실온에서 18MPa 이상인 것을 특징으로 하는 반도체 장치.
[2] [1]에 기재된 반도체 장치에 있어서, 상기 접착 강도가 260℃에서 3MPa 이상인 것을 특징으로 하는 반도체 장치.
[3] 기판과, 상기 기판의 적어도 한쪽 측에 설치되는 반도체 소자와, 상기 기판과 상기 반도체 소자의 사이를 충전하는 제 1 수지 조성물을 경화시켜 얻어지는 제 1 수지와, 상기 기판과 상기 반도체 소자와 상기 제 1 수지를 덮는, 상기 제 1 수지 조성물을 경화한 후에 제 2 수지 조성물을 경화시켜 얻어지는 제 2 수지를 갖고, 상기 제 1 수지와 상기 제 2 수지의 접착 강도가 260℃에서 3MPa 이상인 것을 특징으로 하는 반도체 장치.
[4] [1] 내지 [3] 중 어느 하나에 기재된 반도체 장치에 있어서, 상기 접착 강도가 175℃에서 7MPa 이상인 것을 특징으로 하는 반도체 장치.
[5] [1] 내지 [4] 중 어느 하나에 기재된 반도체 장치에 있어서, 상기 제 1 수지 조성물은 실온에서 액상인 에폭시 수지를 포함하는 것을 특징으로 하는 반도체 장치.
[6] [1] 내지 [5] 중 어느 하나에 기재된 반도체 장치에 있어서, 상기 제 1 수지 조성물은 비스페놀형 에폭시 수지를 포함하는 것을 특징으로 하는 반도체 장치.
[7] [1] 내지 [6] 중 어느 하나에 기재된 반도체 장치에 있어서, 상기 제 1 수지 조성물은 1분자 중에 에폭시기를 3개 이상 가지는 다관능 에폭시 수지를 포함하는 것을 특징으로 하는 반도체 장치.
[8] [1] 내지 [7] 중 어느 하나에 기재된 반도체 장치에 있어서, 상기 제 1 수지는 경화제, 충전재를 추가로 포함하고, 저응력재를 제외하는 것을 특징으로 하는 반도체 장치.
[9] [8]에 기재된 반도체 장치에 있어서, 상기 저응력재는 고형 고무, 액상 고무 또는 엘라스토머인 것을 특징으로 하는 반도체 장치.
[10] [1] 내지 [9] 중 어느 하나에 기재된 반도체 장치에 있어서, 상기 접착 강도가 실온에서 20MPa 이상인 것을 특징으로 하는 반도체 장치.
[11] [1] 내지 [10] 중 어느 하나에 기재된 반도체 장치에 있어서, 상기 접착 강도가 260℃에서 4MPa 이상인 것을 특징으로 하는 반도체 장치.
[12] [1] 내지 [11] 중 어느 하나에 기재된 반도체 장치에 있어서, 상기 접착 강도가 175℃에서 9MPa 이상인 것을 특징으로 하는 반도체 장치.
[13] 기판과, 상기 기판의 적어도 한쪽 측에 설치되는 반도체 소자와, 상기 기판과 상기 반도체 소자의 사이를 충전하는 제 1 수지 조성물을 경화시켜 얻어지는 제 1 수지와, 상기 기판과 상기 반도체 소자와 상기 제 1 수지를 덮는, 상기 제 1 수지 조성물을 경화한 후에 제 2 수지 조성물을 경화시켜 얻어지는 제 2 수지를 갖고, 상기 제 1 수지 조성물은 1분자 중에 에폭시기를 3개 이상 가지는 다관능 에폭시 수지를 포함하는 것을 특징으로 하는 반도체 장치.
[14] [13]에 기재된 반도체 장치에 있어서, 상기 제 1 수지는 경화제, 충전재를 추가로 포함하고, 저응력재를 제외하는 것을 특징으로 하는 반도체 장치.
[15] [14]에 기재된 반도체 장치에 있어서, 상기 저응력재는 고형 고무, 액상 고무 또는 엘라스토머인 것을 특징으로 하는 반도체 장치.
[16] [1] 내지 [15] 중 어느 하나에 기재된 반도체 장치에 있어서, 상기 제 1 수지는 상기 반도체 소자의 측면의 적어도 일부를 덮는 것을 특징으로 하는 반도체 장치.
[17] [1] 내지 [16] 중 어느 하나에 기재된 반도체 장치에 있어서, 상기 반도체 소자의 윗면이 노출되어 있는 것을 특징으로 하는 반도체 장치.
[18] [13] 내지 [17] 중 어느 하나에 기재된 반도체 장치에 있어서, 상기 다관능 에폭시 수지는 3관능 글리시딜아민형 에폭시 수지인 것을 특징으로 하는 반도체 장치.
[19] [8] 내지 [12], 및 [14] 내지 [18] 중 어느 하나에 기재된 반도체 장치에 있어서, 상기 충전재는 구상 실리카인 것을 특징으로 하는 반도체 장치.
[20] [1] 내지 [19] 중 어느 하나에 기재된 반도체 장치의 상기 기판과 상기 반도체 소자의 사이를 충전하는 수지 조성물.
본 발명에 의하면, 제 1 수지와 제 2 수지의 접착성을 높여 반도체 장치의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 반도체 장치의 일례를 모식적으로 나타내는 단면도이다.
도 2는 본 발명의 반도체 장치의 일례를 모식적으로 나타내는 단면도이다.
도 3은 본 발명의 반도체 장치의 일례를 모식적으로 나타내는 단면도이다.
도 4는 본 발명의 반도체 장치의 일례를 모식적으로 나타내는 단면도이다.
도 5는 본 발명에서의 반도체 장치의 제조 방법의 일례를 모식적으로 나타내는 단면도이다.
이하, 본 발명의 반도체 장치에 대해서, 바람직한 실시의 형태에 근거해 설명한다.
도 1은 본 발명의 반도체 장치를 모식적으로 나타내는 단면도이다.
본 발명의 반도체 장치(1)는 기판(2)과 기판(2)의 적어도 한쪽 측에 설치되는 반도체 소자(3)와, 기판(2)과 반도체 소자(3)와 반도체 소자(3)의 사이를 충전하는 제 1 수지 조성물을 경화시켜 얻어지는 제 1 수지(4)와, 기판(2)과 제 1 수지(4)를 덮는, 제 1 수지 조성물을 경화한 후에 제 2 수지 조성물을 경화시켜 얻어지는 제 2 수지(5)를 가지고 있다. 반도체 소자(3)와 기판(2)은 돌기 전극(6)으로 접속된다.
여기서, 본 발명은 제 1 수지(4)와 제 2 수지(5)의 접착 강도가 실온에서 18MPa 이상인 것을 특징으로 한다. 제 1 수지(4) 및 제 2 수지(5)가 열경화성 수지인 경우, 반도체 장치(1)가 경화 온도로부터 실온까지 냉각될 때에 반도체 장치(1)의 내부 스트레스는 증대해 간다. 실온에서 제 1 수지(4)와 제 2 수지(5)의 계면 접착 강도가 높은 경우, 그 내부 스트레스의 증대에 의한 제 1 수지(4)와 제 2 수지(5)의 계면 박리를 방지할 수 있어 반도체 장치(1)의 신뢰성을 향상시킬 수 있다. 또, 실온에서의 제 1 수지(4)와 제 2 수지(5)의 접착 강도는 보다 바람직하게는 20MPa 이상, 더욱 바람직하게는 24MPa 이상이다. 이에 의해, 반도체 장치(1)의 신뢰성을 더욱 향상시킬 수 있다.
또, 본 발명은 제 1 수지(4)와 제 2 수지(5)의 접착 강도가 260℃에서 3MPa 이상인 것이 바람직하다. 260℃는 납프리 범프를 리플로우 접속할 때의 리플로우로의 최고 온도이며, 260℃에서 제 1 수지(4)와 제 2 수지(5)의 계면 접착 강도가 높은 경우, 반도체 장치(1)의 내열 신뢰성을 향상시킬 수 있다. 또, 260℃에서의 제 1 수지(4)와 제 2 수지(5)의 접착 강도는 보다 바람직하게는 3.5MPa 이상, 더욱 바람직하게는 4MPa 이상이다. 이에 의해, 반도체 장치(1)의 내열 신뢰성을 더욱 향상시킬 수 있다.
또한, 본 발명은 제 1 수지(4)와 제 2 수지(5)의 접착 강도가 175℃에서 7MPa 이상인 것이 바람직하다. 175℃는 일반적인 제 2 수지(5)의 후경화(post curing) 온도이다. 후경화 온도에 있어서, 제 1 수지(4)와 제 2 수지(5)의 계면 접착 강도가 높은 경우, 제 2 수지 조성물이 경화할 때에 제 1 수지(4)에 대해서 높은 접착성을 발현하고 있어, 반도체 장치의 신뢰성을 향상시킬 수 있다. 또, 175℃에서의 제 1 수지(4)와 제 2 수지(5)의 접착 강도는 보다 바람직하게는 8.5MPa 이상, 더욱 바람직하게는 9MPa 이상이다. 이에 의해, 반도체 장치(1)의 신뢰성을 더욱 향상시킬 수 있다.
또한, 본 발명은 이와 같은 넓은 온도 영역에서 제 1 수지(4)와 제 2 수지(5)의 높은 접착 강도를 유지함으로써, 온도 변화가 큰 엄격한 환경 하에서도 반도체 장치(1)는 높은 신뢰성을 발휘할 수 있다. 특히, 본 발명에서는 상기 260℃, 175℃ 및 실온에서의 접착 강도에 대해서, 2 이상의 접착 강도를 만족함으로써 반도체 장치(1)의 신뢰성을 보다 높일 수 있다.
접착 강도의 측정 방법은 특별히 한정되지 않지만, 본 발명에 있어서는 하기 측정 방법에 의해 측정했다.
4인치 웨이퍼(두께 525㎛) 상에 실온에서 제 1 수지 조성물을 도포하여 스핀 코트를 실시하고, 소정의 방법으로 제 1 수지 조성물을 경화해 웨이퍼 상에 제 1 수지를 제작했다. 그 후, 다이싱으로 반도체 소자로 개편화하고, 제 1 수지 표면의 중앙부에 제 2 수지를 제작해 측정 샘플로 했다. 또한, 반도체 소자로 개편화한 후, 필요에 따라서 플라스마 처리를 실시해도 된다.
이 측정 샘플을 이용해 자동 접착력 측정 장치로 제 1 수지와 제 2 수지의 실온의 쉐어 강도(share strength)와 열시(heating) 쉐어 강도(175℃, 260℃)를 측정했다.
제 1 수지(4)는 제 1 수지 조성물을 경화시킨 수지로서, 기판(2)과 반도체 소자(3)의 접속 신뢰성을 향상시키는 기능을 가진다.
본 발명에 있어서, 제 1 수지 조성물은 제 1 경화성 수지로서 1분자 중에 에폭시기를 3개 이상 가지는 다관능 에폭시 수지를 포함한다. 1분자 중에 에폭시기를 3개 이상 가지는 다관능 에폭시 수지로는 예를 들면, 4-(2,3-에폭시프로폭시)-N,N-비스(2,3-에폭시프로필)-2-메틸아닐린, N,N-비스(2,3-에폭시프로필)-4-(2,3-에폭시프로폭시)아닐린 등의 방향족 글리시딜아민형 에폭시 수지, 다관능 오르소크레졸 노볼락형 에폭시 수지, 다관능 디시클로펜타디엔형 에폭시 수지, 다관능 트리스페닐메탄형 에폭시 수지 등을 들 수 있다. 에폭시기를 3개 이상 가짐으로써, 제 1 수지 조성물의 경화를 보다 강고하게 할 수 있어 제 1 수지(4)와 기판(2)과 반도체 소자(3)의 밀착성을 높일 수 있다. 이 때문에, 이하에 설명하는 제 2 수지 조성물에 의한 봉지에 의해서도 제 1 수지(4)와 제 2 수지(5)의 접착 강도를 높게 할 수 있다.
또, 이들 1분자 중에 에폭시기를 3개 이상 가지는 다관능 에폭시 수지는 실온에서 액상인 것으로도 고형인 것으로도 사용할 수 있지만, 실온에서 고형인 것을 사용하는 경우에는 실온에서 액상인 에폭시 수지에 혼합해 액상으로 한 것을 사용하는 것이 바람직하다. 상기 실온에서 액상인 에폭시 수지로는 예를 들면, 비스페놀계 디글리시딜에테르류, 페놀 노볼락과 에피클로르히드린의 반응으로 얻어지는 실온에서 액상인 글리시딜에테르, 방향족 글리시딜아민형 에폭시 수지, 실온에서 액상인 실리콘 변성 에폭시 수지 및 이들의 혼합물 등을 들 수 있다. 이에 의해, 작업성을 향상시킬 수 있다. 또한 특히 제 1 수지 조성물의 충전성을 향상시킬 수 있다.
제 1 수지 조성물은 추가로 이하의 제 1 경화성 수지 및 제 1 경화제 성분을 포함해도 된다.
상기 제 1 경화성 수지로는 예를 들면 페놀 노볼락 수지, 크레졸 노볼락 수지, 비스페놀 A 노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지 등의 페놀 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지 등의 비스페놀형 에폭시 수지, N,N-디글리시딜아닐린, N,N-디글리시딜톨루이딘, 디아미노디페닐메탄형 글리시딜아민, 아미노페놀형 글리시딜아민과 같은 방향족 글리시딜아민형 에폭시 수지, 하이드로퀴논형 에폭시 수지, 비페닐형 에폭시 수지, 스틸벤형 에폭시 수지, 트리페놀메탄형 에폭시 수지, 트리페놀프로판형 에폭시 수지, 알킬 변성 트리페놀메탄형 에폭시 수지, 트리아진핵 함유 에폭시 수지, 디시클로펜타디엔 변성 페놀형 에폭시 수지, 나프톨형 에폭시 수지, 나프탈렌형 에폭시 수지, 페닐렌 및/또는 비페닐렌 골격을 가지는 페놀 아랄킬형 에폭시 수지, 페닐렌 및/또는 비페닐렌 골격을 가지는 나프톨 아랄킬형 에폭시 수지 등의 아랄킬형 에폭시 수지, 비닐시클로헥센디옥시드, 디시클로펜타디엔옥시드, 알리사이클릭디에폭시-아디페이드 등의 지환식 에폭시 등의 지방족 에폭시 수지 디실록산 구조를 가지는 실리콘 변성 에폭시 수지 등의 에폭시 수지, 우레아(요소) 수지, 멜라민 수지 등의 트리아진환을 가지는 수지, 불포화 폴리에스테르 수지, 비스말레이미드 수지, 폴리우레탄 수지, 디알릴 프탈레이트 수지, 실리콘 수지, 벤조옥사진환을 가지는 수지, 시아네이트 에스테르 수지 등을 들 수 있고, 이것들은 단독으로도, 혼합해 사용해도 된다.
또, 상기의 액상 에폭시 수지에 디히드록시나프탈렌의 디글리시딜에테르, 테트라메틸비페놀의 디글리시딜에테르 등의 실온에서 액상이 될 수 있지만, 순도가 높으면 결정화되는 것과 같은 결정성 에폭시 수지를 혼합하여 액상으로 한 것을 사용할 수도 있다.
또, 상기 실온에서 액상인 에폭시 수지에 실온에서 고형인 에폭시 수지를 혼합해 액상으로 한 것도 사용할 수도 있다. 상기 고형의 에폭시 수지의 함유량은 특별히 한정되지 않지만, 상기 에폭시 수지 전체의 50중량% 이하가 바람직하고, 특히 20중량% 이하가 바람직하다. 함유량이 상기 범위 내이면, 제 1 수지 조성물의 경화물 특성을 제어하는 것이 용이해진다.
또한, 여기서 에폭시 수지란 1분자 내에 에폭시기를 2개 이상 가지는 모노머, 올리고머, 폴리머 전반을 의미한다.
상기 제 1 경화성 수지의 함유량은 특별히 한정되지 않지만, 상기 제 1 수지 조성물 전체의 4~70중량%가 바람직하고, 특히 10~50중량%가 바람직하다. 함유량이 상기 하한값 이상이면 작업성 및 유동성의 저하를 억제할 수 있고, 상기 상한값 이하이면 내히트 사이클성(내크랙성 및 납땜의 변형 방지)을 양호하게 할 수 있다.
상기 제 1 경화제로는 예를 들면 디에틸렌트리아민(DETA), 트리에틸렌테트라민(TETA), 메타크실릴렌디아민(MXDA) 등의 지방족 폴리아민, 디아미노디페닐메탄(DDM), m-페닐렌디아민(MPDA), 디아미노디페닐술폰(DDS), 하기 식 (1)로 나타내는 화합물 등의 방향족 폴리아민 외, 디시안디아미드(DICY), 유기산 디히드라지드 등을 포함하는 폴리아민 화합물 등의 아민계 경화제, 페놀 노볼락 수지, 크레졸 노볼락 수지 등의 노볼락형 페놀 수지, 트리페놀메탄형 페놀 수지, 테르펜 변성 페놀 수지, 디시클로펜타디엔 변성 페놀 수지 등의 변성 페놀 수지, 페닐렌 및/또는 비페닐렌 골격을 가지는 페놀 아랄킬 수지, 페닐렌 및/또는 비페닐렌 골격을 가지는 나프톨 아랄킬 수지 등의 아랄킬형 페놀 수지, 비스페놀 화합물, 알킬 및/또는 아릴 변성된 액상 폴리페놀 등의 페놀계 경화제(1분자 내에 페놀성 수산기를 2개 이상 가지는 모노머, 올리고머, 폴리머 전반), 헥사히드로 무수프탈산(HHPA), 메틸테트라히드로 무수프탈산(MTHPA) 등의 지환족 산 무수물(액상 산 무수물), 무수 트리멜리트산(TMA), 무수 피로멜리트산(PMDA), 벤조페논 테트라카르복시산(BTDA) 등의 방향족 산 무수물 등의 산 무수물계 경화제, 폴리아미드 수지, 폴리술피드 수지를 들 수 있다.
Figure pct00001
(식 중, R1은 탄소수 1~4의 알킬기를 나타내고, R2는 H, 탄소수 1~3의 알킬기, 전자 흡인성기 중 어느 하나를 나타낸다. R1 및 R2는 상이해도 된다. n는 정수이다.)
이들 중에서도 실온에서 액상인 경화제가 바람직하다. 이에 의해, 제 1 수지 조성물의 유동성을 특히 향상시킬 수 있다.
상기 제 1 경화제의 함유량은 특별히 한정되지 않지만, 상기 제 1 수지 조성물 전체의 1~50중량%가 바람직하고, 특히 3~40중량%가 바람직하다. 함유량이 상기 범위 내이면, 특히 제 1 수지 조성물이 효율적으로 경화된다.
상기 제 1 수지 조성물은 특별히 한정되지 않지만, 무기 충전재를 함유하는 것이 바람직하다. 이에 의해, 내습성 및 내히트 사이클성(내크랙성 및 납땜의 변형 방지)을 향상시킬 수 있다.
상기 무기 충전재로는 예를 들면 탈크, 소성 클레이, 미소성 클레이, 마이카, 유리 등의 규산염, 산화티탄, 알루미나, 실리카, 용융 실리카 등의 산화물, 탄산칼슘, 탄산마그네슘, 하이드로탈사이트 등의 탄산염, 수산화알루미늄, 수산화마그네슘, 수산화칼슘 등의 수산화물, 황산바륨, 황산칼슘, 아황산칼슘 등의 황산염 또는 아황산염, 붕산 아연, 메타붕산 바륨, 붕산 알루미늄, 붕산 칼슘, 붕산 나트륨 등의 붕산염, 질화알루미늄, 질화붕소, 질화규소 등의 질화물 등을 들 수 있다. 이들 중에서도 실리카, 용융 실리카가 바람직하고, 특히 구상 용융 실리카가 바람직하다. 이에 의해, 유동성 및 공급 안정성을 향상시킬 수 있다.
상기 무기 충전재(특히, 구상 실리카)의 평균 입자 지름은 특별히 한정되지 않지만, 10㎛ 이하가 바람직하고, 특히 5㎛ 이하가 바람직하다. 평균 입자 지름이 상기 범위 내이면, 제 1 수지 조성물의 충전성을 특히 향상시킬 수 있다.
상기 제 1 수지 조성물은 모세관 현상 등을 이용해 반도체 장치의 반도체 소자와 기판의 틈새를 충전하는 것으로, 그 틈새는 150㎛ 이하인 것이 많다. 이 때문에, 그 틈새에서 제 1 수지 조성물의 유동성을 확보하기 위해서는 제 1 수지 조성물에 이용되는 무기 충전재는 상기 범위 내인 것이 바람직하다.
제 1 수지 조성물에 포함되는 상기 무기 충전재의 함유량은 특별히 한정되지 않지만, 상기 제 1 수지 조성물 전체의 30~90중량%가 바람직하고, 특히 40~75중량%가 바람직하다. 함유량이 상기 하한값 이상이면 내히트 사이클성(내크랙성 및 납땜의 변형 방지)의 저하를 억제할 수 있고, 상기 상한값 이하이면 작업성 및 유동성이 양호해진다.
상기 제 1 경화성 수지, 제 1 경화제 및 무기 충전재의 합계의 함유량은 특별히 한정되지 않지만, 상기 제 1 수지 조성물 전체의 95중량% 이상이 바람직하고, 특히 97~99중량%가 바람직하다. 함유량이 상기 범위 내이면, 특히 제 1 수지(4)와 제 2 수지(5)의 계면의 접착성이 뛰어나다. 그 이유는 제 1 수지(4)의 표면에 제 2 수지(5)의 밀착성을 저하시키는 성분이 삼출하는 것을 방지할 수 있기 때문이다.
상기 제 1 수지 조성물에는 저응력재를 포함하지 않는 것이 바람직하다. 저응력재는 수지 조성물의 경화물의 응력을 완화함으로써, 봉지 부분의 크랙의 발생을 방지하는 것이다. 저응력재는 고무와 같은 탄성체이면 되고, 고형 고무, 액상 고무, 엘라스토머(고무 탄성체)이며, 예를 들면 에폭시 변성 부타디엔 고무, 말단 비닐기 변성 부타디엔 고무(VTBN), 말단 카르복실기 변성 부타디엔 고무(CTBN), 아크릴로니트릴 고무, 폴리아미드 등을 들 수 있다.
본 발명에 있어서 제 1 수지 조성물은 분자 중에 에폭시기를 3개 이상 가지는 다관능 에폭시 수지를 포함하고, 또한 저응력재를 포함하지 않는 것이 바람직하다. 종래 기술에서는 저응력재에 의해 수지 표면에 저응력재가 스며 나오는 경우가 있었지만, 본 발명에서는 저응력재를 이용하지 않음으로써 제 2 수지와의 밀착성을 향상시킬 수 있다.
상기 제 1 수지 조성물에는 본 발명의 목적을 해치지 않는 범위에서 경화촉진제, 커플링제, 안료, 염료, 레벨링제, 소포제, 용제 등의 첨가제를 혼합할 수 있다.
제 2 수지(5)는 제 2 수지 조성물을 경화시킨 수지로서 반도체 소자(3)를 보호하는 기능을 가진다.
제 2 수지 조성물은 제 2 경화성 수지 및 제 2 경화제를 포함하는 것이다.
상기 제 2 경화성 수지로는 예를 들면 페놀 노볼락 수지, 크레졸 노볼락 수지, 비스페놀 A 노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지 등의 페놀 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지 등의 비스페놀형 에폭시 수지, 하이드로퀴논형 에폭시 수지, 비페닐형 에폭시 수지, 스틸벤형 에폭시 수지, 트리페놀메탄형 에폭시 수지, 알킬 변성 트리페놀메탄형 에폭시 수지, 트리아진핵 함유 에폭시 수지, 디시클로펜타디엔 변성 페놀형 에폭시 수지, 나프톨형 에폭시 수지, 나프탈렌형 에폭시 수지, 페닐렌 및/또는 비페닐렌 골격을 가지는 페놀 아랄킬형 에폭시 수지, 페닐렌 및/또는 비페닐렌 골격을 가지는 나프톨 아랄킬형 에폭시 수지 등의 아랄킬형 에폭시 수지 등의 에폭시 수지, 우레아(요소) 수지, 멜라민 수지 등의 트리아진환을 가지는 수지, 불포화 폴리에스테르 수지, 비스말레이미드 수지, 폴리우레탄 수지, 디알릴 프탈레이트 수지, 실리콘 수지, 벤조옥사진환을 가지는 수지, 시아네이트 에스테르 수지 등을 들 수 있고, 이것들은 단독으로도, 혼합해 사용해도 된다. 또한, 여기서 에폭시 수지란, 1분자 내에 에폭시기를 2개 이상 가지는 모노머, 올리고머, 폴리머 전반을 의미한다. 이들 중에서도 에폭시 수지가 바람직하다. 이에 의해, 전기 특성을 향상시킬 수 있다. 또한, 다량의 무기 충전재를 첨가해도 성형 가능한 유동성을 유지할 수 있다.
상기 제 2 경화성 수지의 함유량은 특별히 한정되지 않지만, 상기 제 2 수지 조성물 전체의 3~30중량%가 바람직하고, 특히 5~20중량%가 바람직하다. 함유량이 상기 하한값 이상이면 유동성의 저하를 억제해 반도체 소자의 봉지를 양호하게 할 수 있다. 또, 상기 상한값 이하로 함으로써, 납땜 내열성의 저하를 억제할 수 있다.
상기 제 2 경화제로는, 예를 들면 디에틸렌트리아민(DETA), 트리에틸렌테트라민(TETA), 메타크실릴렌디아민(MXDA) 등의 지방족 폴리아민, 디아미노디페닐메탄(DDM), m-페닐렌디아민(MPDA), 디아미노디페닐술폰(DDS) 등의 방향족 폴리아민 외, 다시안디아미드(DICY), 유기산 디히드라지드 등을 포함하는 폴리아민 화합물 등의 아민계 경화제, 노볼락형 페놀 수지, 페놀 폴리머 등의 페놀계 경화제(페놀성 수산기를 가지는 경화제), 헥사히드로 무수 프탈산(HHPA), 메틸테트라히드로 무수 프탈산(MTHPA) 등의 지환족 산 무수물(액상 산 무수물), 무수 트리멜리트산(TMA), 무수 피로멜리트산(PMDA), 벤조페논 테트라카르복시산(BTDA) 등의 방향족 산 무수물 등의 산 무수물계 경화제, 폴리아미드 수지, 폴리술피드 수지를 들 수 있다.
또, 상기 제 2 경화성 수지로서 상술한 에폭시 수지를 이용하는 경우, 제 2 경화제는 특별히 한정되지 않지만, 페놀성 수산기를 가지는 경화제를 이용하는 것이 바람직하다. 페놀성 수산기를 가지는 경화제는 다른 경화제와 비교해 제 2 수지의 반응을 제어하는 것이 용이해지기 때문에 반도체 장치를 제조할 때의 양호한 유동성을 확보할 수 있다. 또, 페놀성 수산기를 가지는 경화제는 그 반응성 제어가 용이함으로 인해 무기 충전재의 고충전화도 가능해진다. 이 때문에, 반도체 장치가 뛰어난 신뢰성을 확보할 수 있다. 여기서 페놀성 수산기를 가지는 경화제란, 1분자 내에 페놀성 수산기를 2개 이상 가지는 모노머, 올리고머, 폴리머 전반이며, 그 분자량, 분자 구조를 특별히 한정하는 것은 아니다. 구체적으로는 페놀 노볼락 수지, 크레졸 노볼락 수지 등의 노볼락형 페놀 수지, 트리페놀메탄형 페놀 수지, 테르펜 변성 페놀 수지, 디시클로펜타디엔 변성 페놀 수지 등의 변성 페놀 수지, 페닐렌 및/또는 비페닐렌 골격을 가지는 페놀 아랄킬 수지, 페닐렌 및/또는 비페닐렌 골격을 가지는 나프톨 아랄킬 수지 등의 아랄킬형 페놀 수지, 비스페놀 화합물 등을 들 수 있고, 이것들은 단독으로도, 혼합해 사용해도 된다.
상기 제 2 경화제의 함유량은 특별히 한정되지 않지만, 상기 제 2 수지 조성물 전체의 2~10중량%가 바람직하고, 특히 4~7중량%가 바람직하다. 함유량이 상기 하한값 이상이면 유동성이 향상되어 제 1 수지와의 밀착성을 향상시킬 수 있다. 한편, 상기 상한값 이하로 하면 흡습량의 증가를 억제해 리플로우 후의 제 1 수지와의 밀착성을 향상시킬 수 있다.
또, 상기 제 2 경화성 수지가 에폭시 수지인 경우, 상기 제 2 경화제로서 페놀성 수산기를 가지는 경화제가 바람직하게 이용되고, 그 경우 상기 에폭시 수지의 에폭시기와 페놀성 수산기를 가지는 경화제의 페놀성 수산기의 당량비(에폭시기/페놀성 수산기)는 특별히 한정되지 않지만, 0.5~2.0이 바람직하고, 특히 0.7~1.5가 바람직하다. 당량비가 상기 범위 내이면, 특히 경화성 및 내습 신뢰성이 뛰어나다.
또한, 제 2 경화성 수지와 제 1 경화성 수지란, 특별히 한정되지 않지만, 동종의 경화성 수지인 것이 바람직하다. 이에 의해, 제 2 수지와 제 1 수지의 계면의 접착성을 특히 향상시킬 수 있다.
동종의 경화성 수지란, 예를 들면 에폭시 수지끼리, 페놀 수지끼리 등을 들 수 있다. 이들 중에서도 에폭시 수지끼리가 바람직하다. 이에 의해, 내열성 및 전기 특성의 양쪽 모두가 뛰어나다.
상기 제 2 수지 조성물은 특별히 한정되지 않지만, 무기 충전재를 함유하는 것이 바람직하다. 상기 무기 충전재로는 예를 들면 탈크, 소성 클레이, 미소성 클레이, 마이카, 유리 등의 규산염, 산화티탄, 알루미나, 용융 실리카(용융 구상 실리카, 용융 파쇄 실리카), 결정 실리카 등의 실리카 분말 등의 산화물, 탄산칼슘, 탄산마그네슘, 하이드로탈사이트 등의 탄산염, 수산화알루미늄, 수산화마그네슘, 수산화칼슘 등의 수산화물, 황산바륨, 황산칼슘, 아황산칼슘 등의 황산염 또는 아황산염, 붕산 아연, 메타붕산 바륨, 붕산 알루미늄, 붕산 칼슘, 붕산 나트륨 등의 붕산염, 질화알루미늄, 질화붕소, 질화규소 등의 질화물 등을 들 수 있다. 전술한 무기 충전재는 단독으로도, 혼합해 사용해도 된다. 이들 중에서도 용융 실리카, 결정 실리카 등의 실리카 분말이 바람직하고, 특히 구상 용융 실리카가 바람직하다. 이에 의해, 내열성, 내습성, 강도 등을 향상시킬 수 있다. 상기 무기 충전재의 형상은 특별히 한정되지 않지만, 진구상인 것이 바람직하고, 또한 입도 분포가 넓은 것이 바람직하다. 이에 의해, 제 2 수지 조성물의 유동성을 특히 향상시킬 수 있다. 또한 상기 무기 충전재는 그 표면이 커플링제에 의해 표면 처리되어 있어도 된다.
제 2 수지 조성물에 포함되는 상기 무기 충전재의 함유량은 특별히 한정되지 않지만, 상기 제 2 수지 조성물 전체의 20~95중량%가 바람직하고, 특히 30~90중량%가 바람직하다. 함유량이 상기 하한값 이상이면 내습성의 저하를 억제하고, 상기 상한값 이하로 하면 양호한 유동성을 유지할 수 있다.
또, 상기 제 2 수지 조성물에는 본 발명의 목적을 해치지 않는 범위에서, 1,8-디아자비시클로(5,4,0)운데센-7 등의 디아자비시클로알켄 및 그 유도체, 트리부틸아민, 벤질디메틸아민 등의 아민계 화합물, 2-메틸이미다졸 등의 이미다졸 화합물, 트리페닐 포스핀, 메틸디페닐 포스핀 등의 유기 포스핀류, 테트라페닐 포스포늄·테트라페닐 보레이트, 테트라페닐 포스포늄·테트라벤조산 보레이트, 테트라페닐 포스포늄·테트라나프토산 보레이트, 테트라페닐 포스포늄·테트라나프토일옥시 보레이트, 테트라페닐 포스포늄·테트라나프토일옥시 보레이트 등의 테트라 치환 포스포늄·테트라 치환 보레이트 등의 경화촉진제, 에폭시실란, 메르캅토실란, 아미노실란, 알킬실란, 우레이도실란, 비닐실란 등의 실란 커플링제나 티타네이트 커플링제, 알루미늄 커플링제, 알루미늄/지르코늄 커플링제 등의 커플링제, 카본블랙, 벵갈라 등의 착색제, 카르나우바 왁스 등의 천연 왁스, 폴리에틸렌 왁스 등의 합성 왁스, 스테아르산이나 스테아르산 아연 등의 고급 지방산 및 그 금속염류, 파라핀 등의 이형제, 실리콘 오일, 실리콘 고무 등의 저응력화 성분, 브롬화 에폭시 수지나 삼산화안티몬, 수산화알루미늄, 수산화마그네슘, 붕산 아연, 몰리브덴산 아연, 포스파젠 등의 난연제, 산화비스무트 수화물 등의 무기 이온 교환체 등의 첨가제를 첨가할 수 있다.
본 발명에 이용되는 제 2 수지 조성물로는 특별히 한정은 되지 않지만, 도 1~3과 같은 한면 봉지된 반도체 장치에 있어서는 에리어 실장형(area-mounting type) 반도체용 에폭시 수지 봉지재가 적합하고, 예를 들면 에폭시 수지 봉지재인 스미토모 베이클라이트제의 G750 시리즈, G760 시리즈, G770 시리즈, G790 시리즈 등을 들 수 있다.
본 발명에 이용되는 반도체 장치는 기판(2) 위에 틈새를 통해 반도체 소자(3)가 대향 배치되고, 돌기 전극(6)으로 접속해 이 반도체 소자(3)와 기판(2)의 틈새를 제 1 수지 조성물로 봉지한 후에, 제 2 수지 조성물에 의해 주위를 추가로 봉지해 얻어지는 것이다.
또한, 본 발명의 반도체 장치는 도 1에 나타내는 이외의 구성을 가지는 반도체 장치에도 적용 가능하다. 다른 구성을 가지는 반도체 장치로는 예를 들면, 도 2~도 4에 나타내는 것을 들 수 있다. 도 2~도 4는 다른 구성을 가지는 반도체 장치의 모식도이다. 이하, 도 1에 나타내는 반도체 장치와의 서로 다른 점을 중심으로 설명한다.
도 2에 나타내는 반도체 장치(11)는 기판(2) 위에 틈새를 통해 반도체 소자(3)가 대향 배치되고, 돌기 전극(6)으로 접속해 이 반도체 소자(3)와 기판(2)의 틈새를 제 1 수지 조성물로 봉지한 후에, 반도체 소자(3)의 윗면이 제 2 수지(5)로 덮이지 않고 노출되어 있는 것이다. 즉, 반도체 소자(3)의 측부 전체 둘레가 제 2 수지(5)로 포위되어 있다.
도 3에 나타내는 반도체 장치(12)는 기판(2) 위에 틈새를 통해 반도체 소자(3)가 대향 배치되고, 돌기 전극(6)으로 접속해 이 반도체 소자(3)와 기판(2)의 틈새를 제 1 수지 조성물로 봉지한 후에, 반도체 소자(3)의 윗면에 접착제나 접착 필름 등(도시하지 않음)을 통해 다른 반도체 소자(3a)를 탑재하고, 반도체 소자(3a)로부터 와이어(7)에 의해 와이어 본딩을 실시해 기판(2)에 접속한 것을 제 2 수지 조성물로 봉지하는 것이다.
도 4에 나타내는 반도체 장치(13)는 기판(2)의 반도체 소자(3)를 탑재하고 있는 측과 반대 측에도 제 2 수지(5)가 형성되어 있는 것이다.
또한, 도 2~4에 대해서도 제 1 수지(4), 제 2 수지(5)의 수지 조성은 전술한 도 1에 나타내는 반도체 장치(1)와 동일하다.
상술한 바와 같은 반도체 장치의 구성 중에서도, 예를 들면 도 1~3에 나타내는 바와 같은 기판(2)의 한면만을 제 2 수지 조성물로 봉지한 것에 본 발명을 적합하게 이용할 수 있다. 즉, 제 2 수지 조성물이 기판(2)의 양면을 봉지하는 경우와 비교하여, 한면 봉지의 경우 반도체 장치의 온도 변화에 대한 휨 량의 변화가 커진다. 이 때문에 제 1 수지(4)와 제 2 수지(5)의 적층 계면에 걸리는 응력이 커서, 보다 강한 접착력이 필요해지기 때문이다.
다음에, 도 1에 나타내는 반도체 장치(1)의 제조 방법에 대해서 설명한다.
도 5는 본 발명에서의 반도체 장치(1)의 제조 방법의 일례를 나타내는 개략도이다.
반도체 장치(1)의 제조 방법에는 도 5(a)에 나타내는 바와 같이 미리 기판(2)의 한쪽 측에 설치된 반도체 소자(3)을 가지는 것을 사용할 수 있다.
우선, 기판(2)과 기판(2)의 한쪽 측에 설치되는 반도체 소자(3)의 틈새(8)에 제 1 수지 조성물을 충전한다. 제 1 수지 조성물을 충전하는 방법으로는 반도체 장치를 열판 상에 두고, 제 1 수지 조성물이 들어간 실린지와 같은 주입기를 이용해 제 1 수지 조성물을 반도체 소자(3)의 근방에 주입하여 모세관 현상에 의해 틈새(8) 내에 충전하는 방법 등을 들 수 있다.
제 1 수지 조성물을 얻으려면, 상기 제 1 열경화성 수지나 제 1 경화제 등을 예를 들면 롤, 유성 믹서(planetary mixer) 등으로 혼합하고, 바람직하게는 진공 탈포한다.
상기 제 1 수지 조성물(충전액)의 점도는 특별히 한정되지 않지만, 점도는 0.5Pa·s 이상, 보다 바람직하게는 1Pa·s 이상이다. 이에 의해, 수지 조성물이 충전 장치의 토출구로부터 액수(液垂, trailing)하는 것을 억제할 수 있다. 한편, 점도는 500Pa·s 이하, 보다 바람직하게는 200Pa·s 이하이다. 이에 의해, 양호한 유동성이 얻어진다.
또, 점도는 예를 들면 상온(25℃)에서 브룩필드(Brookfield)형 점도계, E형 점도계 등을 이용하여 측정 조건 0.5~5rpm으로 평가할 수 있다.
도 5(b)에 나타내는 바와 같이, 제 1 수지 조성물이 틈새(8)에 충전된 후에 제 1 수지 조성물을 경화한다. 제 1 수지 조성물을 경화하는 방법은 가열하는 방법, 광 조사하는 방법 등을 들 수 있다. 가열하는 방법의 가열 조건은 특별히 한정되지 않지만, 140~180℃에서 10~180분이 바람직하고, 특히 150~165℃에서 30~120분이 바람직하다. 가열 조건을 상기 하한값 이상으로 함으로써 충분히 경화시킬 수 있고, 또 상기 상한값 이내로 함으로써 생산성 향상으로 이어진다.
다음에, 반도체 소자(3)와 제 1 수지 조성물을 경화한 제 1 수지(4)를 모두 포위하도록 제 2 수지로 봉지한다. 제 2 수지 조성물로 봉지하는 방법으로는 예를 들면 트랜스퍼 몰드, 콤프레션 몰드, 인젝션 몰드 등의 성형 방법을 들 수 있다.
상기 제 2 수지 조성물은 예를 들면 믹서 등을 이용해 원료를 충분히 균일하게 혼합한 후, 추가로 열 롤, 니더, 압출기 등의 혼련기로 용융 혼련하고 냉각 후 분쇄하여 얻어진다.
제 2 수지 조성물로 봉지할 때의 점도는 특별히 한정되지 않지만, 30푸아즈(poise) 이상, 보다 바람직하게는 50푸아즈 이상이다. 이에 의해, 양호한 유동성이 얻어져 제 1 수지와의 밀착성을 양호하게 할 수 있다. 한편, 이러한 점도는 300푸아즈 이하, 보다 바람직하게는 200푸아즈 이하이다. 이에 의해, 보이드의 발생을 억제할 수 있다.
상기 점도는 예를 들면 고화식 플로우테스터(Koka-type flowtester) 등으로 구할 수 있다.
그리고, 도 5(c)와 같이 제 2 수지 조성물로 봉지한 후에, 제 2 수지 조성물을 경화한다. 제 2 수지 조성물을 경화하는 방법으로는 가열하는 방법, 광 조사하는 방법 등을 들 수 있다.
가열하는 방법의 가열 조건은 특별히 한정되지 않지만, 160~185℃에서 30~180초가 바람직하고, 특히 170~185℃에서 50~120초가 바람직하다. 가열 조건을 상기 하한값 이상으로 함으로써, 러너 집기(capturing of runner) 등의 이형 불량의 발생을 억제할 수 있고, 또 상기 상한값 이내로 함으로써 성형의 사이클 타임을 단축할 수 있어 생산성 향상으로 이어진다.
상기 제 2 수지 조성물의 가열 경화 후에, 추가로 제 2 수지 조성물을 가열함으로써, 후경화하는 것도 바람직하다.
또한, 반도체 장치(1)의 제조 방법으로는 제 1 수지 조성물을 경화한 후, 제 2 수지 조성물 봉지 전에 플라스마 처리를 실시해도 된다. 플라스마 처리를 실시함으로써, 제 1 수지(4)의 표면에 삼출하고 있는 제 2 수지(5)의 밀착성을 저하시키는 성분의 제거나 제 1 수지(4)의 표면 거칠기화가 행해져 제 1 수지(4)와 제 2 수지(5)의 계면은 보다 양호한 밀착성이 얻어지게 된다.
이상과 같은 제조 방법에 의해, 반도체 장치(1)를 얻을 수 있다. 또한, 상술한 제조 방법에 있어서는 제 2 수지(5)가 기판(2)의 한면 측으로부터 반도체 소자(3)의 주위를 완전히 봉지하는 경우에 대해서 설명했지만, 본 발명은 이것으로 한정되지 않는다. 즉, 예를 들면 반도체 소자(3)의 적어도 측부 전체 주위를 포위하는 경우, 기판(2)의 양면에 제 2 수지(5)가 봉지되는 경우여도 된다.
실시예
이하, 본 발명의 실시예 및 비교예에 근거해 상세하게 설명하지만, 본 발명은 이것으로 한정되는 것은 아니다.
( 실시예 1)
(1) 제 1 수지 조성물의 제작
제 1 경화성 수지로서 비스페놀 F형 에폭시 수지(일본 화약제, RE-403S, 에폭시 당량 165) 11.8중량% 및 4-(2,3-에폭시프로폭시)-N,N-비스(2,3-에폭시프로필)-2-메틸아닐린(스미토모 화학제, ELM-100, 에폭시 당량 100) 11.8중량%와 제 1 경화제로서 3,3'-디에틸-4,4'-디아미노디페닐메탄(일본 화약제, 카야하드(Kayahard) AA, 당량 63.5) 12.1중량%와 무기 충전재로서 구상 실리카(아드마텍스제, SO-E3, 평균 입자 지름 1㎛) 63.0중량%와 커플링제로서 γ-글리시독시프로필 트리메톡시실란(신에츠 화학공업제, KBM-403) 1.2중량%와 안료로서 카본블랙(미츠비시 화학제, MA-600) 0.1중량%를 3개 롤에서 실온에서 혼련한 후, 진공 탈포기를 이용해 진공 탈포 처리를 하여 제 1 수지를 구성하는 제 1 수지 조성물 A를 얻었다.
(2) 제 2 수지 조성물
제 2 수지 조성물로서 에폭시 수지 봉지재인 스미콘 EME-G770(스미토모 베이클라이트제)를 이용했다.
(3) 반도체 장치의 제작
(3-1) 제 1 수지 조성물의 충전(봉지)
이용한 반도체 소자와 기판은 이하와 같다.
기판으로는 미리 반도체 소자가 형성되어 있는 기판을 이용했다. 반도체 소자는 크기 10㎜×10㎜×0.35㎜t를 이용하고, 기판은 352pBGA(크기 35㎜×35㎜×0.56㎜t의 비스말레이미드·트리아진 수지/유리 섬유(glass cloth) 기판이며, 게이트, 러너부는 금 도금이 실시되어 있다)를 이용했다. 반도체 소자와 기판이란, 176개의 납땜 범프에 의해 주변(peripheral)(외주부에만 범프가 있는 형상)에 접합되어 있는 것을 이용했다. 납땜 범프의 높이는 0.05㎜였다. 또, 반도체 소자의 보호막에는 질화규소를 이용하고 기판 상의 솔더 레지스트에는 타이요 잉크 제조사의 PSR4000를 이용했다.
상술한 반도체 소자가 탑재된 기판을 110℃의 열판 상에서 가열해 반도체 소자의 한 변에 제 1 수지 조성물을 디스펜스(dispense)하여 충전시키고, 150℃의 오븐에서 120분간 제 1 수지 조성물을 경화해 제 1 수지로 했다.
(3-2) 플라스마 처리
제 1 수지 조성물을 경화한 후, 제 2 수지 조성물의 봉지 전에 플라스마 처리를 실시했다. 플라스마 장치로는 March Plasma Systems사제 AP-1000을 이용해 가스종: Ar, 가스 유량: 200sccm, 처리 강도: 400W, 처리 시간: 120s, 다이렉트 플라스마 모드(direct plasma mode)의 조건으로 처리를 실시했다.
(3-3) 제 2 수지 조성물의 충전(봉지)
트랜스퍼 성형기를 이용해 금형 온도 175℃, 주입 압력 7.8MPa, 경화 시간 2분 동안 제 2 수지 조성물을 봉지 성형하고, 175℃, 2시간 동안 후경화해 제 2 수지로 하여 반도체 장치를 얻었다. 반도체 장치는 도 1과 도 2의 것 2 종류를 제작했다.
상기에서 얻어진 제 1 수지 조성물, 제 2 수지 조성물, 반도체 장치에 대해서, 이하의 평가를 실시했다. 평가 항목을 내용과 함께 나타낸다. 얻어진 결과를 표 1에 나타낸다.
[평가 항목]
(1) 접착 강도
4인치 웨이퍼(두께 525㎛) 상에 실온에서 상기 제작한 제 1 수지 조성물을 도포해 스핀 코트를 실시하고, 150℃의 오븐에서 120분간 제 1 수지 조성물을 경화해 웨이퍼 상에 제 1 수지를 제작했다. 그 후, 다이싱으로 6㎜×6㎜로 개편화해 플라스마 처리를 실시했다. 플라스마 장치로는 March Plasma Systems사제 AP-1000을 이용해 가스종: Ar, 가스 유량: 200sccm, 처리 강도: 400W, 처리 시간: 120초, 다이렉트 플라스마 모드의 조건으로 처리를 실시했다.
그 후, 6㎜×6㎜의 제 1 수지 표면의 중앙부에 2㎜×2㎜로 높이 5㎜의 제 2 수지 성형품을 금형 온도 175℃, 주입 압력 7.8MPa, 경화 시간 2분 동안 트랜스퍼 성형하고, 175℃, 2시간 동안 후경화해 제 2 수지를 제작하여 측정 샘플로 했다.
자동 접착력 측정 장치를 이용해 제 2 수지와 제 1 수지의 실온의 쉐어 강도와 열시 쉐어 강도(175℃, 260℃)를 측정했다. 단위는 MPa이다. 얻어진 결과를 표 1에 나타낸다.
(2) 접착성
상기에서 얻어진 2종류의 반도체 장치를 각각 10개 이용하여 흡습 처리(30℃, 60%, 192시간), 내리플로우 시험(JEDEC 260℃ 조건) 3회, 열충격 시험(-55℃, 30분 ~ 125℃, 30분 동안 1,000사이클)을 실시한 후에, 초음파 탐상기(SAT)에서 언더필재(제 1 수지)와 몰드재(제 2 수지)의 적층 계면의 박리에 대해서 관찰을 실시해 박리된 반도체 장치의 수를 평가했다.
(3) 납땜 내열성
납땜 내열성은 상기에서 얻어진 2종류의 반도체 장치를 각각 10개 이용하여 흡습 처리(30℃, 60%, 192시간), 내리플로우 시험(JEDEC 260℃ 조건) 3회, 열충격 시험(-55℃, 30분 ~ 125℃, 30분 동안 1,000사이클)을 실시한 후에 반도체 소자와 제 1 수지의 박리 상태 및 언더필재(제 1 수지)와 몰드재(제 2 수지)의 박리 상태를 관찰해 평가했다. 각 부호는 이하와 같다.
양호: 박리 등이 전혀 없는 것.
×1: 반도체 소자와 제 1 수지의 박리는 없지만, 제 1 수지와 제 2 수지의 박리가 있는 것.
×2: 반도체 소자와 제 1 수지의 박리는 있지만, 제 1 수지와 제 2 수지의 박리는 없는 것.
×3: 반도체 소자와 제 1 수지의 박리가 있고, 제 1 수지와 제 2 수지의 박리도 있는 것.
(4) 반도체 장치의 판정
상기 접착성 및 납땜 내열성과 아울러, 반도체 장치로서의 신뢰성에 대해서 종합적으로 판단했다.
( 실시예 2)
제 2 수지 조성물로서 에폭시 수지 봉지재인 스미콘 EME-G760(스미토모 베이클라이트제)를 이용한 것 이외에는 실시예 1과 동일하게 했다.
( 실시예 3)
제 2 수지 조성물로서 에폭시 수지 봉지재인 스미콘 EME-G790(스미토모 베이클라이트제)를 이용한 것 이외에는 실시예 1과 동일하게 했다.
( 실시예 4)
제 1 수지 조성물의 배합을 이하와 같이 한 것 이외에는 실시예 1과 동일하게 했다.
제 1 경화성 수지로서 비스페놀 F형 에폭시 수지(일본 화약제, RE-403S, 에폭시 당량 165) 9.5중량% 및 4-(2,3-에폭시프로폭시)-N,N-비스(2,3-에폭시프로필)-2-메틸아닐린(스미토모 화학제, ELM-100, 에폭시 당량 100) 9.5중량%와 제 1 경화제로서 액상 폴리페놀(메이와 화성제, MEH-8000H, 수산기 당량 141) 16.5중량%와 무기 충전재로서 구상 실리카(아드마텍스제, SO-E3, 평균 입자 지름 1㎛) 63.0중량%와 커플링제로서 γ-글리시독시프로필 트리메톡시실란(신에츠 화학공업제, KBM-403) 0.9중량%와 안료로서 카본블랙(미츠비시 화학제, MA-600) 0.1중량%와 경화촉진제로서 2-페닐-4-메틸이미다졸 0.5중량%를 3개 롤에서 실온에서 혼련한 후, 진공 탈포기를 이용해 진공 탈포 처리를 하여 제 1 수지를 구성하는 제 1 수지 조성물 B를 얻었다.
( 실시예 5)
제 1 수지 조성물의 배합을 이하와 같이 한 것 이외에는 실시예 1과 동일하게 했다.
제 1 경화성 수지로서 비스페놀 F형 에폭시 수지(일본 화약제, RE-403S, 에폭시 당량 165) 15.7중량% 및 N,N-비스(2,3-에폭시프로필)-4-(2,3-에폭시프로폭시)아닐린(재팬 에폭시 레진제, jER-630) 8.5중량%와 제 1 경화제로서 3,3'-디에틸-4,4'-디아미노디페닐메탄(일본 화약제, 카야하드 AA, 당량 63.5) 11.5중량%와 무기 충전재로서 구상 실리카(아드마텍스제, SO-E3, 평균 입자 지름 1㎛) 63.0중량%와 커플링제로서 γ-글리시독시프로필 트리메톡시실란(신에츠 화학공업제, KBM-403) 1.2중량%와 안료로서 카본블랙(미츠비시 화학제, MA-600) 0.1중량%를 3개 롤에서 실온에서 혼련한 후, 진공 탈포기를 이용해 진공 탈포 처리를 하여 제 1 수지를 구성하는 제 1 수지 조성물 C를 얻었다.
( 비교예 1)
제 1 수지 조성물의 배합을 이하와 같이 한 것 이외에는 실시예 1과 동일하게 했다.
제 1 경화성 수지로서 비스페놀 F형 에폭시 수지(일본 화약제, RE-403S, 에폭시 당량 165) 26.6중량%와 제 1 경화제로서 3,3'-디에틸-4,4'-디아미노디페닐메탄(일본 화약제, 카야하드 AA, 당량 63.5) 10.4중량%와 무기 충전재로서 구상 실리카(아드마텍스제, SO-E3, 평균 입자 지름 1㎛) 60.0중량%와 커플링제로서 γ-글리시독시프로필 트리메톡시실란(신에츠 화학공업제, KBM-403) 1.3중량%와 안료로서 카본블랙(미츠비시 화학제, MA-600) 0.1중량%와 저응력재로서 VTBN(우베 흥산제, VTBNX1300X33) 1.6중량%를 3개 롤에서 실온에서 혼련한 후, 진공 탈포기를 이용해 진공 탈포 처리를 하여 제 1 수지를 구성하는 제 1 수지 조성물 D를 얻었다.
Figure pct00002
표 1로부터 알 수 있는 바와 같이, 실시예 1~5는 제 1 수지와 제 2 수지의 접착성이 뛰어나고, 반도체 장치의 신뢰성이 향상되고 있는 것이 나타났다.
이 출원은 2008년 9월 11일에 출원된 일본 출원 특원 2008-233026을 기초로 하는 우선권을 주장하고, 그 개시된 모든 것을 본 출원에 포함한다.

Claims (20)

  1. 기판과,
    상기 기판의 적어도 한쪽 측에 설치되는 반도체 소자와,
    상기 기판과 상기 반도체 소자와 상기 반도체 소자 사이를 충전하는 제 1 수지 조성물을 경화시켜 얻어지는 제 1 수지와,
    상기 기판과 상기 제 1 수지를 덮는, 상기 제 1 수지 조성물을 경화한 후에 제 2 수지 조성물을 경화시켜 얻어지는 제 2 수지를 갖고,
    상기 제 1 수지와 상기 제 2 수지의 접착 강도가 실온에서 18MPa 이상인 것을 특징으로 하는 반도체 장치.
  2. 청구항 1에 있어서,
    상기 접착 강도가 260℃에서 3MPa 이상인 것을 특징으로 하는 반도체 장치.
  3. 기판과,
    상기 기판의 적어도 한쪽 측에 설치되는 반도체 소자와,
    상기 기판과 상기 반도체 소자의 사이를 충전하는 제 1 수지 조성물을 경화시켜 얻어지는 제 1 수지와,
    상기 기판과 상기 반도체 소자와 상기 제 1 수지를 덮는, 상기 제 1 수지 조성물을 경화한 후에 제 2 수지 조성물을 경화시켜 얻어지는 제 2 수지를 갖고,
    상기 제 1 수지와 상기 제 2 수지의 접착 강도가 260℃에서 3MPa 이상인 것을 특징으로 하는 반도체 장치.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 접착 강도가 175℃에서 7MPa 이상인 것을 특징으로 하는 반도체 장치.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 제 1 수지 조성물은 실온에서 액상인 에폭시 수지를 포함하는 것을 특징으로 하는 반도체 장치.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 제 1 수지 조성물은 비스페놀형 에폭시 수지를 포함하는 것을 특징으로 하는 반도체 장치.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 제 1 수지 조성물은 1분자 중에 에폭시기를 3개 이상 가지는 다관능 에폭시 수지를 포함하는 것을 특징으로 하는 반도체 장치.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
    상기 제 1 수지는 경화제, 충전재를 추가로 포함하고, 저응력재를 제외하는 것을 특징으로 하는 반도체 장치.
  9. 청구항 8에 있어서,
    상기 저응력재는 고형 고무, 액상 고무 또는 엘라스토머인 것을 특징으로 하는 반도체 장치.
  10. 청구항 1 내지 청구항 9 중 어느 한 항에 있어서,
    상기 접착 강도가 실온에서 20MPa 이상인 것을 특징으로 하는 반도체 장치.
  11. 청구항 1 내지 청구항 10 중 어느 한 항에 있어서,
    상기 접착 강도가 260℃에서 4MPa 이상인 것을 특징으로 하는 반도체 장치.
  12. 청구항 1 내지 청구항 11 중 어느 한 항에 있어서,
    상기 접착 강도가 175℃에서 9MPa 이상인 것을 특징으로 하는 반도체 장치.
  13. 기판과,
    상기 기판의 적어도 한쪽 측에 설치되는 반도체 소자와,
    상기 기판과 상기 반도체 소자의 사이를 충전하는 제 1 수지 조성물을 경화시켜 얻어지는 제 1 수지와,
    상기 기판과 상기 반도체 소자와 상기 제 1 수지를 덮는, 상기 제 1 수지 조성물을 경화한 후에 제 2 수지 조성물을 경화시켜 얻어지는 제 2 수지를 갖고,
    상기 제 1 수지 조성물은 1분자 중에 에폭시기를 3개 이상 가지는 다관능 에폭시 수지를 포함하는 것을 특징으로 하는 반도체 장치.
  14. 청구항 13에 있어서,
    상기 제 1 수지는 경화제, 충전재를 추가로 포함하고, 저응력재를 제외하는 것을 특징으로 하는 반도체 장치.
  15. 청구항 14에 있어서,
    상기 저응력재는 고형 고무, 액상 고무 또는 엘라스토머인 것을 특징으로 하는 반도체 장치.
  16. 청구항 1 내지 청구항 15 중 어느 한 항에 있어서,
    상기 제 1 수지는 상기 반도체 소자의 측면의 적어도 일부를 덮는 것을 특징으로 하는 반도체 장치.
  17. 청구항 1 내지 청구항 16 중 어느 한 항에 있어서,
    상기 반도체 소자의 윗면이 노출되어 있는 것을 특징으로 하는 반도체 장치.
  18. 청구항 13 내지 청구항 17 중 어느 한 항에 있어서,
    상기 다관능 에폭시 수지는 3관능 글리시딜아민형 에폭시 수지인 것을 특징으로 하는 반도체 장치.
  19. 청구항 8 내지 청구항 12 및 청구항 14 내지 청구항 18 중 어느 한 항에 있어서,
    상기 충전재는 구상 실리카인 것을 특징으로 하는 반도체 장치.
  20. 청구항 1 내지 청구항 19 중 어느 한 항에 기재된 반도체 장치의 상기 기판과 상기 반도체 소자의 사이를 충전하는 수지 조성물.
KR1020117007961A 2008-09-11 2009-09-09 반도체 장치 및 반도체 장치에 이용되는 수지 조성물 KR20110049921A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008233026 2008-09-11
JPJP-P-2008-233026 2008-09-11

Publications (1)

Publication Number Publication Date
KR20110049921A true KR20110049921A (ko) 2011-05-12

Family

ID=42004990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117007961A KR20110049921A (ko) 2008-09-11 2009-09-09 반도체 장치 및 반도체 장치에 이용되는 수지 조성물

Country Status (7)

Country Link
US (1) US20110147954A1 (ko)
JP (1) JPWO2010029726A1 (ko)
KR (1) KR20110049921A (ko)
CN (1) CN102150261A (ko)
CA (1) CA2736983A1 (ko)
TW (1) TW201023310A (ko)
WO (1) WO2010029726A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5603610B2 (ja) * 2010-02-12 2014-10-08 株式会社Ａｄｅｋａ 無溶剤一液型シアン酸エステル−エポキシ複合樹脂組成物
US8742603B2 (en) * 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)
US9070628B2 (en) * 2010-05-28 2015-06-30 Sumitomo Bakelite Co., Ltd. Method of manufacturing esterified substance
JP6123152B2 (ja) * 2010-12-08 2017-05-10 味の素株式会社 樹脂組成物
JP5971501B2 (ja) * 2012-01-06 2016-08-17 エルジー・ケム・リミテッド 電子装置の製造方法
JP6065845B2 (ja) * 2012-01-31 2017-01-25 三菱瓦斯化学株式会社 プリント配線板材料用樹脂組成物、並びにそれを用いたプリプレグ、樹脂シート、金属箔張積層板及びプリント配線板
JP5768023B2 (ja) * 2012-08-29 2015-08-26 日東電工株式会社 電子部品封止用熱硬化性樹脂シート、樹脂封止型半導体装置、及び樹脂封止型半導体装置の製造方法
JP6213428B2 (ja) * 2014-03-12 2017-10-18 豊田合成株式会社 発光装置及びその製造方法
JP6450456B2 (ja) 2015-04-24 2019-01-09 富士フイルム株式会社 積層体
CN109314090B (zh) * 2016-06-14 2022-03-08 三菱电机株式会社 半导体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169328B1 (en) * 1994-09-20 2001-01-02 Tessera, Inc Semiconductor chip assembly
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
JP3941262B2 (ja) * 1998-10-06 2007-07-04 株式会社日立製作所 熱硬化性樹脂材料およびその製造方法
JP2001326304A (ja) * 2000-05-15 2001-11-22 Toshiba Corp 半導体装置及びその製造方法
JP2003212963A (ja) * 2002-01-21 2003-07-30 Sumitomo Bakelite Co Ltd 熱硬化性液状封止樹脂組成物及び半導体装置
JP2004027025A (ja) * 2002-06-26 2004-01-29 Sumitomo Bakelite Co Ltd 液状封止樹脂組成物及び半導体装置
US7094844B2 (en) * 2002-09-13 2006-08-22 Shin-Etsu Chemical Co., Ltd. Liquid epoxy resin composition and semiconductor device
JP4221585B2 (ja) * 2002-09-13 2009-02-12 信越化学工業株式会社 液状エポキシ樹脂組成物及び半導体装置
US7301222B1 (en) * 2003-02-12 2007-11-27 National Semiconductor Corporation Apparatus for forming a pre-applied underfill adhesive layer for semiconductor wafer level chip-scale packages
JP2005026447A (ja) * 2003-07-02 2005-01-27 Sumitomo Bakelite Co Ltd 半導体装置および半導体装置の製造方法
CN101983419B (zh) * 2008-04-04 2012-08-08 索尼化学&信息部件株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
JPWO2010029726A1 (ja) 2012-02-02
WO2010029726A1 (ja) 2010-03-18
CA2736983A1 (en) 2010-03-18
CN102150261A (zh) 2011-08-10
TW201023310A (en) 2010-06-16
US20110147954A1 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
KR20110049921A (ko) 반도체 장치 및 반도체 장치에 이용되는 수지 조성물
KR102408026B1 (ko) 반도체 봉지용 에폭시 수지 조성물 및 반도체 장치의 제조 방법
JP4892164B2 (ja) 液状エポキシ樹脂組成物及び電子部品装置
JP7230936B2 (ja) 半導体封止用エポキシ樹脂組成物および半導体装置の製造方法
JP2017179185A (ja) 半導体封止用エポキシ樹脂組成物および半導体装置
JP6233441B2 (ja) 液状エポキシ樹脂組成物及び電子部品装置
JP2015193851A (ja) 液状エポキシ樹脂組成物及び電子部品装置
JP2019026715A (ja) 一括封止用エポキシ樹脂組成物、電子装置およびその製造方法
JP2009057575A (ja) 液状エポキシ樹脂組成物及び電子部品装置
CN113227192A (zh) 密封用树脂组合物、半导体装置和半导体装置的制造方法
JP4810835B2 (ja) アンダーフィル用液状封止樹脂組成物及びそれを用いた半導体装置
JP2005026447A (ja) 半導体装置および半導体装置の製造方法
JP7142233B2 (ja) 封止用エポキシ樹脂組成物、硬化物、及び半導体装置
JP5708666B2 (ja) 液状エポキシ樹脂組成物及び電子部品装置
JP2016040393A (ja) 液状エポキシ樹脂組成物及び電子部品装置
JP2015180760A (ja) 液状エポキシ樹脂組成物及び電子部品装置
JP2015110803A (ja) 液状エポキシ樹脂組成物及び電子部品装置
JP5924443B2 (ja) 液状エポキシ樹脂組成物及び電子部品装置
JP2009283621A (ja) 半導体装置および半導体装置の製造方法
JP5929977B2 (ja) 液状エポキシ樹脂組成物及び電子部品装置
KR102659602B1 (ko) 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용하여 밀봉된 반도체 소자
WO2021075197A1 (ja) 樹脂組成物
TWI653252B (zh) 密封用樹脂組成物、半導體裝置及半導體裝置之製造方法
KR20210078942A (ko) 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용하여 밀봉된 반도체 소자
JP5804479B2 (ja) 樹脂封止型半導体装置の製造方法及び樹脂封止型半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid