CN101983419B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101983419B
CN101983419B CN2008801284639A CN200880128463A CN101983419B CN 101983419 B CN101983419 B CN 101983419B CN 2008801284639 A CN2008801284639 A CN 2008801284639A CN 200880128463 A CN200880128463 A CN 200880128463A CN 101983419 B CN101983419 B CN 101983419B
Authority
CN
China
Prior art keywords
semiconductor chip
sealing resin
film
thermmohardening type
circuit substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008801284639A
Other languages
English (en)
Other versions
CN101983419A (zh
Inventor
须贺保博
滨崎和典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemical and Information Device Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemical and Information Device Corp filed Critical Sony Chemical and Information Device Corp
Publication of CN101983419A publication Critical patent/CN101983419A/zh
Application granted granted Critical
Publication of CN101983419B publication Critical patent/CN101983419B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Adhesive Tapes (AREA)

Abstract

本发明涉及半导体装置及其制造方法。本发明的特征在于：对隔着热硬化型粘接膜(2)暂时固定在电路基板(1)上的半导体芯片(3)配置具有剥离膜(4)和在其上层叠的层厚为该半导体芯片(3)厚度的0.5～2倍的热硬化型密封树脂层(5)的密封树脂膜(6)，使得该热硬化型密封树脂层(5)面向半导体芯片(3)，一边从剥离膜(4)侧用橡胶硬度为5～100的橡胶压头(7)进行按压，一边从电路基板(1)侧进行加热，由此，将半导体芯片(3)粘接固定在电路基板(1)上，同时，将半导体芯片(3)树脂密封后，将剥离膜(4)剥离。

Description

半导体装置及其制造方法
技术领域
本发明涉及电路基板上的半导体芯片被树脂密封的半导体装置的制造方法。
背景技术
提出了将电路基板上的半导体芯片被树脂密封的半导体装置以如下两个工序进行制造的技术(专利文献1)：用粘接剂将半导体芯片安装在电路基板上(芯片安装工序)，接着用密封用的树脂片覆盖半导体芯片，利用具有刚性表面的辊式压制机或不是通常的接合器的高价的真空压制机对半导体芯片进行密封(模塑工序)。
专利文献1  特开2006-344756号公报
但是，在模塑工序中，必须对密封树脂进行加热加压，所以，在专利文献1的方法中，在由半导体芯片安装工序所形成的电路基板和半导体芯片之间的连接部，再次施加模塑工序时的热和压力，所以，在连接部产生剥离或偏移等的损伤，存在连接可靠性降低的危险。此外，使用真空压制机等的高价的装置会使半导体装置的制造成本增大。
发明内容
本发明的目的在于，在制造电路基板上的半导体芯片被树脂密封的半导体装置时，在电路基板和半导体芯片之间的连接部不产生由热或压力引起的损伤，能够利用比较简易的方法进行制造。
本发明的发明人发现，在利用一次热压接处理同时进行半导体芯片向电路基板的安装和半导体芯片的密封从而能够解决上述课题的假定下，为此，在电路基板上暂时粘接半导体芯片之后，用预定厚度的密封树脂膜覆盖半导体芯片，一边用具有预定范围的橡胶硬度的橡胶压头进行加压，一边从相反侧加热，则能够同时进行半导体芯片的安装和密封，完成了本发明。
即，本发明提供一种电路基板上的半导体芯片被树脂密封的半导体装置的制造方法，其特征在于，
隔着热硬化型粘接膜将半导体芯片暂时固定在电路基板上，
对暂时固定的半导体芯片配置具有剥离膜和在其上层叠的层厚为该半导体芯片厚度的0.5～2倍的热硬化型密封树脂层的密封树脂膜，使得该热硬化型密封树脂层面向半导体芯片侧，
一边从剥离膜侧用橡胶硬度为5～100的橡胶压头进行加压，一边从电路基板侧进行加热，由此，将半导体芯片粘接固定在电路基板上，同时，对半导体芯片进行树脂密封，
将表面的剥离膜剥离。
根据本发明的半导体装置的制造方法，使用具有预定厚度的热硬化型密封树脂层的密封树脂膜，利用一次热压接处理，同时进行半导体芯片向电路基板的安装和半导体芯片的密封，所以，在电路基板和半导体芯片之间所形成的连接部在连接后不会再次受到加热加压。因此，不会在连接部产生剥离或偏移等的损伤。
附图说明
图1A是本发明的制造方法的工序的一部分的说明图。
图1B是本发明的制造方法的工序的一部分的说明图。
图1C是本发明的制造方法的工序的一部分的说明图。
图1D是本发明的制造方法的工序的一部分的说明图。
附图标记说明
1  电路基板
2  热硬化型粘接膜
3  半导体芯片
4  剥离膜
5  热硬化型密封树脂层
6  密封树脂膜
7  橡胶压头(rubberhead)
8  加热台
具体实施方式
本发明是电路基板上的半导体芯片被树脂密封的半导体装置的制造方法。根据图1A～图1D对该制造方法的各工序进行说明。
首先，如图1A所示，在电路基板1上隔着热硬化型粘接膜2暂时固定半导体芯片3。具体地说，利用热硬化型粘接膜2的粘接力暂时帖在电路基板1上，进一步在其上暂时固定半导体芯片3。
作为电路基板1，能够利用广泛用于半导体装置的玻璃环氧树脂电路基板、玻璃电路基板、挠性电路基板等。
此外，作为热硬化型粘接膜2，能够利用通用于电子部件的固定的绝缘性的热硬化型粘接膜，优选能够使用以环氧树脂或丙烯树脂为主体的热硬化型粘接膜。在热硬化型粘接膜2中，优选以固态换算掺合20～50质量％的咪唑类潜在性硬化剂。此外，能够在热硬化型粘接膜2中掺合公知的添加剂，特别是，为了控制其线膨胀系数，优选以固态换算掺合10～60质量％的硅石微粒。并且，此外，作为热硬化型粘接膜2的厚度，通常是40～50μm。
作为半导体芯片3，使用具有与半导体装置的用途对应的性能的半导体芯片。例如，根据CPU、ROM、RAM、LED等的用途适当选择。此外，作为半导体芯片3和电路基板1的电连接的方式，能够举出利用形成在半导体芯片3的背面的突起的覆晶接合(Flip-Chip Bonding)、在半导体芯片3和电路基板1的连接端子之间隔着焊料球进行的覆晶接合等。
然后，如图1B所示，对暂时固定的半导体芯片3配置具有剥离膜4和在其上层叠的热硬化型密封树脂层5的密封树脂膜6，使得热硬化型密封树脂层5面对半导体芯片3。
作为构成密封树脂膜6的剥离膜4，能够使用进行剥离表面处理后的聚对苯二甲酸乙二醇酯(PET)膜等公知的剥离膜。作为剥离膜4的厚度，没有特别限制，但是，通常是40～60μm。此外，作为热硬化型密封树脂层5，能够使用公知的热硬化型密封用树脂，优选以环氧树脂或丙烯树脂为主体的热硬化型密封用树脂。优选热硬化型密封用树脂含有20～50质量％的咪唑类潜在性硬化剂。此外，能够在热硬化型密封树脂层5中掺合公知的添加剂，特别是，为了控制其线膨胀系数，优选以固态换算掺合10～60质量％的硅石微粒。
并且，作为热硬化型密封树脂层5的厚度，通常是50～500μm，但是，当与半导体芯片3的厚度相比过薄时，不能够充分地密封半导体芯片3，存在露出的情况，当过厚时，不能够进行充分的按压，连接可靠性不充分，所以，在本发明中是应该进行密封的半导体芯片3的厚度的0.3～2倍的厚度，优选为1～2倍的厚度。
并且，关于密封树脂膜6的热硬化型密封树脂层5，将线膨胀系数设为Ae，将弹性模量设为Am，关于热硬化型粘接膜2，将其线膨胀系数设为Be，将弹性模量设为Bm时，优选满足以下的式(1)～(2)。
0＜Be/Ae≤2.25(1)
0＜Am/Bm≤3.5(2)
在式(1)中，当“Be/Ae”的数值过小时，初始导通不良，当过大时，在可靠性方面成为导通不良，所以，优选大于0且2.25以下，更优选为0.3以上且2以下。
在式(2)中，当“Am/Bm”的数值过小时，初始导通不良，当过大时，在可靠性方面成为导通不良，所以，优选大于0且3.5以下，更优选为0.2以上且1以下。
并且，在对热硬化型密封树脂层5和热硬化型粘接膜2的各自的线膨胀系数和弹性模量进行对比的情况下，应该首先对各自的玻璃态转化温度以下的温度下的这些数值进行比较。这是因为，通常所使用的环境是室温范围。在该情况下，将超过玻璃态转化温度的温度下的这些数值进行对比，其结果是，也优选满足式(1)～(2)的关系。这是因为，在进行部件的后加工的情况下，施加受热历程。
然后，如图1C所示，一边以橡胶压头7从剥离膜4侧加压，一边从电路基板1侧以加热台8进行加热。由此，能够在将半导体芯片3粘接固定在电路基板1上的同时，对半导体芯片3进行树脂密封。
橡胶压头7需要由与对象物接触的部分跟随应该按压的对象物的复杂的表面凹凸进行按压的橡胶构成。具体地说，优选由橡胶硬度(JISS6050)为5～100的树脂构成，更优选由40～80的树脂构成。作为这样的橡胶硬度为优选的树脂，从耐热性这一点来看，能够举出硅树脂或者氟类树脂。作为按压力，通常为1～3MPa。
优选加热台8通常由能够加热到300℃的不锈钢或陶瓷等的热传导性良好的材料构成。加热台8的温度是热硬化型粘接膜2和密封树脂膜6通常被加热到160～200℃这样的温度。
然后，如图1D所示，提拉橡胶压头7，并且，将剥离膜4剥离。由此，能够同时进行半导体芯片3向电路基板1的固定和半导体芯片3的密封。由此，能够取得与电路基板1连接的半导体芯片3被树脂密封而成的半导体装置。并且，在图1C以及图1D中，应该留意热硬化型密封树脂层5和热硬化型粘接膜2已经成为硬化物。
实施例
以下，根据实施例具体地对本发明进行说明。并且，在以下的实施例或者比较例中所使用的评价用的电路基板是在表面形成有实施了镍/金镀的厚度为12μm的铜布线的0.3mm×38mm×38mm尺寸的玻璃环氧树脂电路基板。此外，评价用的半导体芯片是设置有金柱形突起(160引脚)的200μm×6.3mm×6.3mm尺寸的硅芯片。
参考例1<热硬化型粘接膜A的制作>
将环氧树脂(jER828Japan Epoxy Resins Co.，Ltd.)50质量部、潜在性硬化剂(HX3941HP、Asahi Kasei Chemicals Corporation)100质量部、硅石微粒(Tatsumori Ltd.)50质量部的混合物以固态为50质量％的方式溶解分散到甲苯中而成的热硬化型粘接组成物，涂敷在剥离处理后的50μm厚的聚对苯二甲酸乙二醇酯(PET)膜(Tohcello Co.，Ltd.)上，使得干燥厚度为45μm，在80℃下进行干燥，由此，制作热硬化型粘接膜A。弹性模量Bm是5GPa。此外，小于玻璃态转化温度(20～40℃范围)下的线膨胀系数Be1是30ppm。超过玻璃态转化温度的温度(160～190℃的范围)下的线膨胀系数是110ppm。
参考例2<热硬化型粘接膜B的制作>
将硅石微粒的掺合量从50质量部代换为30质量部，除此以外与参考例1同样地制作热硬化型粘接膜B。弹性模量Bm是3.5GPa。此外，小于玻璃态转化温度(20～40℃范围)下的线膨胀系数Be1为52ppm。超过玻璃态转化温度的温度(160～190℃的范围)下的线膨胀系数Be2为145ppm。
参考例3<热硬化型粘接膜C的制作>
将硅石微粒的掺合量从50质量部代换为0质量部，除此以外与参考例1同样地制作热硬化型粘接膜C。弹性模量Bm为1.6GPa。此外，小于玻璃态转化温度(20～40℃范围)下的线膨胀系数Be1为66ppm。超过玻璃态转化温度的温度(160～190℃的范围)下的线膨胀系数Be2为187ppm。
参考例4<热硬化型粘接膜D的制作>
将硅石微粒的掺合量从50质量部代换为80质量部，除此以外与参考例1同样地制作热硬化型粘接膜D。弹性模量Bm为8GPa。此外，小于玻璃态转化温度(20～40℃范围)下的线膨胀系数Be1为22ppm。超过玻璃态转化温度的温度(160～190℃的范围)下的线膨胀系数Be2为69ppm。
参考例5<热硬化型密封树脂膜1的制作>
将环氧树脂(jER828Japan Epoxy Resins Co.，Ltd.)50质量部、潜在性硬化剂(HX3941HP、Asahi Kasei Chemicals Corporation)100质量部、硅石微粒(Tatsumori Ltd.)50质量部的混合物以固态为50质量％的方式溶解分散到甲苯中而成的热硬化型粘接组成物，涂敷在剥离处理后的50μm厚的聚对苯二甲酸乙二醇酯(PET)膜(Tohcello Co.，Ltd.)上，使得干燥厚度为50μm，在80℃下进行干燥，由此，制作热硬化型密封树脂膜1。弹性模量Am是5GPa。此外，小于玻璃态转化温度(20～40℃范围)下的线膨胀系数Ae1是30ppm。超过玻璃态转化温度的温度(160～190℃的范围)下的线膨胀系数Ae2是110ppm。
参考例6<热硬化型密封树脂膜2的制作>
将热硬化型粘接组成物以干燥厚度为100μm的方式进行涂敷，除此以外与参考例5同样地制作热硬化型密封树脂膜2。弹性模量Am、线膨胀系数Ae1、线膨胀系数Ae2与参考例5的热硬化型密封树脂膜1相同。
参考例7<热硬化型密封树脂膜3的制作>
将热硬化型粘接组成物以干燥厚度为200μm的方式进行涂敷，除此以外与参考例5同样地制作热硬化型密封树脂膜3。弹性模量Am、线膨胀系数Ae1、线膨胀系数Ae2与参考例5的热硬化型密封树脂膜1相同。
参考例8<热硬化型密封树脂膜4的制作>
将热硬化型粘接组成物以干燥厚度为300μm的方式进行涂敷，除此以外与参考例5同样地制作热硬化型密封树脂膜4。弹性模量Am、线膨胀系数Ae1、线膨胀系数Ae2与参考例5的热硬化型密封树脂膜1相同。
参考例9<热硬化型密封树脂膜5的制作>
将热硬化型粘接组成物以干燥厚度为500μm的方式进行涂敷，除此以外与参考例5同样地制作热硬化型密封树脂膜5。弹性模量Am、线膨胀系数Ae1、线膨胀系数Ae2与参考例5的热硬化型密封树脂膜1相同。
参考例10<热硬化型密封树脂膜6的制作>
将硅石微粒的掺合量从50质量部代换为0质量部，除此以外与参考例7同样地制作热硬化型密封树脂膜6。弹性模量Am为1.6GPa、线膨胀系数Ae1为66ppm、线膨胀系数Ae2为187ppm。
实施例1
将参考例1的热硬化型粘接膜A贴附在评价用的电路基板上，将剥离膜剥离，在其上对评价用的半导体芯片进行对位并暂时固定，并且，覆盖参考例6的热硬化型密封树脂膜2，一边从下方进行加热，一边用硅橡胶压头进行加压冲压，由此，同时进行半导体芯片向电路基板的安装和密封。最后，将表面的剥离膜剥离，由此，得到实施例1的半导体装置。并且，冲压条件是180℃、20秒、2.5MPa。
实施例2
代替参考例6的热硬化型密封树脂膜2，使用参考例8的热硬化型密封树脂膜4，除此以外与实施例1同样地得到实施例2的半导体装置。
实施例3
代替参考例1的热硬化型粘接膜A，使用参考例2的热硬化型粘接膜B，并且，代替参考例6的热硬化型密封树脂膜2，使用参考例7的热硬化型密封树脂膜3，除此以外与实施例1同样地得到实施例3的半导体装置。
实施例4
代替参考例1的热硬化型粘接膜A，使用参考例3的热硬化型粘接膜C，除此以外与实施例3同样地得到实施例4的半导体装置。
实施例5
代替参考例1的热硬化型粘接膜A，使用参考例4的热硬化型粘接膜D，并且，代替参考例6的热硬化型密封树脂膜2，使用参考例10的热硬化型密封树脂膜6，除此以外与实施例1同样地得到实施例5的半导体装置。
比较例1
将参考例1的热硬化型粘接膜A贴附在评价用的电路基板上，将剥离膜剥离，在该状态下以180℃、20秒、2.5MPa的条件进行加热、加压，由此，将半导体芯片安装接合在电路基板上。之后，使用密封用液状树脂(Panasonic Electric Works Co.，Ltd)对半导体芯片进行浇注密封，在加热循环式炉中在150℃下加热3小时，由此，得到比较例1的半导体装置。
比较例2
代替参考例6的热硬化型密封树脂膜2，使用参考例5的热硬化型密封树脂膜1，除此以外与实施例1同样地得到比较例2的半导体装置。
比较例3
代替参考例6的热硬化型密封树脂膜2，使用参考例9的热硬化型密封树脂膜5，除此以外与实施例1同样地得到比较例3的半导体装置。
(评价)
关于在各实施例以及比较例中得到的半导体装置，利用4端子法(40沟道/样品)在吸湿、回流之前(初始)和之后(在85℃-85％RH中放置24小时后，在265℃(MXA)的焊料回流中一次)测定电路基板和半导体芯片之间的导通电阻值(mΩ)，确认了电气接合。此外，利用雏菊链法在吸湿、回流之前(初始)和之后(85℃-85％RH中放置24小时后，265℃(MXA)的焊料回流中一次)测定绝缘电阻值(Ω)，确认了绝缘性。将所得到的结果示出在表1中。此外，目视观察了吸湿、回流后的外观。将所得到的结果示出在表1中。
表1
Figure BPA00001233600100091
从表1可知，同时进行半导体芯片的安装和密封，并且，当使热硬化型密封树脂层厚为半导体芯片厚度的0.3～2倍的范围内时，在导通电阻、绝缘电阻、外观的各评价项目中得到良好的结果。相对于此，在比较例1的情况下，由于不同时进行半导体芯片的安装和密封，所以，不能够取得吸湿、回流后的电气导通。在比较例2的情况下，热硬化型密封树脂层厚度小于半导体芯片厚度的0.3，所以，不能够完全密封半导体芯片。在比较例3的情况下，热硬化型密封树脂层厚度超过半导体芯片厚度的2倍，所以，不能够进行充分的按压，不能取得电气导通。
产业上的可利用性
根据本发明的半导体装置的制造方法，使用具有预定厚度的热硬化型密封树脂层的密封树脂膜，利用一次热压接处理同时进行半导体芯片向电路基板的安装和半导体芯片的密封，所以，在电路基板和半导体芯片之间所形成的连接部在连接后不会再受到加热加压。因此，能够实现工序的缩短和成品率的提高。因此，本发明作为半导体装置的制造方法是有用的。

Claims (4)

1.一种电路基板上的半导体芯片被树脂密封的半导体装置的制造方法，其特征在于，
隔着热硬化型粘接膜将半导体芯片暂时固定在电路基板上，
对暂时固定的半导体芯片配置具有剥离膜和在其上层叠的层厚为该半导体芯片厚度的0.3～2倍的热硬化型密封树脂层的密封树脂膜，使得该热硬化型密封树脂层面向半导体芯片侧，
一边从剥离膜侧用橡胶硬度为5～100的橡胶压头进行加压，一边从电路基板侧进行加热，由此，将半导体芯片粘接固定在电路基板上，同时，对半导体芯片进行树脂密封，
将表面的剥离膜剥离。
2.如权利要求1的半导体装置的制造方法，其特征在于，
对于密封树脂膜的热硬化型密封树脂层，将线膨胀系数设为Ae、将弹性模量设为Am，对于热硬化型粘接膜，将线膨胀系数设为Be、将弹性模量设为Bm时，满足下式(1)～(2)，
0＜Be/Ae≤2.25    (1)
0＜Am/Bm≤3.5     (2)。
3.如权利要求1或2的半导体装置的制造方法，其特征在于，
密封树脂膜的热硬化型密封树脂层以及粘接膜由环氧树脂或者丙烯树脂构成。
4.如权利要求1或2的半导体装置的制造方法，其特征在于，
该橡胶压头由硅树脂构成。
CN2008801284639A 2008-04-04 2008-10-30 半导体装置及其制造方法 Expired - Fee Related CN101983419B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008097795 2008-04-04
JP2008-097795 2008-04-04
PCT/JP2008/069713 WO2009122607A1 (ja) 2008-04-04 2008-10-30 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN101983419A CN101983419A (zh) 2011-03-02
CN101983419B true CN101983419B (zh) 2012-08-08

Family

ID=41135019

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801284639A Expired - Fee Related CN101983419B (zh) 2008-04-04 2008-10-30 半导体装置及其制造方法

Country Status (8)

Country Link
US (1) US8409932B2 (zh)
EP (1) EP2261963A4 (zh)
JP (1) JP5146678B2 (zh)
KR (1) KR101261104B1 (zh)
CN (1) CN101983419B (zh)
HK (1) HK1154990A1 (zh)
TW (1) TW200945457A (zh)
WO (1) WO2009122607A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2736983A1 (en) * 2008-09-11 2010-03-18 Sumitomo Bakelite Co., Ltd. Semiconductor device, and resin composition used for semiconductor device
JP2012054270A (ja) * 2010-08-31 2012-03-15 Toyoda Gosei Co Ltd 発光装置の製造方法
US8148210B1 (en) * 2010-09-13 2012-04-03 Infineon Technologies Ag Method for fabricating a semiconductor chip panel
CN102254837A (zh) * 2011-04-29 2011-11-23 永道无线射频标签(扬州)有限公司 电子标签倒贴片封装生产线封装工艺
JP6051630B2 (ja) 2011-07-13 2016-12-27 味の素株式会社 半導体パッケージ
JP6103377B2 (ja) * 2013-06-19 2017-03-29 シャープ株式会社 表示装置及びその製造方法
JP6897620B2 (ja) * 2018-03-30 2021-06-30 株式会社オートネットワーク技術研究所 ワイヤハーネス

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1612309A (zh) * 2003-10-27 2005-05-04 精工爱普生株式会社 半导体装置及其制造方法以及半导体装置的制造装置
CN1957452A (zh) * 2004-05-27 2007-05-02 琳得科株式会社 半导体密封用树脂片以及使用其的半导体装置的制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6245138A (ja) * 1985-08-23 1987-02-27 Sony Corp 電子部品装置の製法
JPS6285436A (ja) * 1985-10-09 1987-04-18 Sharp Corp 半導体チツプの基板取付方法
JP3235520B2 (ja) 1997-07-10 2001-12-04 松下電器産業株式会社 半導体装置の製造方法
JP3158399B2 (ja) 1998-04-23 2001-04-23 日本電気株式会社 樹脂塗布方法
JP3611463B2 (ja) * 1998-10-27 2005-01-19 松下電器産業株式会社 電子部品の製造方法
JP2002083832A (ja) * 2000-09-08 2002-03-22 Toppan Forms Co Ltd Ｉｃチップの固定方法
JP2003264205A (ja) * 2002-03-08 2003-09-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4607429B2 (ja) * 2003-03-25 2011-01-05 東レ・ダウコーニング株式会社 半導体装置の製造方法および半導体装置
JP4383768B2 (ja) * 2003-04-23 2009-12-16 スリーエム イノベイティブ プロパティズ カンパニー 封止用フィルム接着剤、封止用フィルム積層体及び封止方法
JP3912324B2 (ja) * 2003-05-15 2007-05-09 エプソントヨコム株式会社 弾性表面波デバイスの製造方法
JP4502870B2 (ja) 2005-04-20 2010-07-14 Ｎｅｃエンジニアリング株式会社 中空半導体パッケージの製造方法
JP4544044B2 (ja) 2005-06-08 2010-09-15 Ｔｄｋ株式会社 半導体装置
US7520052B2 (en) * 2005-06-27 2009-04-21 Texas Instruments Incorporated Method of manufacturing a semiconductor device
US20070243667A1 (en) * 2006-04-18 2007-10-18 Texas Instruments Incorporated POP Semiconductor Device Manufacturing Method
DE102007037248A1 (de) * 2006-09-15 2008-03-27 Samsung Electro - Mechanics Co., Ltd., Suwon Verfahren zur Herstellung eines eine Metallfilm-Leiterbahn bildenden Körpers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1612309A (zh) * 2003-10-27 2005-05-04 精工爱普生株式会社 半导体装置及其制造方法以及半导体装置的制造装置
CN1957452A (zh) * 2004-05-27 2007-05-02 琳得科株式会社 半导体密封用树脂片以及使用其的半导体装置的制造方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP特开2006-303128A 2006.11.12
JP特开2006-344756A 2006.12.21
JP特开平11-307556A 1999.11.05
JP特开平11-31762A 1999.02.02

Also Published As

Publication number Publication date
KR101261104B1 (ko) 2013-05-06
KR20100114019A (ko) 2010-10-22
TW200945457A (en) 2009-11-01
EP2261963A4 (en) 2013-09-11
WO2009122607A1 (ja) 2009-10-08
US8409932B2 (en) 2013-04-02
HK1154990A1 (en) 2012-05-04
JP2009267344A (ja) 2009-11-12
EP2261963A1 (en) 2010-12-15
CN101983419A (zh) 2011-03-02
TWI373077B (zh) 2012-09-21
US20100308476A1 (en) 2010-12-09
JP5146678B2 (ja) 2013-02-20

Similar Documents

Publication Publication Date Title
CN101983419B (zh) 半导体装置及其制造方法
KR100507584B1 (ko) 반도체 장치, 반도체칩 탑재용 기판, 이들의 제조법,접착제, 및 양면 접착 필름
CN100397627C (zh) 电路装置及其制造方法
US20180184538A1 (en) Method for Producing an Electronic Module Assembly and Electronic Module Assembly
TWI390647B (zh) 電氣元件之安裝方法及安裝裝置
US7829389B2 (en) Roll-on encapsulation method for semiconductor packages
US6447898B1 (en) Electrically conductive, thermoplastic, heat-activatable adhesive sheet
US7132755B2 (en) Adhesive film for manufacturing semiconductor device
CN111480227A (zh) 安装结构体的制造方法及其中所使用的片材
TWI390646B (zh) 電氣元件之安裝方法及安裝裝置
US20100252919A1 (en) Electronic device and method of packaging an electronic device
CN110214168A (zh) 半导体装置制造用粘着片以及使用其的半导体装置的制造方法
KR101763852B1 (ko) Qfn 반도체 패키지, 이의 제조방법 및 qfn 반도체 패키지 제조용 마스크 시트
KR101858783B1 (ko) 접속 구조체의 제조 방법
KR100646905B1 (ko) 수지 밀봉 형
JP4842177B2 (ja) 回路基板及びパワーモジュール
CN101925989B (zh) 用于半导体封装的滚压囊封方法
TWI753787B (zh) 絕緣金屬基板及其製造方法
CN101003191A (zh) 复合片材
JPS63278236A (ja) 半導体装置
JP4348893B2 (ja) 熱伝導性基板の製造方法
JP5451053B2 (ja) フリップチップ実装方法とフリップチップ実装装置
JP3985558B2 (ja) 熱伝導性基板の製造方法
JP3251930B2 (ja) フレキシブル配線板
JP2002270744A (ja) リードフレームおよびその製造方法、ならびに熱伝導性基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1154990

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1154990

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120808

Termination date: 20171030