JPS6285436A - 半導体チツプの基板取付方法 - Google Patents

半導体チツプの基板取付方法

Info

Publication number
JPS6285436A
JPS6285436A JP60226541A JP22654185A JPS6285436A JP S6285436 A JPS6285436 A JP S6285436A JP 60226541 A JP60226541 A JP 60226541A JP 22654185 A JP22654185 A JP 22654185A JP S6285436 A JPS6285436 A JP S6285436A
Authority
JP
Japan
Prior art keywords
substrate
chip
semiconductor chip
resin
head
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60226541A
Other languages
English (en)
Other versions
JPH0560655B2 (ja
Inventor
Shin Tada
多田　伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP60226541A priority Critical patent/JPS6285436A/ja
Publication of JPS6285436A publication Critical patent/JPS6285436A/ja
Publication of JPH0560655B2 publication Critical patent/JPH0560655B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は半導体チップを基板に取付ける方法に関するも
のである。
〈従来技術シ 半導体チップの基板取付にあって、半導体チップをボン
ディング方式で基板と接続する場合、当該ボンディング
工程を終えて後、該半導体チップのモールド（封止）工
程を実施することになるが、この様に、アセンブルにお
いて２工程を必要とすることは時間がかかり、コスト的
に不利である。
〈発明の目的〉 本発明は、上記の事情に鑑み、ボンディング工程とモー
ルド（モールディング）工程とを同時に行える様に改良
された半導体チップの基板取付方法を提供することを目
的とする・ 〈実施例〉 以下、本発明の構成を図面を参照しつつ述べる。
本発明の半導体チップの基板取付方法は、下記の４工程
から成っている。
−第１図に示す通り、ＬＳＩＩを、該ＬＳＩチツブ１の
パッド２ａ　、２ｂが形成された面を下にして、ボンデ
ィング部材である異方性導電接着フィルム３を介して、
基板（ＰＷＢ　）４上に載置する。この際、該ＬＳＩパ
ッ）’２ａ、２ｂが、夫々、前記基板４上にパターン形
成された導体（銅）箔５ａ、５ｂに接続するべく位置合
わせを行う。なお、この位置合わせは、ＣＯＳダイレク
トボンダーの様なプリズム方式若しくはカメラを２台用
いた方式で実行される。
（Ｂ）　　上記工程の結果、第２図に示される通シ、前
記ＬＳＩチップ１と前記基板４の仮止めがなされる。な
お、第２図の各符号は既出のものと等価である。（以上
、第１工程） （Ｃ’）　　続いて、前記基板４上に載置されたＬＳＩ
チップ１上に、予め定量しておいた発泡樹脂５を滴下す
る。第３図の通り、各符号は既出と同じ。
この発泡樹脂５はモールドのために使用されるものであ
る。
°この時点では、前記発泡樹脂５は、粘性のだ一−＼ ：易、・前記ＬＳＩチップ上に留まっている・（以上、
第２工程） （Ｄ）　　次に、前記発泡樹脂５が滴下されたＬＳＩチ
ップ１上にボンダヘッド６を移動させ、該ボンダーヘッ
ド６を前記ＬＳＩチップ１の上方から前記基板４に向け
て降下させる。
すると、第２工程では前記ＬＳＩチップ１上に留まって
いた発泡樹脂５が、該ボンダーヘッド６に押圧され、流
動していく。
このボンダーヘッド６は、前記ＬＳＩチップ１の高さと
前記導電接着フィルム３の厚みに該発泡樹脂５のモール
ド時の膜の厚さを加えた高さと、前記ＬＳＩチップ１の
長さに該発泡樹脂５のモールド時の膜の厚さを加えた幅
を備えている。
従って、第４図にある通り、前記ボンダーヘッド６が完
全に被さった状態になると、前記発泡樹脂５は、前記Ｌ
ＳＩチップ１と、前記ＬＳＩチップと前記基板４間に介
在する前記導電接着フィルム３の周辺を包囲する。第４
図の各符号は既出のものと同じ。（以上、第３工程）（
リ　その後、前記ボンダーヘッド６に熱を加える。
この加熱の結果、前記導電接着フィルム３は接着性を持
ち、又、前記発泡樹脂５は体積を増す・ 前記ボンダーヘッド６が上から押圧し、前記基板４は固
定台等で固定されているから、前記ＬＳＩチップ１は上
方から押され、さらに前記導電接着フィルム３は変形す
る。その結果、前記ＬＳＩチップ１と前記基板４が強固
に接続される。（以上、第４工程） （幻　発泡樹脂５が硬化した後、前記ボンダーヘッド６
を取り外して、ボンディング及びモールド工程を終了す
る。第５図参照。なお、各番号は既出のものと同じ。
本実施例では、発泡樹脂５が加熱されて膨張し、ＬＳＩ
チップ１を基板４側に強く押すから、両者の接続強度は
大きい。
〈効果〉 理が同時に実施できるから、半導体を迅速に商品化、製
品化でき、コスト的に有利となる。
【図面の簡単な説明】
第１図乃至第５図は、本発明に係る半導体チップの基板
取付方法の工程図である。 １・・・ＬＳＩチップ、　３・・・異方性導電接着フィ
ルム、　４・・・基板、　　５・・・発泡樹脂、　　６
・・・ボンダーヘッド。 代理人　弁理士　福　士　愛　彦（他２名）第１図 ！ 第２図 第３図 第４図 第５図

Claims (1)

  1. 【特許請求の範囲】 １、半導体チップを基板に取付ける方法であって、 （１）半導体チップをボンディング部材を介して基板上
    に載置する工程 （２）上記基板上に載置された半導体チップ上に所定量
    のモールド樹脂を滴下する工程 （３）上記モールド樹脂が滴下された半導体チップにボ
    ンダーヘッドを被せ、該モールド樹脂を上記半導体チッ
    プ及び該半導体チップと上記基板間に介在するボンディ
    ング部材の周辺に流動させる工程 （４）上記ボンダーヘッドによって加熱を行い、上記ボ
    ンディング部材による接着と上記モールド樹脂の硬化を
    行う工程 を有することを特徴とする半導体チップの基板取付方法
    。
JP60226541A 1985-10-09 1985-10-09 半導体チツプの基板取付方法 Granted JPS6285436A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60226541A JPS6285436A (ja) 1985-10-09 1985-10-09 半導体チツプの基板取付方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60226541A JPS6285436A (ja) 1985-10-09 1985-10-09 半導体チツプの基板取付方法

Publications (2)

Publication Number Publication Date
JPS6285436A true JPS6285436A (ja) 1987-04-18
JPH0560655B2 JPH0560655B2 (ja) 1993-09-02

Family

ID=16846762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60226541A Granted JPS6285436A (ja) 1985-10-09 1985-10-09 半導体チツプの基板取付方法

Country Status (1)

Country Link
JP (1) JPS6285436A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267344A (ja) * 2008-04-04 2009-11-12 Sony Chemical & Information Device Corp 半導体装置の製造方法
JP2010141275A (ja) * 2008-12-15 2010-06-24 Toppan Forms Co Ltd 半導体チップの実装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267344A (ja) * 2008-04-04 2009-11-12 Sony Chemical & Information Device Corp 半導体装置の製造方法
JP2010141275A (ja) * 2008-12-15 2010-06-24 Toppan Forms Co Ltd 半導体チップの実装方法

Also Published As

Publication number Publication date
JPH0560655B2 (ja) 1993-09-02

Similar Documents

Publication Publication Date Title
US6017776A (en) Method of attaching a leadframe to singulated semiconductor dice
US5945733A (en) Structure for attaching a semiconductor wafer section to a support
US3939558A (en) Method of forming an electrical network package
JP2008060585A (ja) 半導体チップの順応性インターフェースを形成する方法
JPS608426Y2 (ja) 半導体ウエハ−の保持基板
JPS6285436A (ja) 半導体チツプの基板取付方法
JPS63151033A (ja) 半導体装置の製造方法
JPH0312942A (ja) 半導体装置の封止方法および半導体チップ
JPH01173733A (ja) 半導体装置の製造方法
JP2902497B2 (ja) 混成集積回路基板の製造方法
EP0736225A1 (en) Method of attaching integrated circuit dies by rolling adhesives onto semiconductor wafers
JPS5950534A (ja) 半導体の樹脂封止方法
JP2000174066A (ja) 半導体装置の実装方法
JP3287233B2 (ja) 半導体装置の製造方法
JPH07283269A (ja) 回路基板の電極パタ−ンとバンプ電極パタ−ンとのボンディング方法
JP3731112B2 (ja) 半導体装置の製造方法
JPH03284857A (ja) 半導体装置の製造方法
JPH07201894A (ja) 電子部品搭載装置の製造方法
CN116469784A (zh) 封装结构及其制作方法
JPH05315395A (ja) 部品実装方法
JP2000031200A (ja) 半導体装置及びその製造方法
JPH01303729A (ja) 混成集積回路における半導体チップの樹脂モールド方法
JPH06101486B2 (ja) 半導体チツプの接着取付け方法
JPS59201432A (ja) 半導体装置及びその製造方法
JPH04246839A (ja) Ｉｃ実装方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term