KR20100114019A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20100114019A
KR20100114019A KR1020107014645A KR20107014645A KR20100114019A KR 20100114019 A KR20100114019 A KR 20100114019A KR 1020107014645 A KR1020107014645 A KR 1020107014645A KR 20107014645 A KR20107014645 A KR 20107014645A KR 20100114019 A KR20100114019 A KR 20100114019A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
thermosetting
circuit board
film
semiconductor device
Prior art date
Application number
KR1020107014645A
Other languages
English (en)
Other versions
KR101261104B1 (ko
Inventor
야스히로 스가
가즈노리 하마자키
Original Assignee
소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 filed Critical 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤
Publication of KR20100114019A publication Critical patent/KR20100114019A/ko
Application granted granted Critical
Publication of KR101261104B1 publication Critical patent/KR101261104B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Adhesive Tapes (AREA)

Abstract

본 발명은, 회로 기판 (1) 에 열 경화형 접착 필름 (2) 을 개재하여 임시 고정된 반도체 칩 (3) 에 대해, 이형 필름 (4) 과 그 위에 적층된, 그 반도체 칩 (3) 의 두께의 0.5 ∼ 2 배의 층두께인 열 경화형 봉지 수지층 (5) 을 갖는 봉지 수지 필름 (6) 을, 그 열 경화형 봉지 수지층 (5) 이 반도체 칩 (3) 측에 면하도록 배치하고, 이형 필름 (4) 측으로부터 고무 경도 5 ∼ 100 의 고무 헤드 (7) 로 가압하면서 회로 기판 (1) 측으로부터 가열함으로써, 회로 기판에 반도체 칩 (3) 을 접착 고정시킴과 동시에 반도체 칩 (3) 을 수지 봉지한 후, 이형 필름 (4) 을 박리하는 것을 특징으로 한다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은, 회로 기판 상의 반도체 칩이 수지 봉지되어 있는 반도체 장치의 제조 방법에 관한 것이다.
회로 기판 상의 반도체 칩이 수지 봉지되어 있는 반도체 장치를, 회로 기판에 반도체 칩을 접착제로 실장하고 (칩 실장 공정), 계속해서 봉지용 수지 시트로 반도체 칩을 덮고, 리지드 (rigid) 한 표면을 갖는 롤 프레스기나, 통상적인 본더 (bonder) 가 아닌 고가의 진공 프레스기로 반도체 칩을 봉지한다 (몰딩 공정) 는 2 공정으로 제조하는 것이 제안되어 있다 (특허문헌 1).
일본 공개특허공보 2006-344756호
그러나, 몰딩 공정은 봉지 수지를 가열 가압해야 하기 때문에, 특허문헌 1 의 방법에서는, 반도체 칩 실장 공정에 의해 형성된 회로 기판과 반도체 칩 사이의 접속부에, 몰딩 공정시의 열과 압력이 재차 인가되기 때문에, 접속부에 박리나 어긋남 등의 데미지가 발생하여 접속 신뢰성이 저하되는 것이 우려된다. 또, 진공 프레스기 등의 고가의 장치를 사용하는 것은 반도체 장치의 제조 비용을 증대시킬지도 모른다.
본 발명은, 회로 기판 상의 반도체 칩이 수지 봉지되어 있는 반도체 장치를 제조할 때에, 회로 기판과 반도체 칩 사이의 접속부에 열이나 압력에 의한 데미지가 발생하지 않도록, 비교적 간단한 수법에 의해 제조할 수 있도록 하는 것을 목적으로 한다.
본 발명자들은, 회로 기판에 대한 반도체 칩의 실장과 반도체 칩의 봉지를, 1 회의 열 압착 처리에 의해 동시에 실시함으로써 상기 서술한 과제를 해결할 수 있다는 가정하에, 그러기 위해서는, 회로 기판에 반도체 칩을 임시 접착한 후, 반도체 칩을 소정 두께의 봉지 수지 필름으로 커버하고, 소정 범위의 고무 경도를 갖는 고무 헤드로 가압하면서 반대측으로부터 가열하면, 반도체 칩의 실장과 봉지를 동시에 할 수 있음을 발견하고, 본 발명을 완성시켰다.
즉, 본 발명은, 회로 기판 상의 반도체 칩이 수지 봉지되어 있는 반도체 장치의 제조 방법으로서,
회로 기판에 열 경화형 접착 필름을 개재하여 반도체 칩을 임시 고정시키고,
임시 고정된 반도체 칩에 대해, 이형 필름과 그 위에 적층되고, 그 반도체 칩 두께의 0.5 ∼ 2 배의 층두께인 열 경화형 봉지 수지층을 갖는 봉지 수지 필름을, 그 열 경화형 봉지 수지층이 반도체 칩측에 면하도록 배치하고,
이형 필름 측으로부터 고무 경도 5 ∼ 100 의 고무 헤드로 가압하면서 회로 기판 측으로부터 가열함으로써, 회로 기판에 반도체 칩을 접착 고정시킴과 동시에 반도체 칩을 수지 봉지하고,
표면의 이형 필름을 박리하는
것을 특징으로 하는 제조 방법을 제공한다.
본 발명의 반도체 장치의 제조 방법에 의하면, 회로 기판에 대한 반도체 칩의 실장과 반도체 칩의 봉지를, 소정 두께의 열 경화형 봉지 수지층을 갖는 봉지 수지 필름을 이용하여, 1 회의 열 압착 처리에 의해 동시에 실시하므로, 회로 기판과 반도체 칩 사이에 형성된 접속부가, 접속 후에 다시 가열 가압을 받지 않는다. 따라서, 접속부에 박리나 어긋남 등의 데미지가 발생하지 않는다.
도 1a 는 본 발명의 제조 방법의 공정 일부의 설명도이다.
도 1b 는, 본 발명의 제조 방법의 공정 일부의 설명도이다.
도 1c 는, 본 발명의 제조 방법의 공정 일부의 설명도이다.
도 1d 는, 본 발명의 제조 방법의 공정 일부의 설명도이다.
발명을 실시하기 위한 최선의 형태
본 발명은, 회로 기판 상의 반도체 칩이 수지 봉지되어 있는 반도체 장치의 제조 방법이다. 이 제조 방법의 각 공정을 도 1a ∼ 도 1d 에 따라 설명한다.
먼저, 도 1a 에 나타내는 바와 같이, 회로 기판 (1) 에 열 경화형 접착 필름 (2) 을 개재하여 반도체 칩 (3) 을 임시 고정시킨다. 구체적으로는, 회로 기판 (1) 에 열 경화형 접착 필름 (2) 의 점착력을 이용하여 임시 부착시키고, 그 위에 다시 반도체 칩 (3) 을 임시 고정시킨다.
회로 기판 (1) 으로서는, 반도체 장치에 널리 사용되고 있는 유리 에폭시 회로 기판, 유리 회로 기판, 플렉시블 회로 기판 등을 이용할 수 있다.
또, 열 경화형 접착 필름 (2) 으로서는, 전자 부품의 고정용에 범용되고 있는 절연성 열 경화형 접착 필름을 이용할 수 있고, 바람직하게는 에폭시 수지나 아크릴 수지를 주체로 하는 것을 사용할 수 있다. 열 경화형 접착 필름 (2) 은, 이미다졸계 잠재성 경화제를 고형분 환산으로 20 ∼ 50 질량% 배합하는 것이 바람직하다. 또, 열 경화형 접착 필름 (2) 에는, 공지된 첨가제를 배합할 수 있고, 특히, 그 선팽창 계수를 컨트롤하기 위해서 미립자 실리카를 고형분 환산으로 10 ∼ 60 질량% 배합하는 것이 바람직하다. 또한, 열 경화형 접착 필름 (2) 의 두께로서는, 통상, 40 ∼ 50 ㎛ 이다.
반도체 칩 (3) 으로서는, 반도체 장치의 용도에 따른 성능의 것을 사용한다. 예를 들어, CPU, ROM, RAM, LED 등의 용도에 따라 적절히 선택된다. 또, 반도체 칩 (3) 과 회로 기판 (1) 의 전기적 접속의 양태로서는, 반도체 칩 (3) 의 이면에 형성된 범프를 이용하는 플립 칩 접합, 반도체 칩 (3) 과 회로 기판 (1) 의 접속 단자 사이에 핸더 볼을 개재하여 실시하는 플립 칩 접합 등을 들 수 있다.
다음으로, 도 1b 에 나타내는 바와 같이, 임시 고정된 반도체 칩 (3) 에 대해, 이형 필름 (4) 과 그 위에 적층된 열 경화형 봉지 수지층 (5) 을 갖는 봉지 수지 필름 (6) 을, 열 경화형 봉지 수지층 (5) 이 반도체 칩 (3) 측에 면하도록 배치한다.
봉지 수지 필름 (6) 을 구성하는 이형 필름 (4) 으로서는, 박리 표면 처리한 폴리에틸렌테레프탈레이트 (PET) 필름 등의 공지된 이형 필름을 사용할 수 있다. 이형 필름 (4) 의 두께로서는, 특별히 제한은 없지만, 통상, 40 ∼ 60 ㎛ 이다. 또, 열 경화형 봉지 수지층 (5) 으로서는, 공지된 열 경화형 봉지용 수지를 사용할 수 있고, 바람직하게는 에폭시 수지나 아크릴 수지를 주체로 하는 것을 사용할 수 있다. 열 경화형 봉지용 수지는, 이미다졸계 잠재성 경화제를 바람직하게는 20 ∼ 50 질량% 함유한다. 또, 열 경화형 봉지 수지층 (5) 에는, 공지된 첨가제를 배합할 수 있고, 특히, 그 선팽창 계수를 컨트롤하기 위해서 미립자 실리카를 고형분 환산으로 10 ∼ 60 질량% 배합하는 것이 바람직하다.
또한, 열 경화형 봉지 수지층 (5) 의 두께로서는, 통상, 50 ∼ 500 ㎛ 이지만, 반도체 칩 (3) 의 두께보다 너무 얇으면 반도체 칩 (3) 을 충분히 봉지할 수 없어 노출되는 경우가 있고, 너무 두꺼우면 충분한 압압(押壓)을 할 수 없어 접속 신뢰성이 불충분해지므로, 본 발명에서는, 봉지해야 할 반도체 칩 (3) 두께의 0.3 ∼ 2 배, 바람직하게는 1 ∼ 2 배의 두께로 한다.
또한, 봉지 수지 필름 (6) 의 열 경화형 봉지 수지층 (5) 에 대해, 선팽창 계수를 Ae, 탄성률을 Am 으로 하고, 열 경화형 접착 필름 (2) 에 대해, 그 선팽창 계수를 Be, 탄성률을 Bm 으로 했을 때에, 이하의 식 (1) ∼ (2) 를 만족시키는 것이 바람직하다.
0＜Be/Ae
Figure pct00001
2.25 (1)
0＜Am/Bm
Figure pct00002
3.5 (2)
식 (1) 에 있어서, 「Be/Ae」의 수치는, 너무 작으면 초기 도통 불량이 되고, 너무 크면 신뢰성에 있어서 도통 불량이 되므로, 바람직하게는 0 보다 크고 2.25 이하, 보다 바람직하게는 0.3 이상 2 이하이다.
식 (2) 에 있어서, 「Am/Bm」의 수치는, 너무 작으면 초기 도통 불량이 되고, 너무 크면 신뢰성에 있어서 도통 불량이 되므로, 바람직하게는 0 보다 크고 3.5 이하, 보다 바람직하게는 0.2 이상 1 이하이다.
또한, 열 경화형 봉지 수지층 (5) 과 열 경화형 접착 필름 (2) 의 각각의 선팽창 계수와 탄성률을 대비시키는 경우, 각각의 유리 전이 온도 이하의 온도에 있어서의 그것들의 수치를 먼저 비교해야 한다. 이는, 통상 사용되는 환경이 실온 영역이기 때문이다. 이 경우, 또한, 유리 전이 온도를 초과하는 온도에 있어서의 그것들의 수치를 대비시켜, 그 결과도 식 (1) ∼ (2) 의 관계를 만족시키고 있는 것이 바람직하다. 이는, 부품의 후가공이 이루어지는 경우, 열 이력이 가해지는 경우가 있기 때문이다.
다음으로, 도 1c 에 나타내는 바와 같이, 이형 필름 (4) 측으로부터 고무 헤드 (7) 로 가압하면서 회로 기판 (1) 측으로부터 가열 스테이지 (8) 에 의해 가열한다. 이로써, 회로 기판 (1) 에 반도체 칩 (3) 을 접착 고정시킴과 동시에 반도체 칩 (3) 을 수지 봉지할 수 있다.
고무 헤드 (7) 는, 대상물과 접촉하는 부분이, 압압해야 할 대상물의 복잡한 표면 요철에 추종하면서 압압할 수 있는 고무로 구성되어야 한다. 구체적으로는, 바람직하게는 고무 경도 (JIS S6050) 가 5 ∼ 100, 보다 바람직하게는 40 ∼ 80 의 수지로 구성한다. 이와 같은 고무 경도의 바람직한 수지로서는, 내열성의 점에서 실리콘 수지 또는 불소계 수지를 들 수 있다. 압압력으로서는, 통상 1 ∼ 3 ㎫ 이다.
가열 스테이지 (8) 는, 통상, 300 ℃ 까지 가열할 수 있는 스테인리스나 세라믹 등의 열전도성이 양호한 재료로 구성하는 것이 바람직하다. 가열 스테이지 (8) 의 온도는, 열 경화형 접착 필름 (2) 과 봉지 수지 필름 (6) 이, 통상, 160 ∼ 200 ℃ 로 가열되는 온도이다.
다음으로, 도 1d 에 나타내는 바와 같이, 고무 헤드 (7) 를 끌어올려 이형 필름 (4) 을 박리한다. 이로써, 회로 기판 (1) 에 대한 반도체 칩 (3) 의 고정과, 반도체 칩 (3) 의 봉지를 동시에 실시할 수 있다. 이로써, 회로 기판 (1) 에 접속된 반도체 칩 (3) 이 수지 봉지되어 이루어지는 반도체 장치를 취득할 수 있다. 또한, 도 1c 및 도 1d 에 있어서, 열 경화형 봉지 수지층 (5) 과 열 경화형 접착 필름 (2) 은, 이미 경화물로 되어 있는 것에 유의해야 한다.
실시예
이하, 본 발명을 실시예에 의해 구체적으로 설명한다. 또한, 이하의 실시예 또는 비교예에 있어서 사용한 평가용 회로 기판은, 표면에 니켈/금 도금이 실시된 두께 12 ㎛ 의 구리 배선이 형성된, 0.3 ㎜ × 38 ㎜ × 38 ㎜ 사이즈의 유리 에폭시 회로 기판이다. 또, 평가용 반도체 칩은, 금 스터드 범프 (160 핀) 가 형성된, 200 ㎛ × 6.3 ㎜ × 6.3 ㎜ 사이즈의 실리콘 칩이다.
참고예 1 <열 경화형 접착 필름 A 의 제조>
에폭시 수지 (jER828, 재팬 에폭시 레진 (주)) 50 질량부와, 잠재성 경화제 (HX3941HP, 아사히 화성 케미컬즈 (주)) 100 질량부와, 미립자 실리카 ((주) 타츠모리) 50 질량부의 혼합물을, 고형분이 50 질량% 가 되도록 톨루엔에 용해·분산시켜 이루어지는 열 경화형 접착 조성물을, 박리 처리된 50 ㎛ 두께의 폴리에틸렌테레프탈레이트 (PET) 필름 (토셀로 (주)) 에, 건조 두께로 45 ㎛ 가 되도록 도포하여 80 ℃ 에서 건조시킴으로써, 열 경화형 접착 필름 A 를 제조하였다. 탄성률 Bm 은 5 ㎬ 이었다. 또, 유리 전이 온도 미만 (20 ∼ 40 ℃ 영역) 에서의 선팽창 계수 Be1 은 30 ppm 이었다. 유리 전이 온도를 초과하는 온도 (160 ∼ 190 ℃ 영역) 에서의 선팽창 계수 Be2 는 110 ppm 이었다.
참고예 2 <열 경화형 접착 필름 B 의 제조>
미립자 실리카의 배합량을 50 질량부로부터 30 질량부로 변경한 것 이외에는, 참고예 1 과 동일하게 하여 열 경화형 접착 필름 B 를 제조하였다. 탄성률 Bm 은 3.5 ㎬ 이었다. 또, 유리 전이 온도 미만 (20 ∼ 40 ℃ 영역) 에서의 선팽창 계수 Be1 은 52 ppm 이었다. 유리 전이 온도를 초과하는 온도 (160 ∼ 190 ℃ 영역) 에서의 선팽창 계수 Be2 는 145 ppm 이었다.
참고예 3 <열 경화형 접착 필름 C 의 제조>
미립자 실리카의 배합량을 50 질량부로부터 0 질량부로 변경한 것 이외에는, 참고예 1 과 동일하게 하여 열 경화형 접착 필름 C 를 제조하였다. 탄성률 Bm 은 1.6 ㎬ 이었다. 또, 유리 전이 온도 미만 (20 ∼ 40 ℃ 영역) 에서의 선팽창 계수 Be1 은 66 ppm 이었다. 유리 전이 온도를 초과하는 온도 (160 ∼ 190 ℃ 영역) 에서의 선팽창 계수 Be2 는 187 ppm 이었다.
참고예 4 <열 경화형 접착 필름 D 의 제조>
미립자 실리카의 배합량을 50 질량부로부터 80 질량부로 변경한 것 이외에는, 참고예 1 과 동일하게 하여 열 경화형 접착 필름 D 를 제조하였다. 탄성률 Bm 은 8 ㎬ 이었다. 또, 유리 전이 온도 미만 (20 ∼ 40 ℃ 영역) 에서의 선팽창 계수 Be1 은 22 ppm 이었다. 유리 전이 온도를 초과하는 온도 (160 ∼ 190 ℃ 영역) 에서의 선팽창 계수 Be2 는 69 ppm 이었다.
참고예 5 <열 경화형 봉지 수지 필름 (1) 의 제조>
에폭시 수지 (jER828, 재팬 에폭시 레진 (주)) 50 질량부와, 잠재성 경화제 (HX3941HP, 아사히 화성 케미컬즈 (주)) 100 질량부와, 미립자 실리카 ((주) 타츠모리) 50 질량부의 혼합물을, 고형분이 50 질량% 가 되도록 톨루엔에 용해·분산시켜 이루어지는 열 경화형 접착 조성물을, 박리 처리된 50 ㎛ 두께의 PET 필름 (토셀로 (주)) 에, 건조 두께로 50 ㎛ 가 되도록 도포하여 80 ℃ 에서 건조시킴으로써, 열 경화형 봉지 수지 필름 (1) 을 제조하였다. 탄성률 Am 은 5 ㎬ 이었다. 또, 유리 전이 온도 미만 (20 ∼ 40 ℃ 영역) 에서의 선팽창 계수 Ae1 은 30 ppm 이었다. 유리 전이 온도를 초과하는 온도 (160 ∼ 190 ℃ 영역) 에서의 선팽창 계수 Ae2 는 110 ppm 이었다.
참고예 6 <열 경화형 봉지 수지 필름 (2) 의 제조>
열 경화형 접착 조성물을 건조 두께로 100 ㎛ 가 되도록 도포하는 것 이외에는, 참고예 5 와 동일하게 하여 열 경화형 봉지 수지 필름 (2) 을 제조하였다. 탄성률 Am, 선팽창 계수 Ae1, 선팽창 계수 Ae2 는, 참고예 5 의 열 경화형 봉지 수지 필름 (1) 과 동일하였다.
참고예 7 <열 경화형 봉지 수지 필름 (3) 의 제조>
열 경화형 접착 조성물을 건조 두께로 200 ㎛ 가 되도록 도포하는 것 이외에는, 참고예 5 와 동일하게 하여 열 경화형 봉지 수지 필름 (3) 을 제조하였다. 탄성률 Am, 선팽창 계수 Ae1, 선팽창 계수 Ae2 는, 참고예 5 의 열 경화형 봉지 수지 필름 (1) 과 동일하였다.
참고예 8 <열 경화형 봉지 수지 필름 (4) 의 제조>
열 경화형 접착 조성물을 건조 두께로 300 ㎛ 가 되도록 도포하는 것 이외에는, 참고예 5 와 동일하게 하여 열 경화형 봉지 수지 필름 (4) 을 제조하였다. 탄성률 Am, 선팽창 계수 Ae1, 선팽창 계수 Ae2 는, 참고예 5 의 열 경화형 봉지 수지 필름 (1) 과 동일하였다.
참고예 9 <열 경화형 봉지 수지 필름 (5) 의 제조>
열 경화형 접착 조성물을 건조 두께로 500 ㎛ 가 되도록 도포하는 것 이외에는, 참고예 5 와 동일하게 하여 열 경화형 봉지 수지 필름 (5) 을 제조하였다. 탄성률 Am, 선팽창 계수 Ae1, 선팽창 계수 Ae2 는, 참고예 5 의 열 경화형 봉지 수지 필름 (1) 과 동일하였다.
참고예 10 <열 경화형 봉지 수지 필름 (6) 의 제조>
미립자 실리카의 배합량을 50 질량부로부터 0 질량부로 변경한 것 이외에는, 참고예 7 과 동일하게 하여 열 경화형 봉지 수지 필름 (6) 을 제조하였다. 탄성률 Am 은 1.6 ㎬, 선팽창 계수 Ae1 은 66 ppm, 선팽창 계수 Ae2 는 187 ppm 이었다.
실시예 1
참고예 1 의 열 경화형 접착 필름 A 를, 평가용 회로 기판에 첩부하여 이형 필름을 벗겨내고, 그 위에 평가용 반도체 칩을 위치맞춤하여 임시 고정시키고, 다시 참고예 6 의 열 경화형 봉지 수지 필름 (2) 을 씌워 아래로부터 가열하면서, 실리콘 고무 헤드로 가압 프레스함으로써, 회로 기판에 대한 반도체 칩의 실장과 봉지를 동시에 실시하였다. 마지막에 표면의 이형 필름을 벗김으로써 실시예 1 의 반도체 장치를 얻었다. 또한, 프레스 조건은, 180 ℃, 20 초, 2.5 ㎫ 이었다.
실시예 2
참고예 6 의 열 경화형 봉지 수지 필름 (2) 대신에, 참고예 8 의 열 경화형 봉지 수지 필름 (4) 을 사용하는 것 이외에는, 실시예 1 과 동일하게 하여 실시예 2 의 반도체 장치를 얻었다.
실시예 3
참고예 1 의 열 경화형 접착 필름 A 대신에, 참고예 2 의 열 경화형 접착 필름 B 를 사용하고, 또한 참고예 6 의 열 경화형 봉지 수지 필름 (2) 대신에, 참고예 7 의 열 경화형 봉지 수지 필름 (3) 을 사용하는 것 이외에는, 실시예 1 과 동일하게 하여 실시예 3 의 반도체 장치를 얻었다.
실시예 4
참고예 1 의 열 경화형 접착 필름 A 대신에, 참고예 3 의 열 경화형 접착 필름 C 를 사용하는 것 이외에는, 실시예 3 과 동일하게 하여 실시예 4 의 반도체 장치를 얻었다.
실시예 5
참고예 1 의 열 경화형 접착 필름 A 대신에, 참고예 4 의 열 경화형 접착 필름 D 를 사용하고, 또한 참고예 6 의 열 경화형 봉지 수지 필름 (2) 대신에, 참고예 10 의 열 경화형 봉지 수지 필름 (6) 을 사용하는 것 이외에는, 실시예 1 과 동일하게 하여 실시예 5 의 반도체 장치를 얻었다.
비교예 1
참고예 1 의 열 경화형 접착 필름 A 를, 평가용 회로 기판에 첩부하여 이형 필름을 벗겨내고, 그대로 180 ℃, 20 초, 2.5 ㎫ 의 조건으로 가열, 가압을 실시함으로써 회로 기판에 반도체 칩을 실장 접합하였다. 그 후, 봉지용 액상 수지 (마츠시타 전공 (주)) 를 이용하여 반도체 칩을 폿팅 봉지하고, 가열 순환식 오븐 안에서 150 ℃ 에서 3 시간 가열함으로써, 비교예 1 의 반도체 장치를 얻었다.
비교예 2
참고예 6 의 열 경화형 봉지 수지 필름 (2) 대신에, 참고예 5 의 열 경화형 봉지 수지 필름 (1) 을 사용하는 것 이외에는, 실시예 1 과 동일하게 하여 비교예 2 의 반도체 장치를 얻었다.
비교예 3
참고예 6 의 열 경화형 봉지 수지 필름 (2) 대신에, 참고예 9 의 열 경화형 봉지 수지 필름 (5) 을 사용하는 것 이외에는, 실시예 1 과 동일하게 하여 비교예 3 의 반도체 장치를 얻었다.
(평가)
각 실시예 및 비교예에서 얻어진 반도체 장치에 대해, 회로 기판과 반도체 칩 사이의 도통 저항값 (mΩ) 을 4 단자법 (40 채널/샘플) 에 의해 흡습·리플로우 전 (초기) 과 후 (85 ℃ －85 % RH 중에 24 시간 방치 후, 265 ℃ (MAX) 의 핸더 리플로우에 원 패스) 에 측정하여, 전기적 접합을 확인하였다. 또, 절연 저항값 (Ω) 을 데이지 체인법에 의해 흡습·리플로우 전 (초기) 과 후 (85 ℃ －85 % RH 중에 24 시간 방치 후, 265 ℃ (MAX) 의 핸더 리플로우에 원 패스) 에 측정하여, 절연성을 확인하였다. 얻어진 결과를 표 1 에 나타낸다. 또, 흡습·리플로우 후의 외관을 육안으로 관찰하였다. 얻어진 결과를 표 1 에 나타낸다.
비교예1 비교예2 실시예1 실시예2 비교예3 실시예3 실시예4 실시예5
[봉지용 수지층 두께]/[반도체 칩 두께] - 0.25 0.5 1.5 2.5 1 1 1
Tg 미만 [접착 필름 선팽창 계수]/[봉지용 수지층] 2.31 1 1 1 1 1.73 2.2 0.33
Tg 초과 [접착 필름 선팽창 계수]/[봉지용 수지층] 2.34 1 1 1 1 1.32 1.7 0.37
[봉지용 수지층 탄성률]/[접착 필름 탄성률] 4 1 1 1 1 1.43 3.13 0.2
도통 저항(mΩ) 흡습·리플로우 전 19 19 20 20 open 19 20 20
흡습·리플로우 후 open 20 20 20 open 20 20 20
절연 저항(mΩ) 흡습·리플로우 전 1012 1012 1012 1012 1012 1012 1012 1012
흡습·리플로우 후 1012 1012 1012 1012 1012 1012 1012 1012
외관 ○ × ○ ○ ○ ○ ○ ○
표 1 로부터, 반도체 칩의 실장과 봉지를 동시에 실시하고, 또한 열 경화형 봉지 수지층 두께를 반도체 칩 두께의 0.3 ∼ 2 배의 범위내로 하면, 도통 저항, 절연 저항, 외관의 각 평가 항목에서 양호한 결과가 얻어짐을 알 수 있다. 그에 반해, 비교예 1 의 경우에는, 반도체 칩의 실장과 봉지를 동시에 실시하고 있지 않으므로, 흡습·리플로우 후의 전기적 도통을 취할 수 없게 되었다. 비교예 2 의 경우에는, 열 경화형 봉지 수지층 두께가 반도체 칩 두께의 0.3 미만이었기 때문에, 반도체 칩을 완전하게 봉지할 수 없었다. 비교예 3 의 경우에는, 열 경화형 봉지 수지층 두께가 반도체 칩 두께의 2 배를 초과하였기 때문에, 충분한 압압을 할 수 없어 전기적 도통을 취할 수 없었음을 알 수 있다.
산업상 이용가능성
본 발명의 반도체 장치의 제조 방법에 의하면, 회로 기판에 대한 반도체 칩의 실장과 반도체 칩의 봉지를, 소정 두께의 열 경화형 봉지 수지층을 갖는 봉지 수지 필름을 이용하여, 1 회의 열 압착 처리에 의해 동시에 실시하므로, 회로 기판과 반도체 칩 사이에 형성된 접속부가, 접속 후에 다시 가열 가압을 받지 않는다. 따라서, 공정의 단축과 제품 수율의 향상을 실현시킬 수 있다. 따라서, 본 발명은, 반도체 장치의 제조 방법으로서 유용하다.
1 회로 기판 2 열 경화형 접착 필름
3 반도체 칩 4 이형 필름
5 열 경화형 봉지 수지층 6 봉지 수지 필름
7 고무 헤드 8 가열 스테이지

Claims (5)

  1. 회로 기판 상의 반도체 칩이 수지 봉지되어 있는 반도체 장치의 제조 방법으로서,
    상기 회로 기판에 열 경화형 접착 필름을 개재하여 상기 반도체 칩을 임시 고정시키고,
    상기 임시 고정된 반도체 칩에 대해, 이형 필름과 그 위에 적층되고, 상기 반도체 칩 두께의 0.3 ∼ 2 배의 층두께인 열 경화형 봉지 수지층을 갖는 봉지 수지 필름을, 상기 열 경화형 봉지 수지층이 상기 반도체 칩측에 면하도록 배치하고,
    상기 이형 필름 측으로부터 고무 경도 5 ∼ 100 의 고무 헤드로 가압하면서 상기 회로 기판 측으로부터 가열함으로써, 상기 회로 기판에 상기 반도체 칩을 접착 고정시킴과 동시에 상기 반도체 칩을 수지 봉지하고,
    표면의 상기 이형 필름을 박리하는
    것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 봉지 수지 필름의 상기 열 경화형 봉지 수지층에 대해, 선팽창 계수를 Ae, 탄성률을 Am 으로 하고, 상기 열 경화형 접착 필름에 대해, 선팽창 계수를 Be, 탄성률을 Bm 으로 했을 때에, 이하의 식 (1) ∼ (2) 를 만족시키는, 반도체 장치의 제조 방법.
    0＜Be/Ae
    Figure pct00003
    2.25 (1)
    0＜Am/Bm
    Figure pct00004
    3.5 (2)
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 봉지 수지 필름의 상기 열 경화형 봉지 수지층 및 상기 접착 필름이, 에폭시 수지 또는 아크릴 수지로 구성되어 있는, 반도체 장치의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 고무 헤드가, 실리콘 수지로 구성되어 있는, 반도체 장치의 제조 방법.
  5. 제 1 항에 기재된 반도체 장치의 제조 방법에 의해 제조된, 반도체 장치.
KR1020107014645A 2008-04-04 2008-10-30 반도체 장치 및 그 제조 방법 KR101261104B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-097795 2008-04-04
JP2008097795 2008-04-04

Publications (2)

Publication Number Publication Date
KR20100114019A true KR20100114019A (ko) 2010-10-22
KR101261104B1 KR101261104B1 (ko) 2013-05-06

Family

ID=41135019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107014645A KR101261104B1 (ko) 2008-04-04 2008-10-30 반도체 장치 및 그 제조 방법

Country Status (8)

Country Link
US (1) US8409932B2 (ko)
EP (1) EP2261963A4 (ko)
JP (1) JP5146678B2 (ko)
KR (1) KR101261104B1 (ko)
CN (1) CN101983419B (ko)
HK (1) HK1154990A1 (ko)
TW (1) TW200945457A (ko)
WO (1) WO2009122607A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102150261A (zh) * 2008-09-11 2011-08-10 住友电木株式会社 半导体装置及用于半导体装置的树脂组合物
JP2012054270A (ja) * 2010-08-31 2012-03-15 Toyoda Gosei Co Ltd 発光装置の製造方法
US8148210B1 (en) * 2010-09-13 2012-04-03 Infineon Technologies Ag Method for fabricating a semiconductor chip panel
CN102254837A (zh) * 2011-04-29 2011-11-23 永道无线射频标签(扬州)有限公司 电子标签倒贴片封装生产线封装工艺
JP6051630B2 (ja) 2011-07-13 2016-12-27 味の素株式会社 半導体パッケージ
JP6103377B2 (ja) * 2013-06-19 2017-03-29 シャープ株式会社 表示装置及びその製造方法
JP6897620B2 (ja) * 2018-03-30 2021-06-30 株式会社オートネットワーク技術研究所 ワイヤハーネス

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6245138A (ja) * 1985-08-23 1987-02-27 Sony Corp 電子部品装置の製法
JPS6285436A (ja) * 1985-10-09 1987-04-18 Sharp Corp 半導体チツプの基板取付方法
JP3235520B2 (ja) * 1997-07-10 2001-12-04 松下電器産業株式会社 半導体装置の製造方法
JP3158399B2 (ja) * 1998-04-23 2001-04-23 日本電気株式会社 樹脂塗布方法
JP3611463B2 (ja) * 1998-10-27 2005-01-19 松下電器産業株式会社 電子部品の製造方法
JP2002083832A (ja) * 2000-09-08 2002-03-22 Toppan Forms Co Ltd Ｉｃチップの固定方法
JP2003264205A (ja) * 2002-03-08 2003-09-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4607429B2 (ja) * 2003-03-25 2011-01-05 東レ・ダウコーニング株式会社 半導体装置の製造方法および半導体装置
JP4383768B2 (ja) * 2003-04-23 2009-12-16 スリーエム イノベイティブ プロパティズ カンパニー 封止用フィルム接着剤、封止用フィルム積層体及び封止方法
JP3912324B2 (ja) * 2003-05-15 2007-05-09 エプソントヨコム株式会社 弾性表面波デバイスの製造方法
JP3835556B2 (ja) * 2003-10-27 2006-10-18 セイコーエプソン株式会社 半導体装置の製造方法及び半導体装置の製造装置
JP4754185B2 (ja) 2004-05-27 2011-08-24 リンテック株式会社 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法
JP4502870B2 (ja) * 2005-04-20 2010-07-14 Ｎｅｃエンジニアリング株式会社 中空半導体パッケージの製造方法
JP4544044B2 (ja) 2005-06-08 2010-09-15 Ｔｄｋ株式会社 半導体装置
US7520052B2 (en) * 2005-06-27 2009-04-21 Texas Instruments Incorporated Method of manufacturing a semiconductor device
US20070243667A1 (en) * 2006-04-18 2007-10-18 Texas Instruments Incorporated POP Semiconductor Device Manufacturing Method
DE102007037248A1 (de) * 2006-09-15 2008-03-27 Samsung Electro - Mechanics Co., Ltd., Suwon Verfahren zur Herstellung eines eine Metallfilm-Leiterbahn bildenden Körpers

Also Published As

Publication number Publication date
CN101983419B (zh) 2012-08-08
CN101983419A (zh) 2011-03-02
EP2261963A1 (en) 2010-12-15
TWI373077B (ko) 2012-09-21
TW200945457A (en) 2009-11-01
EP2261963A4 (en) 2013-09-11
JP2009267344A (ja) 2009-11-12
US20100308476A1 (en) 2010-12-09
HK1154990A1 (en) 2012-05-04
US8409932B2 (en) 2013-04-02
KR101261104B1 (ko) 2013-05-06
JP5146678B2 (ja) 2013-02-20
WO2009122607A1 (ja) 2009-10-08

Similar Documents

Publication Publication Date Title
KR101261104B1 (ko) 반도체 장치 및 그 제조 방법
EP0907205B1 (en) Semiconductor package and method for manufacturing the same
CA1275235C (en) Method of fabricating multilayer structures with nonplanar surfaces
KR100404562B1 (ko) 열전도 기판 및 이를 이용한 반도체 모듈
CN100588038C (zh) 半导体装置及其制造方法
KR20030096437A (ko) 반도체 장치, 반도체칩 탑재용 기판, 이들의 제조법,접착제, 및 양면 접착 필름
KR20050044259A (ko) 반도체 장치 제조용 접착시트와, 반도체 장치 및 그제조방법
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
KR100913686B1 (ko) 이방성 전기 전도성 접착 필름, 이의 제조방법 및 이를 포함하는 반도체 장치
JPH10289969A (ja) 半導体装置およびそれに用いる封止用樹脂シート
JP3207286B2 (ja) 樹脂封止型半導体装置
JPH11168112A (ja) 半導体パッケージ及びその製造方法
JPH1117075A (ja) 半導体装置
JP2007201387A (ja) 半導体装置及びその製造方法
JP2004172597A (ja) 半導体装置およびその製造方法
JP3406073B2 (ja) 樹脂封止型半導体装置
JPH03105932A (ja) シート状接着剤並びに当該接着剤を用いた半導体装置
KR20000048963A (ko) 반도체 장치, 반도체칩 탑재용 기판, 이들의 제조법, 접착제, 및 양면 접착 필름
KR900007302B1 (ko) 반도체 장치
JP2001207031A (ja) 半導体封止用樹脂組成物及び半導体装置
JP4231229B2 (ja) 半導体パッケージ
US20100123258A1 (en) Low Temperature Board Level Assembly Using Anisotropically Conductive Materials
JPH04171970A (ja) 半導体装置
JP3251930B2 (ja) フレキシブル配線板
KR100755127B1 (ko) 다이 접착용 필름, 이를 이용한 반도체 칩 패키징 방법 및 반도체 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
AMND Amendment
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee