JP2007201387A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007201387A
JP2007201387A JP2006054970A JP2006054970A JP2007201387A JP 2007201387 A JP2007201387 A JP 2007201387A JP 2006054970 A JP2006054970 A JP 2006054970A JP 2006054970 A JP2006054970 A JP 2006054970A JP 2007201387 A JP2007201387 A JP 2007201387A
Authority
JP
Japan
Prior art keywords
resin sheet
thermosetting resin
electrode
semiconductor device
wiring circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006054970A
Other languages
English (en)
Other versions
JP5354841B2 (ja
Inventor
Koji Noro
弘司 野呂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2006054970A priority Critical patent/JP5354841B2/ja
Publication of JP2007201387A publication Critical patent/JP2007201387A/ja
Application granted granted Critical
Publication of JP5354841B2 publication Critical patent/JP5354841B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】断線、短絡等のない信頼性の高い半導体装置および効率的で産業廃棄物の削減を図ることが可能な半導体装置の製造方法を提供する。
【解決手段】一表面に電極が形成された半導体素子3又は電子部品4と、ビアホール6が形成された熱硬化性樹脂シート1と、ビアホール6を含む熱硬化性樹脂シート表面に形成された配線回路7/電極9とからなる半導体装置であって、半導体素子3又は電子部品4が他表面側から一体的に封止され、ビアホール6が半導体素子3又は電子部品4の電極に至るように、一体的に封止された半導体素子3又は電子部品4の電極形成面に熱硬化性樹脂シート1が積層され、樹脂シート1は、エポキシ樹脂、硬化促進剤及び無機充填材を含んで構成されており、配線回路7/電極9が、半導体素子又は電子部品の電極に接続されてなる半導体装置。
【選択図】図2

Description

本発明は、半導体装置及びその製造方法に関し、より詳細には、パッケージにおいて半導体素子又は電子部品が配線/多層配線されてなる半導体装置及びその製造方法に関する。
近年、電子部品の小型化、高密度化に伴い複数個の半導体素子(半導体チップ)又は電子部品を一つのパッケージ内に集約したいわゆるシステム・イン・パッケージが注目を集めている。このようなシステム・イン・パッケージとしては、複数の半導体素子又は電子部品等を水平方向に配置する方式(例えば、特許文献1)、高さ方向に積み重ねていくスタック方式(例えば、特許文献2)、平面上に所定の配列で配置するマルチチップモジュール(以下、MCMと称す)方式(例えば、特許文献3)など、種々の形態のものが提案されている。
例えば、特許文献3に記載されたMCMでは、一面に電極が形成された半導体素子を複数個、電極形成面を下にして、粘着テープ上に所定の配列で配置し、電極形成面と反対面側からこれら複数の半導体素子を一括して樹脂封止した後、粘着テープを取り外して電極面を露出させ、得られた複数の半導体素子の電極面側に層間絶縁膜を形成し、この層間絶縁膜に、電極に至るビアホールを形成し、回路配線を行う方法が開示されている。
特開2004−281722号 特開2004−31563号 特開2003−124431号
しかし、上述した方法では、複数の半導体素子を樹脂封止した後に、粘着テープを除去することが必要であり、除去された粘着テープによる、いわゆる産業廃棄物が増大する。また、粘着テープを除去するとともに、回路配線を形成するために層間絶縁膜を形成することが必要となり、その製造工程を煩雑にするという課題がある。
本発明は上記課題に鑑みなされたものであり、断線、短絡等のない信頼性の高い半導体装置の効率的な製造及び産業廃棄物の削減を図ることができる半導体装置及びその製造方法を提供することを目的とする。
本発明の半導体装置は、一表面に電極が形成された半導体素子又は電子部品と、ビアホールが形成された熱硬化性樹脂シートと、ビアホールを含む熱硬化性樹脂シート表面に形成された配線回路/電極とからなる半導体装置であって、
半導体素子又は電子部品が他表面側から一体的に封止され、ビアホールが半導体素子又は電子部品の電極に至るように、一体的に封止された半導体素子又は電子部品の電極形成面に熱硬化性樹脂シートが積層され、前記熱硬化性樹脂シートは、エポキシ樹脂、硬化促進剤及び無機充填材を含んで構成されており、配線回路/電極が、半導体素子又は電子部品の電極に接続されてなることを特徴とする。
この半導体装置においては、前記熱硬化性樹脂シートは、さらに熱可塑性樹脂成分を含んでいてもよいし、表面に10nm以上の凹凸を有していてもよい。
また、前記熱硬化性樹脂シート上に、第2のビアホールが配線回路/電極に至るように形成された第2の熱硬化性樹脂シートが積層されており、第2のビアホールを含む第2の熱硬化性樹脂シートに、配線回路/電極に接続された第2の配線回路/電極が形成されていてもよい。
さらに、配線回路/電極が、幅方向の50%以上における領域で均一な組成のパターンとして形成されていてもよい。
また、無機充填材が、最大粒子径100nm以上のシリカであることが好ましい。
さらに、本発明の半導体装置の製造方法は、
(a)エポキシ樹脂、硬化促進剤及び無機充填材を含んでなる熱硬化性樹脂シート上に、一表面に電極が形成された半導体素子又は電子部品における電極形成面を貼り合せ、
(b)これら半導体素子又は電子部品を他表面側から一体的に封止し、
(c)熱硬化性シートを硬化させ、
(d)熱硬化性樹脂シートに半導体素子又は電子部品の電極に至るビアホールを形成し、
(e)導電ペーストを用いてビアホールを含む熱硬化性樹脂シート表面に配線回路/電極を形成することを含むことを特徴とする。
この半導体装置の製造方法においては、(f)配線回路/電極が形成された熱硬化性樹脂シート上に、第2の熱硬化性樹脂シートを貼り合せ、
(g)第2の熱硬化性樹脂シートに配線回路/電極に至る第2のビアホールを形成し、
(h)導電ペーストを用いて第2のビアホールを含む第2の熱硬化性樹脂シートに第2の配線回路/電極を形成する工程を1回以上含んでいてもよい。
また、工程(a)において用いる熱硬化性樹脂シートのエポキシ樹脂が1分子中に2個以上のエポキシ基を含んでいることが好ましい。
さらに、工程(a)において用いる熱硬化性樹脂シートが、さらに熱可塑性樹脂成分を含んでいてもよいし、無機充填材として最大粒子径100nm以上のシリカを含んでいてもよいし、
表面に10nm以上の凹凸を有していてもよい。
また、工程(a)において用いる熱硬化性樹脂シートの少なくとも片面が離形性フィルムで保護されていることが好ましい。
さらに、工程(d)のビアホール形成までに熱硬化性樹脂シートを、50%以上の反応率で硬化させることが好ましい。
本発明の半導体装置の製造方法によれば、配線回路の断線、膨張による短絡などがない、信頼性の高い半導体装置を提供することができる。
また、本発明の半導体装置の製造方法によれば、特定の熱硬化性樹脂を用いることにより、従来のように、半導体素子等を封止した後に熱硬化性樹脂シートを除去する必要がなく、その熱硬化性樹脂シートをいわゆる層間絶縁膜として利用することができる。従って、産業廃棄物を削減することができる。
さらに、熱硬化性樹脂シートを一旦除去し、別の層間絶縁膜をさらに形成する必要がなく、熱硬化性樹脂シートの積層と層間絶縁膜の形成とを兼用することができるために、製造工程をより簡素化することが可能となる。
加えて、熱硬化性樹脂シートに特定の樹脂及び無機充填材等を用いることにより、導電ペーストを用いて配線回路等を形成した場合に、導電ペーストによる配線回路パターンの良好な印字を実現することができ、配線回路の断線、膨張による短絡などを防止して、信頼性の高い半導体装置を簡便に製造することが可能となる。
本発明の半導体装置は、主として、半導体素子又は電子部品と、熱硬化性樹脂シートと、配線回路/電極とから構成される。
半導体素子又は電子部品(以下、「半導体素子等」ということがある)は、いわゆるシステム・イン・パッケージを構成するものであり、通常、2個以上が用いられるが、1個でもよい。この半導体素子等は、同じ種類のものを組み合わせてもよいし、異なる種類のものを組み合わせてもよい。具体的には、半導体チップ、抵抗、コンデンサ、ダイオード等が挙げられる。
この半導体素子等は、一表面に電極が形成されたものであれば、どのような形態であってもよい。例えば、シリコン等のウェハから切り出したチップ状のものであってもよいし、半導体チップが、インターポーザー又は基板を介して、突起電極(ハンダボール、半田バンプ、導電性ボールなどともいう)と接続された形態の半導体装置、通常は、樹脂封止されてパッケージを構成しているような、いわゆる一次実装、二次実装等、樹脂封止されたものや基板に搭載されたものであってもよい。
半導体素子等は、1個又は複数個が、他表面側、つまり電極形成面の反対側から一体的に封止されている。ここでの一体的に封止とは、1つの半導体素子等を一塊として、あるいは複数の半導体素子等の全てを一塊として封止するのみならず、複数の半導体素子等をいくつかの群に分けて、その群ごとに封止するものをも含む。
熱硬化性樹脂シートは、樹脂組成物によって形成されている。樹脂組成物は、熱硬化性であれば特に限定されるものではなく、当該分野で公知の種々のものを用いることができる。特に、樹脂組成物としては、エポキシ樹脂、硬化促進剤及び無機充填材を含んで構成されているものが適している。
エポキシ樹脂は、特に限定されるものではないが、なかでも、1分子中に2個以上エポキシ基を有するものが好ましい。反応性が良好であり、本発明において適当な硬化性、流動性、反応性等を得ることができるからである。具体的には、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂;脂環式エポキシ樹脂;トリグリシジルイソシアヌレート、ヒダントインエポキシ樹脂等の含窒素環エポキシ樹脂;水添加ビスフェノールA型エポキシ樹脂;脂肪族系エポキシ樹脂;グリシジルエーテル型エポキシ樹脂;ビスフェノールS型エポキシ樹脂;低給水率硬化体タイプの主流であるビフェニル型エポキシ樹脂;ジシクロ環型エポキシ樹脂;ナフタレン型エポキシ樹脂等が挙げられる。これらは単独で使用してもよく、2種以上を併用してもよい。
これらのエポキシ樹脂は、常温で固形でも液状でもよいが、硬化体の脆さを防止し、または適当なガラス転移温度(Tg)を維持することを考慮して、一般にエポキシ当量が90〜1000程度のものが好ましい。
硬化促進剤としては、従来からエポキシ樹脂の硬化剤又は硬化促進剤として知られている種々のものが使用可能である。例えば、エポキシ基と架橋反応するもの、具体的には、耐湿信頼性の観点からフェノール樹脂が一般的に用いられる。また、例えば、アミン系、イミダゾール系、リン系、ホウ素系、リン−ホウ素系等の硬化促進剤を用いてもよいし、これらをマイクロカプセルに封入したものからなる硬化促進剤;ジシアンジアミド、アミンアダクト、ヒドラジド等の潜在性硬化触媒等がより好適に用いられる。なお、所定の目的を損なわない範囲であれば、各種酸無水物系硬化剤、芳香族アミン類、ベンゾオキサジン環化合物等を用いてもよい。これらは、単独で使用してもよく、2種以上を併用してもよい。
フェノール樹脂としては、例えば、クレゾールノボラック樹脂、フェノールノボラック樹脂、ジシクロペンタジエン環型フェノール樹脂、フェノールアラルキル樹脂、ナフトール等が挙げられる。
フェノール樹脂は、硬化性(硬化速度)、耐熱性(ガラス転移温度等)、耐湿信頼性の観点から、エポキシ樹脂中のエポキシ基1当量に対して、フェノール樹脂における反応性水酸基が0.5〜1.5当量、さらに0.7〜1.2当量となるような割合で用いることが好ましい。上述したフェノール樹脂以外の硬化剤を用いる又は併用する場合においても、その配合割合は、フェノール樹脂を用いた場合の配合割合(当量比)に準じて決定することができる。
無機充填材としては、特に限定されるものではなく、熱硬化性樹脂シートの硬化温度において溶融しないものが好ましい。例えば、破砕シリカ、球状シリカ、金属粉、金属酸化物、金属水酸化物、ハイドロタルサイト等が挙げられる。なかでも、絶縁性、流動性、イオン性不純物の観点からシリカが好ましい。シリカは、特に、球状のものが好ましい。無機充填材は単独で使用してもよく、2種以上を併用してもよい。無機充填材の大きさは、特に限定されず、半導体素子又は電子部品の大きさ、後述する配線回路/電極のサイズ、用いる樹脂の種類等によって適宜調整することができる。具体的には、最大粒子径が100nm以上のものが挙げられる。また、1000μm以下、さらに100μm以下のものがより好ましい。別の観点から、平均粒子径は、50nm〜100μm程度が適当である。このように、最大粒子径及び/又は平均粒子径が、所定の範囲のものを用いることにより、得られる熱硬化性樹脂シートの表面に、適切な凹凸を与えることができ、この凹凸によって、導電ペースとのシート上への印字性をより向上させることができる。無機充填材の熱硬化性樹脂シートに対する含有量は、熱硬化性樹脂シートの流動性、樹脂シート硬化後の表面凹凸性、配線/電極間の絶縁性を考慮すると、90〜5wt%が好ましく、80〜10wt%がより好ましい。例えば、樹脂シート硬化後の表面凹凸は、10nm以上となるように、無機充填材の大きさ、形状、量等が調整されていることが好ましく、特に、100μm以下、さらに10μm以下がより好ましい。このような表面凹凸を有することにより、印字性に対してより有利となる。
熱硬化性樹脂シートを形成する樹脂組成物には、必要に応じて熱可塑性樹脂を配合してもよい。このような熱可塑性樹脂としては、例えば、アクリル酸アルキルエステル共重合物、グリシジル変性アクリル酸アルキルエステル共重合物、カルボキシ変性アクリル酸アルキルエステル共重合物、シリコーン変性アクリル酸アルキルエステル共重合物等の各種アクリル酸アルキルエステル共重合物の変性物、アクリロニトリル−ブタジエン共重合物、カルボキシ変性アクリロニトリル−ブタジエン共重合物、水添アクリロニトリル−ブタジエン共重合物、スチレン−ブタジエンースチレン共重合物、エポキシ変性スチレン−ブタジエンースチレン共重合物、ポリイミド、ポリアミドイミドなどが挙げられる。これらは単独で用いてもよく、2種以上を併用してもよい。熱可塑性樹脂の配合割合は、熱硬化性樹脂組成物のシート化が可能であれば特に限定されることなく、例えば、有機樹脂成分の全量に対し、80〜3wt%、さらに70〜5wt%が挙げられる。
樹脂組成物には、必要に応じて、シランカップリング剤、チタンカップリング剤、表面調整剤、酸化防止剤、粘着付与剤、シリコーンオイルおよびシリコーンゴム、合成ゴム反応性希釈剤等の成分を配合してもよい。また、低応力化、耐湿信頼性テストにおける信頼性向上等を目的として、ハイドロタルサイト類、水酸化ビスマス等のイオントラップ剤を配合してもよい。
本発明で使用する熱硬化性樹脂シートは、例えば、以下のようにして製造することができる。
まず、例えば、エポキシ樹脂、硬化促進剤、無機充填材(例えば、複合無機酸化物粒子)、任意に熱可塑性樹脂等を所定量配合し、トルエン、メチルエチルケトン、酢酸エチル等の有機溶剤に混合溶解する。この混合溶液を、所定のシリコーンやフッ素等で離型処理されたポリエステル、ポリエレフィン等からなる基材シート上に塗布、スピンコート又はロールラミネーターを用いて転写する。
次に、この塗布した基材シートを80〜150℃程度で乾燥させ、トルエン等の溶剤を除去することにより、目的とする熱硬化性樹脂シートを得る。熱硬化性樹脂シートは、通常50〜300μm程度、さらに50〜150μm程度の膜厚であることが適当である。
このようにして得られた熱硬化性樹脂シート1は、図1(a)に示すように、剥離性シートである基材フィルム2の上に樹脂層が積層されて構成されていることが好ましい。これにより、使用時に意図しない面へのシートの付着を防止することができ、操作性が良好となる。
熱硬化性樹脂シートは、50%以上の反応率で硬化されていることが好ましく、60%以上、70%以上、さらに80%以上で硬化されていることがより好ましい。反応度は、熱硬化性樹脂シートを示唆走査熱量計(DSC)で測定した場合に、測定される発熱量から次式により算出される。
反応度(%)=(1−Qt/Q0)×100 (1)
(式中、Qtは硬化後の熱硬化性樹脂シートの発熱量、Q0は初期の熱硬化性樹脂シートの発熱量である。)
これにより、半導体素子又は電子部品の電極形成面側に強固に接着させることができ、その表面に形成される配線回路/電極を適当な位置に、断線、短絡を生じさせることなく維持することができる。
なお、熱硬化性樹脂シートは、硬化後にクラックなどの欠陥を防止する等の観点から、後述する封止に用いる樹脂と著しく乖離しない物性(線膨張係数、弾性率、ガラス転移温度、熱伝導度等)を有することが好ましい。また、後述するビアホールの形成を容易にする観点から、透明又は有色透明であることが好ましい。
熱硬化性樹脂シートには、ビアホールが形成されている。ビアホールは、半導体素子又は電子部品における電極が露出するように形成されており、後述する配線回路/電極材料によって良好に電極と電気的な接続を行える形状及び大きさであることが好ましい。例えば、ビアホールの垂直断面形状は、配線形成性及び電気接続信頼性の観点から、半導体素子等の電極側に向けて、徐々に幅が狭くなっているすり鉢状のような形状であることが好ましい。また、ビアホールには、デスミア処理が施されていることが好ましい。
このような熱硬化性樹脂シートが半導体素子等の電極形成面へ貼り合せられている。この貼り合せは、ビアホールが、半導体素子又は電子部品の電極に至るように、一体的に封止された半導体素子又は電子部品の電極形成面に積層されて行われている。
熱硬化性樹脂シートは、その表面に、配線回路/電極が形成されており、この配線回路/電極が、半導体素子又は電子部品の電極に接続されている。ここで、配線回路/電極とは、厳密に両者を区別するものではなく、いずれかの機能を果たし得るものを含む。配線回路/電極は、導電性材料であればどのようなもので形成されていてもよく、適切な抵抗で電流を流し得る膜厚で形成されていることが好ましい。
配線回路/電極は、図3(b)に示すように、導電ペーストを用いてパターニングした際の線幅から、その導電ペースト成分の一部が周辺に滲み出し、拡散していないことが好ましい。言い換えると、幅方向に組成が不均一でなく、図3(a)に示すように、パターニングした際の線幅をほぼ維持し、幅方向(図3(a)中のA)に、その組成がほぼ均一であるものが好ましい。つまり、幅方向の50%以上、60%以上、70%以上、80%以上、さらに好ましくは90%以上における領域で均一な組成、均一な抵抗を示すパターンとして形成されていることが好ましい。この均一なパターンは、特に、配線回路/電極の全長の50%以上、60%以上、70%以上、80%以上、さらに好ましくは90%以上における長さで実現されていることがより好ましい。
このような構成により、断線、短絡等の生じない信頼性の高い半導体装置を得ることができる。
この半導体装置は、さらに、熱硬化性樹脂シート上に、第2のビアホールが配線回路/電極に至るように形成された第2の熱硬化性樹脂シートが積層されており、第2のビアホールを含む第2の熱硬化性樹脂シートに、配線回路/電極に接続された第2の配線回路/電極が形成されていてもよい。つまり、熱硬化性樹脂シート及びその表面の配線回路/電極が、2層又は3層以上の多層構造で積層されていてもよい。なお、2層目以降の熱硬化性樹脂シートは、上述した熱硬化性樹脂シートとは異なる材料から形成されたものであってもよいが、上述したもののなかから選択した材料で形成されているものが好ましく、1層目の熱硬化性樹脂シートと同じものであることがより好ましい。
本発明の半導体装置の製造方法では、まず、工程(a)において、熱硬化性樹脂シート上に、半導体素子及び/又は電子部品を固定する。固定は、図1(b)に示すように、熱硬化性樹脂シート1の上に、複数の半導体素子3及び/又は電子部品4の電極形成面を配列し、貼り合せることにより行う。固定は、汎用性および生産性の観点から、図1(c)に示すように、熱硬化性樹脂シート1を加熱すること、さらに、任意に加圧することにより行うことが好ましい。加熱は、半導体素子等が固定し得る程度、その後の封止作業が支障なく行える程度でよく、熱硬化性樹脂シートを構成する樹脂の軟化点以上かつ硬化反応開始温度以下で行うことが適当である。通常、40℃〜150℃程度の温度範囲から選択される。これにより、十分な密着性を得ることができる。ここでの加熱は、後述する封止樹脂の硬化と同時に、封止樹脂の硬化の後に行ってもよい。加圧は、ロール圧着又はプレス圧着により行うことができ、半導体素子等の強度および熱硬化性樹脂シートの流動性の観点から、例えば、0.1〜100kgf/cm2程度、さらに1〜80kgf/cm2程度が適当である。
続いて、工程(b)において、図1(c)に示すように、半導体素子3及び電子部品4を他表面側から一体的に封止する。ここでの封止は、当該分野で公知の材料(例えば、封止樹脂5)、公知の方法を用い、任意の条件等で行うことができる。
次に、図1(d)に示すように、基材フィルム2を剥がす。ただし、この工程は、半導体素子等を固定した後、封止する前等のいずれの工程で行ってもよい。
その後、工程(c)において、図2(e)に示すように、熱硬化性樹脂シート1を硬化させる。ここでの硬化は、耐熱性、硬化度、反応性等の観点から、樹脂組成物の反応度が50%程度以上となる条件を選択して行うことが好ましい。通常、120〜250℃程度、さらに130〜200℃程度で、10分間〜10時間程度、さらに30分間〜2時間程度、加熱して硬化させることが好ましい。なお、工程(c)は、必ずしもこの段階で行う必要はなく、上述したように、半導体素子等を熱硬化性樹脂シートに貼り合せた直後に行ってもよいし、封止した後に行ってもよいし、基材フィルムを剥がす前に行ってもよい。
次いで、工程(d)において、図2(f)に示すように、熱硬化性樹脂シート1に半導体素子3及び電子部品4の電極(図示せず)に至るビアホール6を形成する。ビアホールの形成は、当該分野で公知の方法、例えば、レーザー加工、ドリルでの穿孔、フォトリソグラフィ及びエッチング工程等が挙げられる。これにより、確実に電極を露出させることができる。
その後、工程(e)において、図2(g)に示すように、導電ペーストを用いてビアホールを含む熱硬化性樹脂シートの表面に、配線回路7を形成する。
導電ペーストとしては、特に限定されるものではなく、当該分野で公知のもののいずれを使用してもよい。例えば、導電性を有する金属又は金属酸化物粒子、これらと樹脂又は分散剤との混合等が挙げられる。金属又は金属酸化物粒子としては、金、銀、銅、アルミニウム、鉄、ニッケル、イリジウム、タングステン、これらの酸化物等が挙げられる。このような粒子の粒子径はサブミクロンオーダであることが好ましく、例えば、1〜500nm程度が挙げられる。これにより、配線が細くても、配線の中に電気接続信頼性を確保するのに十分な数の粒子等を含有させることができる。なお、導電ペーストを構成する樹脂又は分散剤としては、特に限定されるものではなく、例えば、フェノール樹脂、エポキシ樹脂、ポリイミド樹脂等又はアルコール、アルキルアミン、カルボン酸アミド、アミノカルボン酸等が挙げられる。また、任意に、主鎖の炭素数が6から20程度の非極性炭化水素、水、炭素数が15以下のアルコール系溶媒等を用いてもよい。
導電ペーストでの配線回路/電極形成は、例えば、スクリーン印刷法、インクジェット法、ディスペンサー、凹版及び凸版を利用したオフセッ印刷等によりパターンを描画し、所定の温度で焼成又は乾燥(例えば、250℃以下、1時間程度)するというような、当該分野で公知の方法を利用することができる。
本発明においては、その後、導電ペーストによって形成された配線回路7を絶縁、保護するために、ソルダーレジスト等を塗布してもよく、工程(f)として、必要に応じて、図2(h)に示すように、第2の熱硬化性樹脂シート8を再度貼り合せてもよい。ここでの第2の熱硬化性樹脂シート8は、上述したものに限らず、当該分野で公知のいずれを用いてもよい。特に、後述するように、さらにこの第2の熱硬化性樹脂シートに第2のビアホールを形成し、第2の配線回路/電極を形成する場合には、上述した熱硬化性樹脂シートを用いることが好ましい。
続いて、上述したのと同様に、工程(g)として、第2の熱硬化性樹脂シート8に配線回路7に至る第2のビアホールを形成し、工程(h)として、図2(i)に示すように、導電ペーストを用いて第2のビアホールを含む第2の熱硬化性樹脂シート8に第2の電極9を形成してもよい。これにより、配線回路の断線、短絡等のない良好な多層配線構造を得ることができる。
本発明では、これらの工程を複数回繰り返すことにより、3層又はそれ以上の多層配線構造を形成することができる。
以下、本発明の半導体装置及びその製造方法を詳細に説明する。
まず、下記に示すエポキシ樹脂、フェノール系硬化剤、硬化促進剤、熱可塑性樹脂、シランカップリング剤、無機充填材を準備した。
<エポキシ樹脂>
ビスフェノールA型エポキシ樹脂(エポキシ当量:185g/eq、粘度:14.5Pa・s/25℃)
<フェノール樹脂>
フェノールノボラック樹脂(水酸基当量:107g/eq、粘度:0.07Pa・s/150℃)
<硬化促進剤>
マイクロカプセル化トリフェニルホスフィン(シェル/触媒比:50/50wt%)
<熱可塑性樹脂>
アクリル酸アルキルエステル共重合体(ムーニー粘度 ML(1+4)、100℃:52.5)
<シランカップリング剤>
エポキシシラン(信越化学社製:商品名KBM−403)
<無機充填剤>
(a)球状シリカ(平均粒子径:0.5μm、最大粒系:5μm)
(b)球状シリカ(平均粒子径:7μm、最大粒系:30μm)
(実施例1〜5及び比較例1、2)
表1に示す各成分を、同表に示す割合で配合した組成物を、それぞれ、メチルエチルケトンに混合溶解し、この混合溶液を離型処理したPETフィルム上に塗布した。次に、得られた混合溶液を塗布したPETフィルムを120℃で5分間乾燥させ、メチルエチルケトンを除去することにより、PETフィルム上に目的とする厚み25μmの熱硬化性樹脂シートを作製した。
このようにして得られた熱硬化性樹脂シートを、それぞれ、シリコン基板上に貼り合せた(温度:室温、荷重:5kg/cm2、貼り合せ速度:10mm/秒)後、175℃で1時間加熱することにより、熱硬化性樹脂シートの硬化を行った。
その後、ディスペンサーを用いて250μmの線幅で導電ペースト(ハリマ化成社製)を印字し、240℃で1時間焼成することにより、導電ペーストによる回路形成を行った。
回路形成した熱硬化性樹脂シートについて以下の評価を行った。その結果を表1及び2に示す。
(1)熱硬化性樹脂シートの反応率得られた熱硬化性樹脂シートの熱硬化後の反応率を、熱硬化樹脂組成物の熱硬化前後に、示唆走査熱量計によって測定し、測定された発熱量から上述した式(1)従い算出した。
(2)印字性導電ペーストの印字性(にじみ)を実態顕微鏡により観察した。配線幅に対して2倍以上にじんだもの(図3(b)参照)を×、2倍以下のにじみ(図3(a)参照)であったものを×とした。なお、図3(a)及び(b)の表面形状を図4(a)及び(b)にそれぞれ示す。
Figure 2007201387
表1から、実施例1〜5は、熱硬化後に樹脂シート表面上に適当な凹凸を有しており(図4(a)参照)、にじみの発生が無く、導電ペーストを良好に印字することが可能であった。一方、比較例1では、加熱硬化後においても、樹脂成分の反応率が低かったため、導電ペーストのにじみが発生した。比較例2では、十分に樹脂キュアがなされているものの、熱硬化性樹脂シートが無機充填材としてシリカを含有していなかったため、表面に凹凸がなく、平滑であり(図4(b)参照)、導電ペーストのにじみが発生した。
従って、実施例は比較例と比較して、導電ペーストの優れた印字性を示すことが確認された。
また、実施例1で得られた、回路形成した熱硬化性樹脂シートの上に、この熱硬化性樹脂シートと同様の第2の熱硬化性樹脂シートを、実施例1等と同様に形成した。第2の熱硬化性樹脂シートに対して、回路に至るビアホールを形成し、このビアホールを含む第2の熱硬化性樹脂シートに、実施例1等と同様に回路形成した。その結果、実施例1等と同様に、ビアホールを含む熱硬化性樹脂シート上への導電ペーストの優れた印字性が確認された。
これにより、本発明の半導体装置の製造方法において、配線回路の断線、短絡などを生じない半導体装置を、単層又は積層構造においても、簡便に製造できることが確認された。
本発明は、いわゆるシステム・イン・パッケージの配線に好適に用いることができるのみならず、半導体素子、半導体装置、電子部品等の多層配線工程を含む全ての半導体プロセスに利用することができる。
本発明の半導体装置の製造方法を説明するための要部の概略断面工程図である。 図1に続く、本発明の半導体装置の製造方法を説明するための要部の概略断面工程図である。 本発明の半導体装置の製造方法における導電ペーストによる配線回路の印字性を説明するための要部の顕微鏡写真である。 図3(a)及び(b)に対応する熱硬化性樹脂シートの表面状態を示す顕微鏡写真である。
符号の説明
1 熱硬化性樹脂シート
2 基材フィルム
3 半導体素子
4 電子部品
5 封止樹脂
6 ビアホール
7 配線回路
8 第2の熱硬化性樹脂シート
9 電極

Claims (14)

  1. 一表面に電極が形成された半導体素子又は電子部品と、
    ビアホールが形成された熱硬化性樹脂シートと、
    ビアホールを含む熱硬化性樹脂シート表面に形成された配線回路/電極とからなる半導体装置であって、
    半導体素子又は電子部品が他表面側から一体的に封止され、
    ビアホールが半導体素子又は電子部品の電極に至るように、一体的に封止された半導体素子又は電子部品の電極形成面に熱硬化性樹脂シートが積層され、
    前記熱硬化性樹脂シートは、エポキシ樹脂、硬化促進剤及び無機充填材を含んで構成されており、
    配線回路/電極が、半導体素子又は電子部品の電極に接続されてなることを特徴とする半導体装置。
  2. 前記熱硬化性樹脂シートは、さらに熱可塑性樹脂成分を含む請求項1に記載の半導体装置。
  3. 前記熱硬化性樹脂シート上に、第2のビアホールが配線回路/電極に至るように形成された第2の熱硬化性樹脂シートが積層されており、第2のビアホールを含む第2の熱硬化性樹脂シートに、配線回路/電極に接続された第2の配線回路/電極が形成されてなる請求項1又は2に記載の半導体装置。
  4. 配線回路/電極が、幅方向の50%以上における領域で均一な組成のパターンとして形成されてなる請求項1〜3のいずれか1つに記載の半導体装置。
  5. 無機充填材が、最大粒子径100nm以上のシリカである請求項1〜4のいずれか1つに記載の半導体装置。
  6. 熱硬化性樹脂シートが、表面に10nm以上の凹凸を有する請求項1〜5のいずれか1つに記載の半導体装置。
  7. (a)エポキシ樹脂、硬化促進剤及び無機充填材を含んでなる熱硬化性樹脂シート上に、一表面に電極が形成された半導体素子又は電子部品における電極形成面を貼り合せ、
    (b)これら半導体素子又は電子部品を他表面側から一体的に封止し、
    (c)熱硬化性シートを硬化させ、
    (d)熱硬化性樹脂シートに半導体素子又は電子部品の電極に至るビアホールを形成し、
    (e)導電ペーストを用いてビアホールを含む熱硬化性樹脂シート表面に配線回路/電極を形成することを含む半導体装置の製造方法。
  8. (f)配線回路/電極が形成された熱硬化性樹脂シート上に、第2の熱硬化性樹脂シートを貼り合せ、
    (g)第2の熱硬化性樹脂シートに配線回路/電極に至る第2のビアホールを形成し、
    (h)導電ペーストを用いて第2のビアホールを含む第2の熱硬化性樹脂シートに第2の配線回路/電極を形成する工程を1回以上含む請求項7に記載の半導体装置の製造方法。
  9. 工程(a)において用いる熱硬化性樹脂シートのエポキシ樹脂が1分子中に2個以上のエポキシ基を含む請求項7又は8に記載の半導体装置の製造方法。
  10. 工程(a)において用いる熱硬化性樹脂シートが、さらに熱可塑性樹脂成分を含む請求項7〜9のいずれか1つに記載の半導体装置の製造方法。
  11. 工程(a)において用いる熱硬化性樹脂シートの少なくとも片面が離形性フィルムで保護されている請求項7〜10のいずれか1つに記載の半導体装置の製造方法。
  12. 工程(d)のビアホール形成までに熱硬化性樹脂シートを、50%以上の反応率で硬化させる請求項7〜11に記載の半導体装置の製造方法。
  13. 工程(a)において用いる熱硬化性樹脂シートが、無機充填材として、最大粒子径100nm以上のシリカを含む請求項7〜12のいずれか1つに記載の半導体装置。
  14. 工程(a)において用いる熱硬化性樹脂シートが、表面に10nm以上の凹凸を有する請求項7〜13のいずれか1つに記載の半導体装置。

JP2006054970A 2005-12-28 2006-03-01 半導体装置及びその製造方法 Expired - Fee Related JP5354841B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006054970A JP5354841B2 (ja) 2005-12-28 2006-03-01 半導体装置及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005378267 2005-12-28
JP2005378267 2005-12-28
JP2006054970A JP5354841B2 (ja) 2005-12-28 2006-03-01 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007201387A true JP2007201387A (ja) 2007-08-09
JP5354841B2 JP5354841B2 (ja) 2013-11-27

Family

ID=38455626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006054970A Expired - Fee Related JP5354841B2 (ja) 2005-12-28 2006-03-01 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5354841B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044587A (ja) * 2009-08-21 2011-03-03 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
JP2013507788A (ja) * 2009-11-06 2013-03-04 インテル コーポレイション マイクロエレクトロニクスパッケージ及びその製造方法
JP2014203925A (ja) * 2013-04-03 2014-10-27 富士通株式会社 電子装置の製造方法
JP2016089081A (ja) * 2014-11-07 2016-05-23 日東電工株式会社 半導体装置の製造方法及び半導体装置
CN110036472A (zh) * 2016-12-08 2019-07-19 日立化成株式会社 半导体装置的制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172137A (ja) * 1995-11-30 1997-06-30 Lockheed Martin Corp 応力減少成形基板の一部としてコンプライアント層を有する高密度相互接続回路モジュール
JP2000183220A (ja) * 1998-12-14 2000-06-30 Nec Corp 半導体装置の製造方法及び半導体装置
US6081989A (en) * 1998-04-30 2000-07-04 Lockheed Martin Corporation Fabrication of circuit modules with a transmission line
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
JP2002246501A (ja) * 2001-02-16 2002-08-30 Ibiden Co Ltd 半導体素子を内蔵する多層プリント配線板及びその製造方法
JP2003229512A (ja) * 2002-02-01 2003-08-15 Nec Toppan Circuit Solutions Toyama Inc 半導体チップ搭載用基板およびその製造方法と半導体装置およびその製造方法
JP2004047543A (ja) * 2002-07-09 2004-02-12 Fujitsu Ltd 半導体装置の製造方法
JP2004103665A (ja) * 2002-09-05 2004-04-02 Toshiba Corp 電子デバイスモジュール

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172137A (ja) * 1995-11-30 1997-06-30 Lockheed Martin Corp 応力減少成形基板の一部としてコンプライアント層を有する高密度相互接続回路モジュール
US6081989A (en) * 1998-04-30 2000-07-04 Lockheed Martin Corporation Fabrication of circuit modules with a transmission line
JP2000183220A (ja) * 1998-12-14 2000-06-30 Nec Corp 半導体装置の製造方法及び半導体装置
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
JP2002246501A (ja) * 2001-02-16 2002-08-30 Ibiden Co Ltd 半導体素子を内蔵する多層プリント配線板及びその製造方法
JP2003229512A (ja) * 2002-02-01 2003-08-15 Nec Toppan Circuit Solutions Toyama Inc 半導体チップ搭載用基板およびその製造方法と半導体装置およびその製造方法
JP2004047543A (ja) * 2002-07-09 2004-02-12 Fujitsu Ltd 半導体装置の製造方法
JP2004103665A (ja) * 2002-09-05 2004-04-02 Toshiba Corp 電子デバイスモジュール

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044587A (ja) * 2009-08-21 2011-03-03 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
JP2013507788A (ja) * 2009-11-06 2013-03-04 インテル コーポレイション マイクロエレクトロニクスパッケージ及びその製造方法
JP2014203925A (ja) * 2013-04-03 2014-10-27 富士通株式会社 電子装置の製造方法
JP2016089081A (ja) * 2014-11-07 2016-05-23 日東電工株式会社 半導体装置の製造方法及び半導体装置
CN110036472A (zh) * 2016-12-08 2019-07-19 日立化成株式会社 半导体装置的制造方法
KR20190090838A (ko) * 2016-12-08 2019-08-02 히타치가세이가부시끼가이샤 반도체 장치의 제조 방법
JPWO2018105662A1 (ja) * 2016-12-08 2019-10-24 日立化成株式会社 半導体装置の製造方法
JP7135864B2 (ja) 2016-12-08 2022-09-13 昭和電工マテリアルズ株式会社 半導体装置の製造方法
KR102479357B1 (ko) * 2016-12-08 2022-12-19 쇼와덴코머티리얼즈가부시끼가이샤 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
JP5354841B2 (ja) 2013-11-27

Similar Documents

Publication Publication Date Title
JP5042297B2 (ja) 半導体装置の製造方法
JP5581576B2 (ja) フラックス活性剤、接着剤樹脂組成物、接着ペースト、接着フィルム、半導体装置の製造方法、及び半導体装置
TWI332521B (en) Adhesive films for semiconductor
JP6171280B2 (ja) 半導体装置の製造方法
TW200417576A (en) Curing resin composition, adhesive epoxy resin paste, adhesive epoxy resin sheet, conductive connection paste, conductive connection sheet, and electronic component joined body
JP2009194359A (ja) 回路接続用接着フィルム、これを用いた回路部材の接続構造及び回路部材の接続方法
JP2010116453A (ja) フィルム状接着剤、それを用いた半導体パッケージ及びその製造方法
TW201034094A (en) Method for manufacturing semiconductor package, method for encapsulating semiconductor, and solvent-borne semiconductor encapsulating epoxy resin composition
JP4994743B2 (ja) フィルム状接着剤及びそれを使用する半導体パッケージの製造方法
KR102012788B1 (ko) 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치
TW201500197A (zh) 熱硬化性密封樹脂片及電子零件封裝之製造方法
JP5309352B2 (ja) 電子部品内蔵モジュール用層間絶縁シート、電子部品内蔵モジュール及び電子部品内蔵モジュールの製造方法
JP3999840B2 (ja) 封止用樹脂シート
JP5354841B2 (ja) 半導体装置及びその製造方法
JPWO2019112048A1 (ja) 積層体及び電子装置
WO2011078114A1 (ja) エポキシ樹脂組成物及びそれを用いた接合体の製造方法、並びに接合体
JP6425062B2 (ja) 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ
KR20180008308A (ko) 반도체 장치의 제조 방법
JP5682554B2 (ja) 金属支持フレキシブル基板ならびにそれを用いたテープオートメーテッドボンディング用金属支持キャリアテープ、led実装用金属支持フレキシブル回路基板および回路形成用銅箔積層済み金属支持フレキシブル回路基板
JP2009091566A (ja) 接着剤組成物およびそれを用いた接着剤シート
JP2007107006A (ja) 接着フィルム
JP2012124244A (ja) 半導体素子の実装方法、及び実装体
JP2009167385A (ja) 封止充てん用樹脂組成物、並びに半導体装置及びその製造方法
JP2009246026A (ja) ペースト状接着剤及びこの接着剤を用いた電子部品内蔵基板の製造方法
JP6439960B2 (ja) 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130220

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130827

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees