JP2003229512A - 半導体チップ搭載用基板およびその製造方法と半導体装置およびその製造方法 - Google Patents

半導体チップ搭載用基板およびその製造方法と半導体装置およびその製造方法

Info

Publication number
JP2003229512A
JP2003229512A JP2002025528A JP2002025528A JP2003229512A JP 2003229512 A JP2003229512 A JP 2003229512A JP 2002025528 A JP2002025528 A JP 2002025528A JP 2002025528 A JP2002025528 A JP 2002025528A JP 2003229512 A JP2003229512 A JP 2003229512A
Authority
JP
Japan
Prior art keywords
insulating layer
semiconductor chip
electrode pad
template
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002025528A
Other languages
English (en)
Other versions
JP3666591B2 (ja
Inventor
Toshihide Ito
利秀 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Toppan Circuit Solutions Toyama Inc
Original Assignee
NEC Toppan Circuit Solutions Toyama Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Toppan Circuit Solutions Toyama Inc filed Critical NEC Toppan Circuit Solutions Toyama Inc
Priority to JP2002025528A priority Critical patent/JP3666591B2/ja
Priority to US10/349,975 priority patent/US20030155638A1/en
Publication of JP2003229512A publication Critical patent/JP2003229512A/ja
Priority to US11/029,676 priority patent/US7303978B2/en
Application granted granted Critical
Publication of JP3666591B2 publication Critical patent/JP3666591B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

(57)【要約】 【課題】 はんだボール搭載の生産性とはんだボールの
接合強度とが両立できる半導体チップ搭載用基板および
半導体装置を提供する。 【解決手段】 まず、型板となる銅板８に凹凸形状を形
成し、その凸状部分にＢＧＡパッド５を形成する。この
銅板８上に絶縁層３を形成し、その表面に銅板８の凹凸
形状を転写することにより、絶縁層３に凹部３ａを形成
するとともに、ＢＧＡパッド５を絶縁層３に配置する。
また、絶縁層３を貫通するヴィア１８と、回路および配
線を構成する導電層２を形成し、導電層２とＢＧＡパッ
ド５とをヴィア１８を介して接続させる。銅板８を除去
すると、ＢＧＡパッド５は絶縁層３の凹部３ａの内部に
位置し、その表面は、凹部３ａの底面よりも高く、かつ
絶縁層３の表面よりも低い位置に位置する。この導電層
２上に半導体チップ６を搭載し、ＢＧＡパッド５上には
んだボール７を接合する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップを搭
載する基板およびその製造方法と半導体装置およびその
製造方法に関し、具体的には、ＢＧＡ（Ball Grid Arra
y）タイプのパッケージの半導体装置と、それに用いら
れる多層配線基板と、これらの製造方法に関する。
【０００２】
【従来の技術】従来、半導体チップを搭載してＢＧＡタ
イプの半導体装置を構成するための基板としては、ガラ
スエポキシ多層配線板や、金属板からなる支持板上に導
体層と絶縁層を繰り返し積層した後支持板を除去して形
成されたビルドアップ多層配線基板などが用いられてい
る。
【０００３】ガラスエポキシ多層配線板は、耐熱性の低
い有機材料をベースとしているため、加熱時に反りや歪
みを生じ、配線基板製造における微細配線化の障害とな
ったり、部品実装後の長期的接続信頼性の劣化の原因と
なるという欠点を有している。この欠点を解消したビル
ドアップ多層配線基板は、平坦な金属板の片面にビルド
アップ法によって多層回路を形成することによって、熱
による反りや歪みの要因をなくして、微細配線化を製造
面で可能にするとともに、長期的接続信頼性を改善して
いる。
【０００４】金属板上にＢＧＡパッド（電極パッド）を
形成した後、ビルドアップ法により多層回路化し、その
後金属板を除去する方法は、特開２００１−３６２３８
号公報，特開２００１−４４５７８号公報，特開２００
１−４４５８３号公報，特開２００１−４４５８９号公
報に開示されている。これらの公報に記載されているＢ
ＧＡパッケージ（図１７参照）の製造方法によると、図
示しない金属板上にＢＧＡパッド３１を形成した後、そ
の上に導電層３２を形成し、さらにその上に絶縁層３３
を形成するとともに、絶縁層３３を貫通するヴィア３４
を形成している。図示しないが、このヴィア３４上にＬ
ＳＩ等の半導体チップを搭載し、金属板を除去する。導
電層３２は、ＢＧＡパッド３１の直上に位置しＢＧＡパ
ッド３１以上の面積を有する接続端子部３２ａと、接続
端子部３２ａから延びてヴィア３４に至る配線３２ｂと
を含む。
【０００５】
【発明が解決しようとする課題】図１７に示す構造で
は、導電層３２がＢＧＡパッド３１上に直接形成されて
いるので、ヴィア３４を介して半導体チップに接続する
ための配線３２ｂは、他のＢＧＡパッド３１と短絡しな
いようにその形成位置が制限される。すなわち、多数存
在する他のＢＧＡパッド３１上には配線が形成できず、
他のＢＧＡパッド３１の存在しないエリアのみに配線を
形成しなければならない。もちろん、他の接続端子部３
２ａと接触しないように形成しなければならない。その
ため、列状に配置された複数のＢＧＡパッド３１から半
導体チップまで個々に接続する配線３２ｂは、あまり高
密度化できないという欠点がある。具体的な配線３２ｂ
形成方法の一例として、ＢＧＡパッド３１の列数とそれ
に対応する配線３２ｂを、表１に示している。なお、Ｂ
ＧＡパッド３１は、直径２５０μｍ、ピッチ０．５ｍｍ
であり、ヴィア３４の直径は７５μｍである。
【０００６】
【表１】 表１に示すように、ＢＧＡパッド３１の列数が増加する
につれて配線３２ｂの幅および間隔が小さくなる。製造
上の問題で、配線３２ｂの幅および間隔が２０μｍ以下
になると形成不可能なので、この例では、ＢＧＡパッド
３１は５列以下に制限される。
【０００７】また、ＢＧＡパッケージの多層配線基板
は、はんだボール搭載の生産性と、はんだボールの接合
強度という２つの要件を両立しなければならない。この
２つの要件について以下に詳細に説明する。
【０００８】はんだボール搭載の生産性とは、ＢＧＡパ
ッド３１上にはんだボール３５（図１８参照）を載せる
工程の精度のことである。すなわち、この工程では、フ
ラックスまたははんだペーストを塗布したＢＧＡパッド
３１上に、はんだボール３５を配置して整列させた後、
リフロー加熱してはんだ接合させる。このリフロー加熱
時に、フラックスの量や活性のばらつきによって、はん
だボール３５が移動して、隣接するはんだボール３５同
士が合体したり、ＢＧＡパッド３１上からはんだボール
３５が脱落するというはんだ接合不良が発生するおそれ
がある。
【０００９】はんだボール３５の接合強度とは、ＢＧＡ
パッケージの半導体装置を他の基板に実装した後の、接
続の長期的な信頼性のことである。すなわち、半導体装
置と、それが実装される基板との間の熱膨張の差によ
り、ＢＧＡパッド３１とはんだボール３５との接続が不
確実になるおそれがある。特に、多ピンで外形サイズの
大きいＢＧＡパッケージの半導体装置ほどはんだ接合強
度が小さく、はんだ接合部にクラックが生じやすい。
【００１０】一般に、多層配線基板のＢＧＡパッド３１
周囲の構成は、図１８（ａ）〜（ｃ）に示すように、絶
縁層３３の表面に対するＢＧＡパッド３１の表面の位置
関係が異なる３つの例が考えられる。図１８（ａ）〜
（ｃ）に示す各例のそれぞれの特性について表２に示し
ている。
【００１１】
【表２】 図１８（ａ）に示すように、ＢＧＡパッド３１の表面が
絶縁層３３より凹んでいると、リフロー時にはんだボー
ル３５が脱落しないように保持されるので、はんだボー
ル３５搭載の生産性がよく歩留まりが向上する。ただ
し、ＢＧＡパッド３１の主面のみにおいてはんだ接合さ
れるので、ＢＧＡパッド３１とはんだボール３５との接
触面積、すなわち接合面積が小さく、はんだボール３５
の接合強度が小さく、クラックが生じ易い。これに対
し、図１８（ｃ）に示すように、ＢＧＡパッド３１の表
面が絶縁層３３より突出していると、ＢＧＡパッド３１
の主面のみならず側面においてもはんだ接合でき、ＢＧ
Ａパッド３１とはんだボール３５との接合面積が大きい
ので、はんだボール３５の接合強度が大きく、クラック
が生じ難い。しかし、リフロー時にはんだボール３５が
安定して保持できず移動しやすいので、はんだボール３
５搭載の生産性が悪い。図１８（ｂ）に示すように、Ｂ
ＧＡパッド３１の表面と絶縁層３３の表面が同一面に位
置していると、はんだボール３５搭載の生産性も悪く、
はんだボール３５の接合強度も小さい。このように、図
１８（ａ）〜（ｃ）に示す構成のいずれであっても、は
んだボール３５搭載の生産性とはんだボール３５の接合
強度の両立はできない。
【００１２】なお、多層配線基板の製造方法によれば、
ＢＧＡパッド３１は平坦な絶縁層３３上に形成されてい
る。そのため、絶縁層３３上にソルダーレジスト３６
（図１９参照）を形成して、ＢＧＡパッド３１の周囲の
面を任意の形状にする場合がある。
【００１３】その場合、図１９（ａ）に示す、ソルダー
レジスト３６の表面をＢＧＡパッド３１の表面より高く
した、いわゆるオーバーレジスト構造を採用すると、前
記した通り、ＢＧＡパッド３１の外周をソルダーレジス
ト３６で覆っているので、前記の通り、ＢＧＡボール３
５を移載してからリフローして固定するまではんだボー
ル３５がずれたりせず、ＢＧＡパッド３１と下地層の絶
縁層３３との密着性に優れはんだボール３５搭載の生産
性はよいが、はんだボール３５の接合強度が劣る。一
方、図１９（ｂ）に示す、ソルダーレジスト３６がＢＧ
Ａパッド３１の表面を覆わない、いわゆるノンオーバー
レジスト構造（ノーマルレジスト構造）では、前記の通
り、はんだがＢＧＡパッド３１の側面にまで回り込んで
接合されるので、はんだボール３５の接合強度に優れる
が、ＢＧＡパッド３１と下地層の絶縁層３３との密着性
が劣り、はんだボール３５搭載の生産性が悪い。
【００１４】そこで、特開２００１−２３０５１３号公
報には、ソルダーレジスト３６に楕円形の開口を形成す
ることにより、部分的にオーバーレジスト構造とノンオ
ーバーレジスト構造を組み合わせた構成が提案されてい
る。
【００１５】また、特開２００１−２３０３３９号公報
には、オーバーレジスト構造において、ＢＧＡパッド３
１に十字型の凹みを形成して、はんだ接合強度を向上さ
せる構成が提案されている。
【００１６】また、特開平１１−５４８９６号公報に
は、オーバーレジスト構造において、ソルダーレジスト
３６のＢＧＡパッド３１周囲のみを、レーザアブレーシ
ョンによりＢＧＡパッド３１の表面の高さまたはそれ以
下まで削ることによって、ＢＧＡパッドの下部はソルダ
ーレジスト３６に囲まれ、上部ははんだボール３５と接
合される構成が提案されている。
【００１７】これらの構成は、いずれも、絶縁層３３上
にソルダーレジスト３６を形成した構造を基本としてい
る。このように異なる材料を積層形成する場合には、応
力による歪の問題がある。つまり、両層３３，３６の界
面のコーナー部に応力が集中して発生し、例えば落下衝
撃によるクラック発生や、熱衝撃によるクラック発生な
どの破壊故障に至るおそれがある。また、仮に、ソルダ
ーレジスト３６とその下地層の絶縁層３３が同一材料で
あったとしても、有機材料の場合には熱履歴によって機
械物性値に違いがでるので、やはり両者の間に破損が生
じる可能性がある。従って、ソルダーレジスト３６と絶
縁層３３とに分離することなく、同一材料でかつ同一工
程で作り込まれることが望ましい。
【００１８】そこで本発明の目的は、はんだボール搭載
の生産性とはんだボールとＢＧＡパッドの接合強度とを
両立することができるとともに、容易に製造可能であ
り、破損のおそれが小さく、多数かつ高密度のＢＧＡパ
ッド配置が可能な半導体チップ搭載用基板および半導体
装置とそれらの製造方法を提供することにある。
【００１９】
【課題を解決するための手段】本発明の半導体チップ搭
載用基板は、絶縁層と、絶縁層の一方の面に設けられて
いる電極パッドと、絶縁層の他方の面に設けられている
導電層と、絶縁層を貫通して前記電極パッドと前記導電
層とを接続するヴィアとを有し、電極パッドは、絶縁層
に形成された凹部の内部に設けられており、電極パッド
の表面は、凹部の底面よりも高く、かつ絶縁層の表面よ
りも低い位置に位置していることを特徴とする。
【００２０】この構成によると、電極パッドにはんだボ
ールを搭載する際に、はんだボールが凹部内に安定して
保持されるので、はんだボール搭載の生産性が良好であ
るとともに、はんだボールは電極パッドの表面と側面の
一部を覆うようにはんだ接合されので、接合強度が大き
くなる。特に水平方向の応力に対する耐性が向上する。
また、電極パッド上に絶縁層を介して導電層が形成され
ているため、導電層の配線等の配置の自由度が高い。従
って、高密度配線が可能である。
【００２１】絶縁層の前記凹部は、型板の凹凸形状を転
写することにより形成されたものであることが好まし
い。この場合、型板は金属板であることが好ましい。
【００２２】電極パッドの一部が絶縁層内に埋め込まれ
ていると、電極パッドの安定性が高い。
【００２３】本発明の半導体装置は、前記した構成の半
導体チップ搭載用基板と、導電層に接続されている半導
体チップと、電極パッドに接合されているはんだボール
とを有するものである。そして、はんだボールは、絶縁
層の凹部内に配置されている。
【００２４】本発明の半導体チップ搭載用基板の製造方
法は、型板に凹凸形状を形成する工程と、型板の凹凸形
状形成面に電極パッドを形成する工程と、型板の凹凸形
状および電極パッド形成面を覆うように絶縁層を形成す
る工程と、絶縁層を貫通するヴィアを形成する工程と、
絶縁層の、型板と反対側の面に、ヴィアを介して電極パ
ッドと接続される導電層を形成する工程と、型板を除去
する工程とを有し、絶縁層の表面に型板の凹凸形状を転
写することにより、絶縁層に凹部を形成するとともに、
電極パッドを凹部の内部に配置し、電極パッドの表面
を、凹部の底面よりも高く、かつ絶縁層の表面よりも低
い位置に位置させることを特徴とする。
【００２５】この方法によると、型板を絶縁層の逆版と
して使用することにより、凹部を含む複雑な形状の絶縁
層を容易に形成できる。
【００２６】電極パッドの形成工程で電極パッドを型板
の凸状部分に形成しておき、絶縁層に型板の凹凸形状を
転写する際に電極パッドを絶縁層の凹部の内部に配置す
ることが好ましい。
【００２７】型板は金属板であることが好ましい。
【００２８】電極パッドを絶縁層の凹部の内部に配置す
る際に、電極パッドの一部が絶縁層内に埋め込まれるよ
うにすることが好ましい。
【００２９】本発明の半導体装置の製造方法は、前記し
た半導体チップ搭載用基板製造方法の各工程に加えて、
導電層上に半導体チップを搭載する工程と、型板を除去
した後に電極パッド上にはんだボールを接合する工程と
を有することを特徴とする。そして、はんだボールを絶
縁層の凹部内に配置することが好ましい。
【００３０】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１に本実施形態の半導体
装置１の断面図、図２にその半導体チップ搭載用基板４
の断面図を示している。
【００３１】図２に示すように、本発明の半導体チップ
搭載用基板４は、導電層（回路層）２と絶縁層（層間絶
縁層）３が積層された多層配線板に、複数のＢＧＡパッ
ド（電極パッド）５が形成された構成である。ＢＧＡパ
ッド５は絶縁層３の片面にのみ形成されており、導電層
２とＢＧＡパッド５とは、絶縁層３を貫通するヴィア１
８により接続されている。絶縁層３には、ＢＧＡパッド
５を収容する凹部（凹み形状）３ａが形成されており、
この凹部３ａの底面からＢＧＡパッド５が突出し、かつ
ＢＧＡパッド５の基部はこの絶縁層３中に埋め込まれて
いる。すなわち、図３に示すように、ＢＧＡパッド５側
を上側として表すと、ＢＧＡパッド５の上面の位置は、
絶縁層３の上面より低く、ＢＧＡパッド５周囲の凹部３
ａの底面より高い。ＢＧＡパッド５の外周と凹部３ａの
内周との間には隙間がある。そして、半導体チップ搭載
用基板４の、ＢＧＡパッド５形成面と反対側の面に半導
体チップ６が実装され、ＢＧＡパッド５にはんだボール
７が接合されることにより、他の基板に装着可能な半導
体装置１が完成する。なお、図１に示すように、半導体
チップ６のＢＧＡパッド５への接続はバンプ６ａを介し
て行われ、半導体チップ６はアンダーフィル樹脂２０お
よびモールド樹脂１９により封止されている。詳述しな
いが、導電層２は層内で様々な回路を構成するととも
に、接続用の配線を含んでいる。
【００３２】この半導体装置１を製造する際には、予め
逆版の凹凸形状に加工した金属板８を型板として用い
る。例えば、銅板８上に、絶縁層３の型を形成するため
のエッチングレジスト９（図７（ｂ）〜（ｄ）参照）を
フォトリソグラフィ法で形成して、銅板８をエッチング
した後、エッチングレジスト９を除去する。さらに、銅
板８に、ＢＧＡパッド５のパターンを形成するためのめ
っきレジスト１２（図９（ａ）〜（ｄ）参照）をフォト
リソグラフィ法で形成し、銅板８をエッチングする。こ
うして、所望の絶縁層３の逆版の凹凸形状を銅板８に形
成する。次に、金、ニッケル、銅の順で電解メッキして
ＢＧＡパッド５を銅板８に形成し、めっきレジスト１２
を剥離する。そしてこの銅板８上に、絶縁樹脂を真空ラ
ミネーターにより熱圧着して、または積層プレスにより
加熱加圧して、絶縁層３を形成して硬化させる。このと
き、銅板８を型として、絶縁層３に凹凸形状を転写形成
する。さらに、絶縁層３に、レーザー照射により層間接
続用のヴィアホール１７（図１０（ｂ）参照）を開口す
る。ヴィアホール１７内および絶縁層３の表面に銅メッ
キしてからエッチングして、ヴィア１８と導電層（回路
および配線）２を形成する。そして、導電層２に接続さ
れる半導体チップ６を実装してから、銅板８を化学エッ
チングで取り除いてＢＧＡパッド５を露出させ、はんだ
ボール７を搭載して、ＢＧＡパッケージを構成する。な
お、実際には、図４に模式的に示すように、絶縁層３お
よび導電層２が交互に繰り返し形成された多層配線板に
より半導体チップ搭載用基板４が構成される場合が多い
が、本明細書および図面においては、簡略化のため、絶
縁層３および導電層２は１層のみ表している。
【００３３】この半導体チップ搭載用基板４および半導
体装置１によると、図１〜３に示すように、絶縁層３の
凹部３ａの内部にＢＧＡパッド５が形成されており、Ｂ
ＧＡパッド５側を上側として表すと、ＢＧＡパッド５の
上面は、絶縁層３の凹部３ａの底面から上方に突出し、
かつ絶縁層３の上面よりも下方に位置している。そし
て、ＢＧＡパッド５の下部は、絶縁層３に埋め込まれた
状態にある。従って、この構成によれば、ＢＧＡパッド
５にはんだボール７を搭載する工程において、ＢＧＡパ
ッド５の周囲に位置する凹部３ａ内にはんだボール７を
安定して保持できる。従って、リフロー加熱時にはんだ
ボール７が移動することを防ぐことができ、はんだ接合
不良が少なく、はんだボール７搭載の生産性が向上す
る。
【００３４】さらに、この半導体チップ搭載用基板４お
よび半導体装置１によると、図３に示すように、ＢＧＡ
パッド５の上面が絶縁層３の凹部３ａの底面よりも上方
に位置しているため、はんだボール７を接合する際に、
ＢＧＡパッド５の上面のみならず側面の一部も覆うよう
にはんだ接合することができ、はんだボール７とＢＧＡ
パッド５の接合強度が大きく、良好な接続信頼性が得ら
れる。
【００３５】そして、前記した製造方法によると、予め
逆版の凹凸形状に加工した金属板８を型板として、この
金属板８上に絶縁層３を形成することにより、絶縁層３
の、ＢＧＡパッド５を形成する面に、金属板８の型を転
写して形成された凹凸形状を持たせることができる。こ
れにより、前記したようにはんだボール７搭載の生産性
とはんだボール７とＢＧＡパッド５の接合強度とを両立
した半導体チップ搭載用基板４を、ごく簡単に製造する
ことができる。
【００３６】図１７に示す従来例では、前記したよう
に、導電層３２がＢＧＡパッド３１上に直接形成されて
いるので、配線３２ｂの形成位置の制限が大きく、あま
り高密度配線ができなかった。そのため、例えば表１に
示す例で製造可能にするためには、ＢＧＡパッド３１が
５列以下の構成にしなければならなかった。
【００３７】これに対し本発明は、図５に示すように、
ＢＧＡパッド５上に絶縁層３を介して導電層２が形成さ
れており、絶縁層３と導電層２とはヴィア１８で接続さ
れている構成である。したがって、多数配置されたＢＧ
Ａパッド５から半導体チップ６まで引き出す導電層２の
配線は、小径のヴィア１８のみを除く広いエリアに形成
することができる。すなわち、図１７に示す従来例では
大径の導電端子部３２ａおよびＢＧＡパッド３１を除く
狭いエリアに多数の配線３２ｂを配置しなければならな
かったが、図５に示すように、本発明ではそれよりもは
るかに広いエリアに配線を配置できるので、配線収容性
に優れており、従来よりも多数かつ高密度のＢＧＡパッ
ド５の配置が可能になる。
【００３８】具体的な配線形成方法の一例として、ＢＧ
Ａパッド５の列数とそれに対応する配線を、表３に示し
ている。なお、条件は従来例（表１）とほぼ同じであ
り、ＢＧＡパッド５は、直径２５０μｍ、ピッチ０．５
ｍｍであり、ヴィアの直径は１５０μｍである。
【００３９】
【表３】 表３に示すように、ＢＧＡパッド５の列数が増加するに
つれて配線の幅および間隔が小さくなるが、本発明で
は、ＢＧＡパッド５が９列であっても、配線の幅および
間隔が２０μｍであり、通常の製造方法で形成可能であ
る。また、従来と同数のＢＧＡパッド列および配線を形
成する場合には、配線の幅および間隔を大きくとれるの
で、製造歩留が向上する。
【００４０】この半導体装置１の製造方法について、よ
り詳細かつ具体的な実施例を以下に述べる。
【００４１】［第１の実施例］図１，３に示す半導体装
置１の製造方法について、図６に示すフローチャートと
図７〜１０に示す工程図を参照して説明する。
【００４２】予め、絶縁層３の型板となる金属板８（図
７（ａ）参照）を用意する。例えば、米国ＣＤＡ規格Ｃ
１９２１０に相当する銅板である、神戸製鋼製ＫＦＣ
（商品名、板厚０．２５ｍｍ）を用意する。なお、金属
板８は、この材質および板厚に限定されるものではな
い。後工程で電気めっきを行うための陰極となるように
導電性が良好であり、かつ、エッチング液により化学的
に溶解可能であり、かつ、絶縁層３と導電層２を積み上
げるための支持板になり得るものであればよいので、銅
板以外でも、鉄板、ニッケル板、ステンレス板や、これ
らの合金板またはこれらのめっき板等が使用できる。そ
して、板厚は、製造すべき半導体装置のサイズに応じ
て、０．０５〜１．０ｍｍの範囲で選択できる。
【００４３】まず、バフロールにより銅板８の表面を研
磨する（ステップＳ１）。これは銅板８表面の汚れを除
去し清浄にすることと、感光性エッチングレジスト９，
１０の密着性を向上させてエッチング液の浸み込みを防
ぐためである。なお、バフロール研磨に変えて、ブラシ
研磨、ソフトエッチングなどの化学研磨を採用しても良
い。
【００４４】次に、図７（ｂ）に示すように、エッチン
グレジスト９，１０を銅板８の両面にラミネートする
（ステップＳ２）。ここでは、アルカリ現像型の感光性
エッチングレジストである、デュポンＭＲＣドライフィ
ルム製リストンＦＸ１２５（商品名、厚さ２５μｍ）
や、日立化成工業製フォテックＨ−Ｎ１５０（商品名、
厚さ５０μｍ）が用いられる。なお、このエッチングレ
ジスト９，１０の厚さは１５〜５０μｍが適当であり、
より薄い方が画像形成精度が向上し、より厚い方がキズ
や異物の影響を受け難く取り扱いが容易である。
【００４５】銅板８の一方の面のエッチングレジスト９
には、後で形成されるＢＧＡパッド５の位置に対応する
円形の開口部が配列されたパターンのマスクフィルム
（図示せず）を当接させ、他方の面のエッチングレジス
ト１０はマスクフィルムなしのまま、紫外線で露光す
る。続いて、炭酸ナトリウム水溶液による現像処理を行
って未露光部を溶出させ、エッチングレジスト９をパタ
ーニングする（ステップＳ３）。これによって、図７
（ｃ）に示すように、銅板８の片面には、後で形成され
るＢＧＡパッド５の位置に対応する位置のみがエッチン
グレジスト９にて覆われ、他方の面は全面がエッチング
レジスト１０で覆われている。エッチングレジスト９の
残存部の大きさは、ＢＧＡパッド５のピッチや径に依存
する。その好適な組み合わせの例は表４に示されてい
る。
【００４６】
【表４】 次に、塩化第二鉄と塩酸からなるエッチング液を揺動し
ながらスプレーして、図７（ｄ）に示すように、銅板８
の、エッチングレジスト９に覆われていない部分を、均
一な深さにエッチングする（ステップＳ４）。通常のエ
ッチング深さは１０〜３０μｍであるが、最終的にでき
あがる半導体装置１のＢＧＡパッド５のピッチや径に応
じて、エッチング時間を変えることにより、エッチング
深さを変更可能である。また、エッチング液として、塩
化第二銅と塩酸の混合水溶液や、過硫酸塩類の水溶液
や、硫酸と過酸化水素の混合水溶液や、銅アンモニウム
錯イオンのアルカリ性水溶液などを使用しても良い。
【００４７】次に、水酸化ナトリウム水溶液により、図
７（ｅ）に示すように感光性エッチングレジスト９，１
０を剥離して除去する（ステップＳ５）。
【００４８】続けて、塩化第二鉄と塩酸からなるエッチ
ング液を揺動しながらスプレーして、銅板８表面の全面
を０．１〜５μｍ程度再度エッチングする。これによっ
て、エッチングによりレジスト端部の銅板に発生したオ
ーバーハング部１１を取り除き、かつ銅板８表面の鋭角
な角部をなくす（ステップＳ６）。この点について詳述
すると、ステップＳ４におけるエッチング時に、図８
（ａ）に示すように、エッチングレジスト９に覆われて
いる部分も、エッチング液の回り込みにより多少除去さ
れるが、その際に、エッチングレジスト９と密着した部
分は除去されずに残存し、それがオーバーハング部１１
となる。ステップＳ５においてエッチングレジスト９を
剥離すると、図８（ｂ）に示すようにオーバーハング部
１１が鋭角な角部として残り、この銅板８を型板として
絶縁層３を形成すると、絶縁層３に鋭角な角部が転写形
成される。そこで、図８（ｃ）に示すように、ステップ
Ｓ６において再エッチングしてオーバーハング部１１を
取り除き、銅板８表面の鋭角な角部をなくすことによ
り、後工程で絶縁層３に鋭角な角部が転写形成されるこ
とを防ぐ。なお、図８（ｃ）に示すように、オーバーハ
ング部１１が除去された後の銅板８の表面の角部が、１
〜５μｍ程度の曲率半径で丸みを帯びるように加工する
ことが好ましい。
【００４９】次に、硫酸と過酸化水素とアルキルイミダ
ゾールからなる銅粗化液で、銅板８表面を１〜２μｍ程
度エッチングして、化学的に粗化する（ステップＳ
７）。これは、次工程で形成されるめっきレジスト用感
光性フィルム１２，１３の密着性を向上させ、めっきの
浸み込みを防止するために行う。
【００５０】次に、図９（ａ）に示すように、めっきレ
ジスト用感光性フィルム１２，１３を、銅板８の両面に
ラミネートする（ステップＳ８）。感光性フィルム１
２，１３としては、日立化成工業製フォテックＨ−Ｎ６
４０（商品名、厚さ４０μｍ）などが使用できる。銅板
８の一方の面の感光性フィルム１２には、後で形成され
るＢＧＡパッド５の位置に対応する円形のパターンを有
するマスクフィルム（図示せず）を当接させ、他方の面
の感光性フィルム１３はマスクフィルムなしのまま、紫
外線で露光する。続いて炭酸ナトリウム水溶液による現
像処理を行って、感光性フィルム１２の未露光部を溶出
させパターニングし、開口部１２ａを形成する（ステッ
プＳ９）。これによって、図９（ｂ）に示すように、銅
板８の片面には、後で形成されるＢＧＡパッド５の位置
に対応する開口部１２ａを有するめっきレジスト（感光
性フィルム）１２が形成され、他方の面は全面がめっき
レジスト１３で覆われている。開口部１２ａの大きさは
ＢＧＡパッド５のピッチや径に依存する。その好適な組
み合わせの例は表４に示されている。
【００５１】次に、塩化第二鉄と塩酸からなるエッチン
グ液を揺動しながらスプレーして、図９（ｃ）に示すよ
うに、銅板８の、めっきレジスト１２の開口部１２ａ内
に露出した部分を、均一な深さにエッチングする（ステ
ップＳ１０）。通常のエッチング深さは５〜１５μｍで
あるが、最終的にできあがる製品のＢＧＡパッド５のピ
ッチや径に応じて、エッチング時間を変えることによ
り、エッチング深さを変更可能である。
【００５２】次に、銅板８をカソードとして電気めっき
を行う。まず、脱脂を行い、金ストライクめっきを行っ
た後、純金めっき浴中で電解めっきを行って、１〜２μ
ｍの金めっき層１４を形成する。続いて、スルファミン
酸ニッケル浴で電気めっきして２〜５μｍのニッケルめ
っき層１５を形成する。最後に、硫酸銅めっき浴で電気
めっきして１０〜２５μｍの銅めっき層１６を積み上げ
ることにより、図９（ｄ）に示すようにＢＧＡパッド５
を形成する（ステップＳ１１）。
【００５３】続いて、水酸化ナトリウム水溶液により、
図９（ｅ）に示すように、めっきレジスト（感光性フィ
ルム）１２，１３を剥離して除去する（ステップＳ１
２）。
【００５４】次に、予め用意しておいた、エポキシ樹脂
を塗布して半硬化状態にした厚さ３５〜８０μｍの絶縁
樹脂層を有する銅箔付き樹脂シートを、銅板８に重ね、
真空油圧プレスを使用して積層プレスする。そして、公
知の銅エッチング法で銅箔を除去して、図１０（ａ）に
示すように、絶縁層３を形成する（ステップＳ１３）。
ここで、絶縁層３は、銅箔付き樹脂シートにより形成さ
れるものに限定されない。銅箔付き樹脂シートを用いる
代わりに、プリプレグと銅箔を重ねて積層プレスした後
に、銅箔をエッチングしても良い。あるいは、絶縁樹脂
シートを真空ラミネートした後、熱硬化して形成しても
良い。
【００５５】次に、炭酸ガスレーザあるいはＵＶ−ＹＡ
Ｇレーザを照射して、図１０（ｂ）に示すように、絶縁
層３に、ヴィアホール１７を開口する。レーザで開口し
たヴィアホール１７の底には、レーザで焼き付いたエポ
キシ樹脂スカムが付着するので、この後でデスミア処理
を行ってこれを除去する。そして、銅板８をカソードと
して電気銅めっきを行い、公知のセミアディティブ法で
パターン形成を行って、図１０（ｃ）に示すように、ヴ
ィアホール１７内を埋めるヴィア１８と、回路を構成す
る導電層２を形成する（ステップＳ１４）。または、銅
板８をカソードとして電気銅めっきを行った後、公知の
サブトラクティブ法でパターン形成を行っても良い。
【００５６】詳述しないが、前記したステップＳ１３と
ステップＳ１４を繰り返して、絶縁層３および導電層２
が交互に複数形成された多層配線板を形成してもよい。
【００５７】そして、図１０（ｄ）に示すように、導電
層２に接続される半導体チップ６を実装する（ステップ
Ｓ１５）。具体的には、半導体チップ６のバンプ６ａを
導電層２に接続させた状態で、アンダーフィル樹脂２０
およびモールド樹脂１９を注入し硬化させて、半導体チ
ップ６を封止している。
【００５８】その後、図１０（ｅ）に示すように、銅板
８を化学エッチングで取り除く（ステップＳ１６）。こ
れによって、ＢＧＡパッド５が露出する。最後に、他の
基板等と接続するためのはんだボール７を搭載する（ス
テップＳ１７）。こうして、図１に示すＢＧＡパッケー
ジタイプの半導体装置１が完成する。
【００５９】本実施例では、前記したように、金属板８
表面のオーバーハング部１１を取り除いて鋭角な角部を
なくしているため、この金属板８を型として形成される
絶縁層３に鋭角な角部が生じない。すると、応力が角部
に集中して破壊を誘発することがなく、絶縁層３が緩や
かな曲面になることで応力が分散し、応力緩和効果が得
られる。また、ソルダーレジストとその下層の絶縁層と
に区別することなく、同一材料でかつ同一工程で絶縁層
３を形成するため、応力に起因する歪により損傷するこ
とがなく、構成が簡単で製造コストが安い。さらに、フ
ォトリソグラフィ法を用いてめっきレジスト１２のパタ
ーニングを行うため、ＢＧＡパッド５形成用の開口部１
２ａを多数一括して容易に形成できる。
【００６０】［第２の実施例］次に、本発明の第２の実
施例である半導体装置の製造方法について、図１１に示
すフローチャートと、図７，８，１２，１３に示す工程
図を参照して説明する。ただし、第１の実施例と同じ工
程については説明を簡略化する。
【００６１】まず、第１の実施例と同様に、図７（ａ）
に示す銅板８の表面を研磨し（ステップＳ１）、図７
（ｂ）に示すように、エッチングレジスト９，１０を銅
板８の両面にラミネートし（ステップＳ２）、図７
（ｃ）に示すように、一方のエッチングレジスト９をパ
ターニングする（ステップＳ３）。次に、図７（ｄ）に
示すように、銅板８の、エッチングレジスト９に覆われ
ていない部分を、均一な深さにエッチングし（ステップ
Ｓ４）、図７（ｅ）に示すように、感光性エッチングレ
ジスト９，１０を除去する（ステップＳ５）。続いて、
図８に示すように、銅板８表面の全面を再度エッチング
して、オーバーハング部１１を除去する（ステップＳ
６）。そして、硫酸と過酸化水素とアルキルイミダゾー
ルからなる銅粗化液で、銅板８表面を１〜２μｍ程度エ
ッチングして、化学的に粗化する（ステップＳ７）。こ
れは、次工程で形成される第１絶縁層２１の密着性を向
上させるために行う。なお、化学的粗化の方法として
は、ブラックオキサイド処理やブラウンオキサイド処理
を行っても良い。
【００６２】次に、予め用意しておいた、エポキシ樹脂
を塗布して半硬化状態にした厚さ３５〜８０μｍの絶縁
樹脂層を有する銅箔付き樹脂シートを、銅板８に重ね、
真空油圧プレスを使用して積層プレスする。そして、公
知の銅エッチング法で銅箔を除去して、図１２（ａ）に
示すように、第１絶縁層２１を形成する（ステップＳ１
８）。ここで、第１絶縁層２１は、銅箔付き樹脂シート
により形成されるものに限定されない。銅箔付き樹脂シ
ートを用いる代わりに、プリプレグと銅箔を重ねて積層
プレスした後に、銅箔をエッチングしても良い。あるい
は、絶縁樹脂シートを真空ラミネートした後、熱硬化し
て形成しても良い。
【００６３】次に、炭酸ガスレーザあるいはＵＶ−ＹＡ
Ｇレーザを照射して、図１２（ｂ）に示すように、第１
絶縁層２１に、銅板８の表面に達する開口部２１ａを形
成する（ステップＳ１９）。レーザで開口した開口部２
１ａの底には、レーザで焼き付いたエポキシ樹脂スカム
が付着するので、デスミア処理を行ってこれを除去す
る。
【００６４】銅板８の、第１絶縁層２１を形成したのと
反対側の面には、粘着フィルム２２を全面に貼り付けて
マスキングする（ステップＳ２０）。これによって、図
１２（ｃ）に示すように、銅板８の片面には、後で形成
されるＢＧＡパッド５の位置に対応する開口部２１ａを
有する第１絶縁層２１が形成され、他方の面は全面が粘
着フィルム２２で覆われている。
【００６５】次に、塩化第二鉄と塩酸からなるエッチン
グ液を揺動しながらスプレーして、図１２（ｄ）に示す
ように、銅板８の、第１絶縁層２１の開口部２１ａ内に
露出した部分を、均一な深さにエッチングする（ステッ
プＳ２１）。エッチング深さは、最終的にできあがる製
品のＢＧＡパッド５のピッチや径に応じて、エッチング
時間を調整して設定される。
【００６６】第１の実施例と同様に、銅板８をカソード
として電気めっきを行い、図１２（ｅ）に示すように、
金めっき層１４、ニッケルめっき層１５、銅めっき層１
６からなるＢＧＡパッド５を形成する（ステップＳ２
２）。そして、図１２（ｆ）に示すように、粘着フィル
ム２２を剥離して除去する（ステップＳ２３）。
【００６７】次に、エポキシ樹脂を塗布して半硬化状態
にした厚さ３５〜８０μｍの絶縁樹脂層を有する銅箔付
き樹脂シートを、第１絶縁層２１に重ねて積層プレス
し、銅エッチング法で銅箔を除去して、図１３（ａ）に
示すように、第２絶縁層２３を形成する（ステップＳ２
４）。これにより、本実施例では、第１絶縁層２１と第
２絶縁層２３からなる２層構造の絶縁層（層間絶縁層）
２４が構成される。
【００６８】次に、図１３（ｂ）に示すように、第２絶
縁層２３に、ヴィアホール２３ａを開口し、デスミア処
理によりエポキシ樹脂スカムを除去する。そして、銅板
８をカソードとして電気銅めっきを行い、パターニング
して、図１３（ｃ）に示すように、ヴィアホール２３ａ
を埋めるヴィア１８と、回路を構成する導電層２を形成
する（ステップＳ１４）。
【００６９】その後、図１３（ｄ）に示すように、導電
層２に接続される半導体チップ６を実装し（ステップＳ
１５）、銅板８を化学エッチングで取り除き（ステップ
Ｓ１６）、図１３（ｅ）に示すように、はんだボール７
を搭載する（ステップＳ１７）。こうして、ＢＧＡパッ
ケージタイプの半導体装置が完成する。
【００７０】本実施例においても、第１絶縁層２１と第
２絶縁層２３からなる２層構造の絶縁層２４に凹部２４
ａが形成され、ＢＧＡパッド５側を上側として表すと、
ＢＧＡパッド５の上面は、絶縁層２４の凹部２４ａの底
面から上方に突出し、かつ絶縁層２４の上面よりも下方
に位置しており、はんだボール７搭載の生産性と、はん
だボール７とＢＧＡパッド５の接合強度とがともに向上
する。
【００７１】また、本実施例によると、第１の絶縁層２
１を除去することなくその上に第２の絶縁層２３を形成
するので、絶縁層２４全体の平滑性に優れている。
【００７２】［第３の実施例］次に、本発明の第３の実
施例である半導体装置の製造方法について、図１４に示
すフローチャートと、図７，８，１５，１６に示す工程
図を参照して説明する。ただし、第１，２の実施例と同
じ工程については説明を簡略化する。
【００７３】まず、第１，２の実施例と同様に、図７
（ａ）に示す銅板８の表面を研磨し（ステップＳ１）、
図７（ｂ）に示すように、エッチングレジスト９，１０
を銅板８の両面にラミネートし（ステップＳ２）、図７
（ｃ）に示すように、一方のエッチングレジスト９をパ
ターニングする（ステップＳ３）。次に、図７（ｄ）に
示すように、銅板８の、エッチングレジスト９に覆われ
ていない部分を、均一な深さにエッチングし（ステップ
Ｓ４）、図７（ｅ）に示すように、感光性エッチングレ
ジスト９，１０を除去する（ステップＳ５）。続いて、
図８に示すように、銅板８表面の全面を再度エッチング
して、オーバーハング部１１を除去する（ステップＳ
６）。そして、硫酸と過酸化水素とアルキルイミダゾー
ルからなる銅粗化液で、銅板８表面を１〜２μｍ程度エ
ッチングして、化学的に粗化する（ステップＳ７）。こ
れは、次工程で形成されるパーマネントマスク２５の密
着性を向上させるために行う。なお、化学的粗化の方法
としては、ブラックオキサイド処理やブラウンオキサイ
ド処理を行っても良い。
【００７４】次に、銅板８の片面に、液状のパーマネン
トマスク用樹脂２５をスピンコーターで塗布する。本実
施例では、図１５（ａ）に示すように、アルカリ現像型
の感光性パーマネントマスク用樹脂である太陽インキ製
造製ＰＶＩ−５００（商品名）を塗布した後に、溶剤分
を揮発させて、厚さ４０μｍに仕上げる（ステップＳ２
５）。
【００７５】その後、このパーマネントマスク用樹脂２
５に、後で形成されるＢＧＡパッド５の位置に対応する
円形のパターンを有するマスクフィルム（図示せず）を
当接させ、紫外線で露光する。続いて炭酸ナトリウム水
溶液による現像処理を行って、パーマネントマスク用樹
脂２５の未露光部を溶出させパターニングして、開口部
２５ａを形成する（ステップＳ２６）。こうして、図１
５（ｂ）に示すように、銅板８の片面に、後で形成され
るＢＧＡパッド５の位置に対応する開口部２５ａを有す
るパーマネントマスク２５を形成する。
【００７６】銅板８の、パーマネントマスク２５を形成
したのと反対側の面には、粘着フィルム２２を全面に貼
り付けてマスキングする（ステップＳ２７）。これによ
って、図１５（ｃ）に示すように、銅板８の片面には、
後で形成されるＢＧＡパッド５の位置に対応する開口部
２５ａを有するパーマネントマスク２５が形成され、他
方の面は全面が粘着フィルム２２で覆われている。
【００７７】次に、塩化第二鉄と塩酸からなるエッチン
グ液を揺動しながらスプレーして、図１５（ｄ）に示す
ように、銅板８の、パーマネントマスク２５の開口部２
５ａ内に露出した部分を、均一な深さにエッチングする
（ステップＳ２８）。エッチング深さは、最終的にでき
あがる製品のＢＧＡパッド５のピッチや径に応じて、エ
ッチング時間を調整して設定される。
【００７８】第１の実施例と同様に、銅板８をカソード
として電気めっきを行い、図１５（ｅ）に示すように、
金めっき層１４、ニッケルめっき層１５、銅めっき層１
６からなるＢＧＡパッド５を形成する（ステップＳ２
９）。そして、図１５（ｆ）に示すように、粘着フィル
ム２２を剥離して除去する（ステップＳ３０）。
【００７９】次に、エポキシ樹脂を塗布して半硬化状態
にした厚さ３５〜８０μｍの絶縁樹脂層を有する銅箔付
き樹脂シートを、パーマネントマスク２５に重ねて積層
プレスし、銅エッチング法で銅箔を除去して、図１６
（ａ）に示すように、上部絶縁層２６を形成する（ステ
ップＳ３１）。これにより、本実施例では、パーマネン
トマスク２５と上部絶縁層２６からなる２層構造の絶縁
層（層間絶縁層）２７が構成される。次に、図１６
（ｂ）に示すように、上部絶縁層２６に、ヴィアホール
２６ａを開口し、デスミア処理によりエポキシ樹脂スカ
ムを除去する。そして、銅板８をカソードとして電気銅
めっきを行い、パターニングして、図１６（ｃ）に示す
ように、ヴィアホール２６ａを埋めるヴィア１８と、回
路を構成する導電層２を形成する（ステップＳ１４）。
【００８０】その後、図１６（ｄ）に示すように、導電
層２に接続される半導体チップ６を実装し（ステップＳ
１５）、銅板８を化学エッチングで取り除き（ステップ
Ｓ１６）、図１６（ｅ）に示すように、はんだボール７
を搭載する（ステップＳ１７）。こうして、ＢＧＡパッ
ケージタイプの半導体装置が完成する。
【００８１】本実施例においても、パーマネントマスク
２５と上部絶縁層２６からなる２層構造の絶縁層２７に
凹部２７ａが形成され、ＢＧＡパッド５側を上側として
表すと、ＢＧＡパッド５の上面は、絶縁層２７の凹部２
７ａの底面から上方に突出し、かつ絶縁層２７の上面よ
りも下方に位置しており、はんだボール７搭載の生産性
と、はんだボール７とＢＧＡパッド５の接合強度とがと
もに向上する。
【００８２】また、本実施例によると、パーマネントマ
スク２５を除去することなくその上に上部絶縁層２６を
形成するので、絶縁層２７全体の平滑性に優れている。
さらに、本実施例では、フォトリソグラフィ法を用いて
パーマネントマスク２５のパターニングを行うため、Ｂ
ＧＡパッド５形成用の開口部２５ａを多数一括して容易
に形成できる。
【００８３】なお、第１〜３の実施例においては、半導
体チップ６を実装した後に銅板８を除去しているが、銅
板８を除去した後に半導体チップ６を実装することも可
能である。また、第２，３の実施例において、粘着フィ
ルム２２を剥離するタイミングは、前記した例に限られ
ず、銅板８のエッチング（ステップＳ２１，Ｓ２８）よ
りも後であればいつでも構わない。
【００８４】
【発明の効果】本発明によると、電極パッドにはんだボ
ールを接合する際に、絶縁層の凹部にはんだボールを安
定的に保持することができるため、はんだボール搭載の
生産性が良く、また、電極パッドの表面のみならず側面
の一部も利用してはんだ接合できるため、はんだボール
の接合強度が高い。また、このような半導体チップ搭載
用基板および半導体装置の製造が容易であり製造コスト
が安価であるとともに、応力に起因する歪による破損の
おそれが小さい。
【００８５】さらに、本発明によると、導電層の配線の
配置の自由度が高くなるため、多数の配線を引き回すこ
とができ、電極パッドの高密度化が可能になる。
【図面の簡単な説明】
【図１】本発明の半導体装置の断面図である。
【図２】本発明の半導体チップ搭載用基板の断面図であ
る。
【図３】（ａ）は図２に示す半導体チップ搭載用基板の
ＢＧＡパッド形成面を示す平面図、（ｂ）はその要部拡
大斜視図、（ｃ）はその要部拡大断面図、（ｄ）はその
はんだボール搭載状態を示す要部拡大断面図である。
【図４】本発明の多層化された半導体チップ搭載用基板
の断面図である。
【図５】（ａ）は本発明の半導体チップ搭載用基板の概
略断面図、（ｂ）はその回路層の配線を示す拡大平面図
である。
【図６】本発明の半導体装置の製造方法の第１の実施例
を示すフローチャートである。
【図７】本発明の半導体装置の製造方法の第１〜３の実
施例の前半の工程を示す断面図である。
【図８】本発明の半導体装置の製造方法の第１〜３の実
施例のオーバーハング部除去工程を説明する説明図であ
る。
【図９】本発明の半導体装置の製造方法の第１の実施例
の中盤の工程を示す断面図である。
【図１０】本発明の半導体装置の製造方法の第１の実施
例の後半の工程を示す断面図である。
【図１１】本発明の半導体装置の製造方法の第２の実施
例を示すフローチャートである。
【図１２】本発明の半導体装置の製造方法の第２の実施
例の中盤の工程を示す断面図である。
【図１３】本発明の半導体装置の製造方法の第２の実施
例の後半の工程を示す断面図である。
【図１４】本発明の半導体装置の製造方法の第３の実施
例を示すフローチャートである。
【図１５】本発明の半導体装置の製造方法の第３の実施
例の中盤の工程を示す断面図である。
【図１６】本発明の半導体装置の製造方法の第３の実施
例の後半の工程を示す断面図である。
【図１７】（ａ）は従来の半導体チップ搭載用基板の回
路層の配線を示す概略断面図、（ｂ）はその拡大平面図
である。
【図１８】（ａ）〜（ｃ）は従来の半導体装置における
半導体チップと絶縁層とはんだボールとの関係を例示す
る要部拡大断面図である。
【図１９】（ａ）は従来の半導体装置のオーバーレジス
ト構造を説明する概略断面図、（ｂ）はノンオーバーレ
ジスト構造を説明する概略断面図である。
【符号の説明】
１ 半導体装置 ２ 導電層（回路層） ３，２４，２７ 絶縁層（層間絶縁層） ３ａ，２４ａ，２７ａ 凹部 ４ 半導体チップ搭載用基板 ５ ＢＧＡパッド（電極パッド） ６ 半導体チップ ６ａ バンプ ７ はんだボール ８ 型板となる金属板（銅板） ９，１０ エッチングレジスト １１ オーバーハング部 １２，１３ めっきレジスト（感光性フィルム） １２ａ，２１ａ，２５ａ 開口部 １４ 金めっき層 １５ ニッケルめっき層 １６ 銅めっき層 １７，２３ａ，２６ａ ヴィアホール １８ ヴィア １９ モールド樹脂 ２０ アンダーフィル樹脂 ２１ 第１絶縁層 ２２ 粘着フィルム ２３ 第２絶縁層 ２５ パーマネントマスク（パーマネントマス
ク用樹脂） ２６ 上部絶縁層

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 絶縁層と、前記絶縁層の一方の面に設け
    られている電極パッドと、前記絶縁層の他方の面に設け
    られている導電層と、前記絶縁層を貫通して前記電極パ
    ッドと前記導電層とを接続するヴィアとを有し、 前記電極パッドは、前記絶縁層に形成された凹部の内部
    に設けられており、前記電極パッドの表面は、前記凹部
    の底面よりも高く、かつ前記絶縁層の表面よりも低い位
    置に位置している、半導体チップ搭載用基板。
  2. 【請求項２】 前記絶縁層の前記凹部は、型板の凹凸形
    状を転写することにより形成されたものである、請求項
    １に記載の半導体チップ搭載用基板。
  3. 【請求項３】 前記型板は金属板である、請求項２に記
    載の半導体チップ搭載用基板。
  4. 【請求項４】 前記電極パッドの一部は、前記絶縁層内
    に埋め込まれている、請求項１〜３のいずれか１項に記
    載の半導体チップ搭載用基板。
  5. 【請求項５】 請求項１〜４のいずれか１項に記載の半
    導体チップ搭載用基板と、前記導電層に接続されている
    半導体チップと、前記電極パッドに接合されているはん
    だボールとを有する、半導体装置。
  6. 【請求項６】 前記はんだボールは、前記絶縁層の前記
    凹部内に配置されている、請求項５に記載の半導体装
    置。
  7. 【請求項７】 型板に凹凸形状を形成する工程と、前記
    型板の前記凹凸形状形成面に電極パッドを形成する工程
    と、前記型板の前記凹凸形状および前記電極パッド形成
    面を覆うように絶縁層を形成する工程と、前記絶縁層を
    貫通するヴィアを形成する工程と、前記絶縁層の、前記
    型板と反対側の面に、前記ヴィアを介して前記電極パッ
    ドと接続される導電層を形成する工程と、前記型板を除
    去する工程とを有し、 前記絶縁層の表面に前記型板の前記凹凸形状を転写する
    ことにより、前記絶縁層に凹部を形成するとともに、前
    記電極パッドを前記凹部の内部に配置し、前記電極パッ
    ドの表面を、前記凹部の底面よりも高く、かつ前記絶縁
    層の表面よりも低い位置に位置させる、半導体チップ搭
    載用基板の製造方法。
  8. 【請求項８】 前記電極パッドの形成工程で前記電極パ
    ッドを前記型板の凸状部分に形成しておき、前記絶縁層
    に前記型板の前記凹凸形状を転写する際に前記電極パッ
    ドを前記絶縁層の前記凹部の内部に配置する、請求項７
    に記載の半導体チップ搭載用基板の製造方法。
  9. 【請求項９】 前記型板は金属板である、請求項７また
    は８に記載の半導体チップ搭載用基板の製造方法。
  10. 【請求項１０】 前記電極パッドを前記絶縁層の前記凹
    部の内部に配置する際に、前記電極パッドの一部が前記
    絶縁層内に埋め込まれるようにする、請求項７〜９のい
    ずれか１項に記載の半導体チップ搭載用基板の製造方
    法。
  11. 【請求項１１】 請求項７〜１０のいずれか１項に記載
    の半導体チップ搭載用基板の製造方法の各工程に加え
    て、前記導電層上に半導体チップを搭載する工程と、前
    記型板を除去した後に前記電極パッド上にはんだボール
    を接合する工程とを有する、半導体装置の製造方法。
  12. 【請求項１２】 前記はんだボールを、前記絶縁層の前
    記凹部内に配置する、請求項１１に記載の半導体装置の
    製造方法。
JP2002025528A 2002-02-01 2002-02-01 半導体チップ搭載用基板の製造方法 Expired - Fee Related JP3666591B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002025528A JP3666591B2 (ja) 2002-02-01 2002-02-01 半導体チップ搭載用基板の製造方法
US10/349,975 US20030155638A1 (en) 2002-02-01 2003-01-24 Board for mounting BGA semiconductor chip thereon, semiconductor device, and methods of fabricating such board and semiconductor device
US11/029,676 US7303978B2 (en) 2002-02-01 2005-01-06 Board for mounting BGA semiconductor chip thereon, semiconductor device, and methods of fabricating such board and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002025528A JP3666591B2 (ja) 2002-02-01 2002-02-01 半導体チップ搭載用基板の製造方法

Publications (2)

Publication Number Publication Date
JP2003229512A true JP2003229512A (ja) 2003-08-15
JP3666591B2 JP3666591B2 (ja) 2005-06-29

Family

ID=27677808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002025528A Expired - Fee Related JP3666591B2 (ja) 2002-02-01 2002-02-01 半導体チップ搭載用基板の製造方法

Country Status (2)

Country Link
US (2) US20030155638A1 (ja)
JP (1) JP3666591B2 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156630A (ja) * 2004-11-29 2006-06-15 Toppan Printing Co Ltd 多層回路配線板用支持基板及びそれを用いた多層回路配線板
JP2006344866A (ja) * 2005-06-10 2006-12-21 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007109802A (ja) * 2005-10-12 2007-04-26 Nec Corp 配線基板及び配線基板を用いた半導体装置並びにその製造方法
JP2007201387A (ja) * 2005-12-28 2007-08-09 Nitto Denko Corp 半導体装置及びその製造方法
JP2008071869A (ja) * 2006-09-13 2008-03-27 Kyocera Corp 配線基板
WO2008120755A1 (ja) * 2007-03-30 2008-10-09 Nec Corporation 機能素子内蔵回路基板及びその製造方法、並びに電子機器
US7582551B2 (en) 2007-04-04 2009-09-01 Shinko Electric Industries Co., Ltd. Wiring substrate and wiring substrate manufacturing method
JP2011003705A (ja) * 2009-06-18 2011-01-06 Sony Corp 半導体パッケージの製造方法及びその基板の製造方法
JP2011159999A (ja) * 2011-05-09 2011-08-18 Nec Corp 配線基板及び配線基板を用いた半導体装置並びにその製造方法
US8015700B2 (en) 2005-05-31 2011-09-13 Shinko Electric Industries Co., Ltd. Method of fabricating wiring board and method of fabricating semiconductor device
US20130075145A1 (en) * 2011-09-27 2013-03-28 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing the same
JP2014120755A (ja) * 2012-12-13 2014-06-30 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co Ltd 単層コアレス基板
US9089041B2 (en) 2008-10-03 2015-07-21 Shinko Electric Industries Co., Ltd. Method of fabricating a wiring board
JP2022040321A (ja) * 2020-03-03 2022-03-10 大日本印刷株式会社 インターポーザ基板およびその作製方法
WO2023053836A1 (ja) * 2021-09-30 2023-04-06 株式会社大真空 圧電振動デバイス

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608366B1 (en) * 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
TW591780B (en) * 2003-03-21 2004-06-11 Univ Nat Central Flip chip Au bump structure and method of manufacturing the same
US7303994B2 (en) * 2004-06-14 2007-12-04 International Business Machines Corporation Process for interfacial adhesion in laminate structures through patterned roughing of a surface
US7097462B2 (en) * 2004-06-29 2006-08-29 Intel Corporation Patch substrate for external connection
US20090008792A1 (en) * 2004-11-19 2009-01-08 Industrial Technology Research Institute Three-dimensional chip-stack package and active component on a substrate
TWI256694B (en) * 2004-11-19 2006-06-11 Ind Tech Res Inst Structure with embedded active components and manufacturing method thereof
JP2006202991A (ja) * 2005-01-20 2006-08-03 Sony Corp 回路基板及びその製造方法、並びに半導体パッケージ及びその製造方法
KR100688560B1 (ko) * 2005-07-22 2007-03-02 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 및 그 제조 방법
JP2007103614A (ja) * 2005-10-04 2007-04-19 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
JP4305502B2 (ja) * 2006-11-28 2009-07-29 カシオ計算機株式会社 半導体装置の製造方法
US7579215B2 (en) * 2007-03-30 2009-08-25 Motorola, Inc. Method for fabricating a low cost integrated circuit (IC) package
KR100850213B1 (ko) * 2007-05-22 2008-08-04 삼성전자주식회사 몰딩된 볼을 구비한 반도체 패키지 및 그 제조방법
US10266392B2 (en) 2007-06-07 2019-04-23 E-Pack, Inc. Environment-resistant module, micropackage and methods of manufacturing same
US8049326B2 (en) 2007-06-07 2011-11-01 The Regents Of The University Of Michigan Environment-resistant module, micropackage and methods of manufacturing same
KR100895820B1 (ko) * 2008-01-02 2009-05-06 주식회사 하이닉스반도체 반도체 패키지용 회로 기판, 이의 제조 방법 및 이를 갖는반도체 패키지
TW200936005A (en) * 2008-02-05 2009-08-16 Subtron Technology Co Ltd Inkjet printing process for circuit board
SG155096A1 (en) * 2008-03-03 2009-09-30 Micron Technology Inc Board-on-chip type substrates with conductive traces in multiple planes, semiconductor device packages including such substrates, and associated methods
US8110752B2 (en) * 2008-04-08 2012-02-07 Ibiden Co., Ltd. Wiring substrate and method for manufacturing the same
US8176628B1 (en) * 2008-12-23 2012-05-15 Amkor Technology, Inc. Protruding post substrate package structure and method
JP2010238693A (ja) * 2009-03-30 2010-10-21 Toppan Printing Co Ltd 半導体素子用基板の製造方法および半導体装置
JP5479073B2 (ja) * 2009-12-21 2014-04-23 新光電気工業株式会社 配線基板及びその製造方法
US8127979B1 (en) * 2010-09-25 2012-03-06 Intel Corporation Electrolytic depositon and via filling in coreless substrate processing
KR101217308B1 (ko) * 2011-05-27 2012-12-31 앰코 테크놀로지 코리아 주식회사 반도체 디바이스용 리드 프레임
US20140165389A1 (en) * 2012-12-14 2014-06-19 Byung Tai Do Integrated circuit packaging system with routable grid array lead frame
US9165878B2 (en) * 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9087777B2 (en) 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
CN103346140A (zh) * 2013-06-10 2013-10-09 孙青秀 一种基于框架采用镀银技术的封装件及其制作工艺
JP5795415B1 (ja) * 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
CN105720036A (zh) * 2014-12-03 2016-06-29 恒劲科技股份有限公司 封装结构及其制法
CN109729639B (zh) * 2018-12-24 2020-11-20 奥特斯科技(重庆)有限公司 在无芯基板上包括柱体的部件承载件
JP7424914B2 (ja) 2020-05-29 2024-01-30 旭化成エレクトロニクス株式会社 半導体装置および半導体装置の製造方法
CN112616265B (zh) * 2020-12-04 2021-12-14 景旺电子科技(珠海)有限公司 一种印刷电路板的制作方法及印刷电路板

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995026047A1 (en) * 1994-03-18 1995-09-28 Hitachi Chemical Company, Ltd. Semiconductor package manufacturing method and semiconductor package
US6821821B2 (en) * 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
JPH1074856A (ja) 1996-08-29 1998-03-17 Kyocera Corp 半導体素子収納用パッケージ
JP3855320B2 (ja) 1996-10-16 2006-12-06 株式会社トッパンＮｅｃサーキットソリューションズ 半導体装置用基板の製造方法及び半導体装置の製造方法
JP3346263B2 (ja) * 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
JP3404266B2 (ja) 1997-10-23 2003-05-06 京セラ株式会社 配線基板の接続構造
JPH11163022A (ja) * 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
JP2000031630A (ja) 1998-07-15 2000-01-28 Kokusai Electric Co Ltd 半導体集積回路素子と配線基板との接続構造
JP2000349198A (ja) * 1999-04-02 2000-12-15 Nitto Denko Corp チップサイズパッケージ用インターポーザ及びその製造方法と中間部材
JP3949849B2 (ja) 1999-07-19 2007-07-25 日東電工株式会社 チップサイズパッケージ用インターポーザーの製造方法およびチップサイズパッケージ用インターポーザー
JP3947639B2 (ja) 1999-07-27 2007-07-25 日東電工株式会社 チップサイズパッケージ用インターポーザー
JP3969902B2 (ja) 1999-07-27 2007-09-05 日東電工株式会社 チップサイズパッケージ用インターポーザーの製造方法
JP2001044589A (ja) 1999-07-30 2001-02-16 Nitto Denko Corp 回路基板
JP2001185649A (ja) * 1999-12-27 2001-07-06 Shinko Electric Ind Co Ltd 回路基板、半導体装置、その製造方法および回路基板用材料片
JP2001230513A (ja) 2000-02-15 2001-08-24 Denso Corp プリント基板及びその製造方法
JP2001230339A (ja) 2000-02-18 2001-08-24 Nec Corp 半導体装置
FR2805709B1 (fr) * 2000-02-28 2002-05-17 Commissariat Energie Atomique Connexion electrique entre deux faces d'un substrat et procede de realisation
JP3488888B2 (ja) * 2000-06-19 2004-01-19 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ用回路基板の製造方法及びそれを用いた半導体パッケージ用回路基板
US7071089B1 (en) * 2000-10-13 2006-07-04 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a carved bumped terminal
US6492252B1 (en) * 2000-10-13 2002-12-10 Bridge Semiconductor Corporation Method of connecting a bumped conductive trace to a semiconductor chip
US6518089B2 (en) * 2001-02-02 2003-02-11 Texas Instruments Incorporated Flip chip semiconductor device in a molded chip scale package (CSP) and method of assembly
US6861757B2 (en) * 2001-09-03 2005-03-01 Nec Corporation Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
SG104293A1 (en) * 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
TWI241000B (en) * 2003-01-21 2005-10-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabricating method thereof

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156630A (ja) * 2004-11-29 2006-06-15 Toppan Printing Co Ltd 多層回路配線板用支持基板及びそれを用いた多層回路配線板
US8015700B2 (en) 2005-05-31 2011-09-13 Shinko Electric Industries Co., Ltd. Method of fabricating wiring board and method of fabricating semiconductor device
US9155195B2 (en) 2005-05-31 2015-10-06 Shinko Electric Industries Co., Ltd. Wiring board and semiconductor device
KR101344800B1 (ko) 2005-05-31 2013-12-26 신꼬오덴기 고교 가부시키가이샤 배선 기판 및 반도체 장치
US8455770B2 (en) 2005-05-31 2013-06-04 Shinko Electric Industries Co., Ltd. Method of fabricating wiring board and method of fabricating semiconductor device
JP2006344866A (ja) * 2005-06-10 2006-12-21 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP4566830B2 (ja) * 2005-06-10 2010-10-20 新光電気工業株式会社 半導体装置の製造方法
JP2007109802A (ja) * 2005-10-12 2007-04-26 Nec Corp 配線基板及び配線基板を用いた半導体装置並びにその製造方法
US7791186B2 (en) 2005-10-12 2010-09-07 Nec Corporation Wiring board, semiconductor device in which wiring board is used, and method for manufacturing the same
US7880295B2 (en) 2005-10-12 2011-02-01 Nec Corporation Wiring board, semiconductor device in which wiring board is used, and method for manufacturing the same
JP2007201387A (ja) * 2005-12-28 2007-08-09 Nitto Denko Corp 半導体装置及びその製造方法
JP2008071869A (ja) * 2006-09-13 2008-03-27 Kyocera Corp 配線基板
JPWO2008120755A1 (ja) * 2007-03-30 2010-07-15 日本電気株式会社 機能素子内蔵回路基板及びその製造方法、並びに電子機器
WO2008120755A1 (ja) * 2007-03-30 2008-10-09 Nec Corporation 機能素子内蔵回路基板及びその製造方法、並びに電子機器
US7582551B2 (en) 2007-04-04 2009-09-01 Shinko Electric Industries Co., Ltd. Wiring substrate and wiring substrate manufacturing method
US9345143B2 (en) 2008-10-03 2016-05-17 Shinko Electric Industries Co., Ltd. Method of fabricating a wiring board
US9089041B2 (en) 2008-10-03 2015-07-21 Shinko Electric Industries Co., Ltd. Method of fabricating a wiring board
JP2011003705A (ja) * 2009-06-18 2011-01-06 Sony Corp 半導体パッケージの製造方法及びその基板の製造方法
JP2011159999A (ja) * 2011-05-09 2011-08-18 Nec Corp 配線基板及び配線基板を用いた半導体装置並びにその製造方法
JP2013073994A (ja) * 2011-09-27 2013-04-22 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
KR20130033960A (ko) * 2011-09-27 2013-04-04 신꼬오덴기 고교 가부시키가이샤 배선 기판 및 그 제조 방법
US9210808B2 (en) * 2011-09-27 2015-12-08 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing the same
US20130075145A1 (en) * 2011-09-27 2013-03-28 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing the same
TWI595813B (zh) * 2011-09-27 2017-08-11 新光電氣工業股份有限公司 配線基板及製造其之方法
KR101867893B1 (ko) * 2011-09-27 2018-06-18 신꼬오덴기 고교 가부시키가이샤 배선 기판 및 그 제조 방법
US10117336B2 (en) 2011-09-27 2018-10-30 Shinko Electric Industries Co., Ltd. Method of manufacturing a wiring substrate
JP2014120755A (ja) * 2012-12-13 2014-06-30 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co Ltd 単層コアレス基板
JP2022040321A (ja) * 2020-03-03 2022-03-10 大日本印刷株式会社 インターポーザ基板およびその作製方法
JP7342979B2 (ja) 2020-03-03 2023-09-12 大日本印刷株式会社 インターポーザ基板およびその作製方法
WO2023053836A1 (ja) * 2021-09-30 2023-04-06 株式会社大真空 圧電振動デバイス

Also Published As

Publication number Publication date
US7303978B2 (en) 2007-12-04
JP3666591B2 (ja) 2005-06-29
US20050156326A1 (en) 2005-07-21
US20030155638A1 (en) 2003-08-21

Similar Documents

Publication Publication Date Title
JP3666591B2 (ja) 半導体チップ搭載用基板の製造方法
JP5188809B2 (ja) 多層プリント配線板およびその製造方法
US8238114B2 (en) Printed wiring board and method for manufacturing same
US8530752B2 (en) Multilayer circuit board and method for manufacturing the same
US7802361B2 (en) Method for manufacturing the BGA package board
KR101199807B1 (ko) 프린트 배선판의 제조 방법 및 프린트 배선판
JP4673207B2 (ja) 多層プリント配線板およびその製造方法
KR20070057990A (ko) 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법
JP2008258520A (ja) 配線基板の製造方法及び配線基板
JP2008251702A (ja) 配線基板の製造方法及び半導体装置の製造方法及び配線基板
KR101281410B1 (ko) 다층 배선기판
JP2007150002A (ja) 半導体ｉｃ内蔵基板及びその製造方法
KR20100043547A (ko) 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법
JP2012169591A (ja) 多層配線基板
JP2005236067A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
JP2004119729A (ja) 回路装置の製造方法
JP2010080528A (ja) 半導体パッケージの製造方法
JP3918803B2 (ja) 半導体装置用基板及びその製造方法
JP2005217372A (ja) 電子部品を内蔵する基板、基板およびそれらの製造方法
JP7052464B2 (ja) 微細配線層付きコアレス基板の製造方法、および半導体パッケージの製造方法
JP2023137136A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP7412735B2 (ja) 半導体パッケージの製造方法
JP2004031828A (ja) 多層プリント配線板
JP2012156325A (ja) 多層配線基板の製造方法、及びペースト印刷用マスク
JP7338991B2 (ja) 支持体付き配線基板、支持体付き電子部品パッケージ及びこれらの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040323

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040324

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041215

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080415

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090415

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100415

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100415

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110415

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120415

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120415

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130415

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130415

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees